JP2006324306A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006324306A
JP2006324306A JP2005143860A JP2005143860A JP2006324306A JP 2006324306 A JP2006324306 A JP 2006324306A JP 2005143860 A JP2005143860 A JP 2005143860A JP 2005143860 A JP2005143860 A JP 2005143860A JP 2006324306 A JP2006324306 A JP 2006324306A
Authority
JP
Japan
Prior art keywords
fuse element
fuse
semiconductor device
window opening
intersection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005143860A
Other languages
English (en)
Inventor
Nobuyuki Katsuki
信幸 勝木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005143860A priority Critical patent/JP2006324306A/ja
Priority to US11/433,577 priority patent/US7692190B2/en
Priority to CNB200610079838XA priority patent/CN100517686C/zh
Publication of JP2006324306A publication Critical patent/JP2006324306A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】
信頼性の高いヒューズ素子を備えた半導体装置を提供する。
【解決手段】
本発明の一態様にかかる半導体装置１００は、ヒューズ素子１０１と、ヒューズ素子１０１上に設けられたヒューズ窓開口部１０２とを有し、１つのヒューズ素子１０１とヒューズ窓開口部１０２とが交差する交差部１０３において、当該１つのヒューズ素子１０１が複数本に分割され、複数本に分割されたヒューズ素子１０１はそれぞれ、ヒューズ窓開口部１０２と直交するように並列に接続されているものである。
【選択図】 図１

Description

本発明は、半導体装置に関し、特に詳しくは、ヒューズ素子を有する半導体装置に関する。
近年、機能や電気特性の切り換え、欠陥救済による歩留り向上のために、ヒューズ素子を備えた半導体装置が開発されている。
図５は、従来のヒューズ素子を備えた半導体装置１０の一部の構成を示す模式的平面図である。半導体装置１０は、ヒューズ素子１１とヒューズ窓開口部１２とを備えている。ヒューズ素子１１は、機能や電気特性の切り換え、欠陥救済による歩留り向上のために、半導体チップの内部に搭載されている。ヒューズ素子１１は、レーザ光照射による加熱により電気的に切断され、これにより回路の切り換えを可能としている。
図６は、図５のＡ−Ａ断面である。半導体装置１０は、ヒューズ素子１１、ヒューズ窓開口部１２、半導体基板１４、層間絶縁膜１５及び層間絶縁膜１６とを備えている。半導体基板１４上に形成された最下層の層間絶縁膜１５の上には、ヒューズ素子１１が形成される。ヒューズ素子１１上には、２層目の層間絶縁膜１６がヒューズ素子１１を覆うように積層される。また、レーザ光照射によりヒューズ素子１１を切断するために、ヒューズ素子１１の切断部上部にはヒューズ窓開口部１２が形成され、層間絶縁膜１６の膜厚が薄くなっている。図７は、図５に示す従来のヒューズ素子を備えた半導体装置１０の一部の回路図である。図７に示すように、ヒューズ素子１１は、１つの経路によりヒューズ判定回路１７に電気的に接続されている。
近年、半導体装置１０の多層化が進み、ヒューズ素子１１上のヒューズ窓開口部１２における層間絶縁膜１６の残膜バラツキが大きくなっている。ヒューズ素子１１上の層間絶縁膜１６が薄い場合、製造工程及びパッケージ組立工程における静電破壊などの電気的ダメージにより、ヒューズ素子１１及び層間絶縁膜１５、１６が破壊され、半導体装置１０の信頼性が低下する。このような問題を解決するために、様々な技術が提案されている（例えば、特許文献１〜３参照）。
特開２００１−１３５７９２号公報 特開平１１−２１４３８９号公報 特開平８−２１３４６９号公報
特に、ヒューズ素子１１とヒューズ窓開口部１２の端部とが交差する交差部１３は、電荷が集中し静電破壊が発生しやすい。図５及び図７に示すように、ヒューズ窓開口部１２の端部と交差する１つのヒューズ素子１１は電気的に１系統で構成されている。このため、この１つのヒューズ素子１１で静電破壊が生じると、そのヒューズ素子１１は電気的に切断されることとなり、半導体装置１０の信頼性の低下につながる。
このように、ヒューズ素子上の残膜のバラツキがある場合においても、信頼性の高いヒューズ素子を備えた半導体装置の開発が望まれている。
本発明にかかる半導体装置は、ヒューズ素子と、前記ヒューズ素子の切断部上に設けられたヒューズ窓開口部とを有する半導体装置であって、１つのヒューズ素子と前記ヒューズ窓開口部の端部とが交差する交差部において、当該１つのヒューズ素子が複数本に分割されているものである。このような構成を有することによって、電荷集中が発生しやすいヒューズ素子とヒューズ窓開口部の端部との交差部において、複数本に分割されたヒューズ素子の１つが静電破壊されたとしても、電気的接続に影響を及ぼさず、半導体装置の信頼性を向上させることが可能である。
本発明によれば、信頼性の高いヒューズ素子を備えた半導体装置を提供することが可能である。
本発明の実施の形態にかかる半導体装置について、図１及び図２を参照して説明する。図１は、実施の形態にかかる半導体装置１００の構成の一部を示す平面図である。図２は、同図１のＡ−Ａ断面図である。図１及び図２に示すように、本実施の形態にかかる半導体装置１００は、ヒューズ素子１０１、ヒューズ窓開口部１０２、交差部１０３、半導体基板１０４、層間絶縁膜１０５、層間絶縁膜１０６を備えている。本発明において注目すべき点は、ヒューズ素子１０１が、ヒューズ素子１０１とヒューズ窓開口部１０２の端部との交差部１０３において複数本に分割されている点である。本実施の形態においては、交差部１０３においてヒューズ素子１０１が２本に分割され、それぞれが並列に接続された場合について説明する。
ヒューズ素子１０１は、機能や電気特性の切り換え、欠陥救済による歩留り向上のために、半導体チップの内部に搭載されている。ヒューズ素子１０１は、レーザ光照射による加熱により電気的に切断され、これにより回路の切り換えを可能としている。ヒューズ窓開口部１０２は、レーザ光照射によりヒューズ素子１０１を切断するために設けられる。窓開口部１０２において、ヒューズ素子１０１をそれぞれ個別に切断することができる。ヒューズ素子１０１とヒューズ窓開口部１０２の端部とが交差するところを交差部１０３とする。
図２に示すように、半導体基板１０４上に形成された最下層の層間絶縁膜１０５の上には、ヒューズ素子１０１が形成される。ヒューズ素子１０１上には、２層目の層間絶縁膜１０６がヒューズ素子１０１を覆うように積層される。また、レーザ光照射によりヒューズ素子１０１を切断するために、ヒューズ素子１０１の切断部上部にはヒューズ窓開口部１０２が形成され、層間絶縁膜１０６の膜厚が薄くなっている。
ヒューズ窓開口部１０２における層間絶縁膜１０６の膜厚は、ヒューズ素子１０１を適正なレーザ光強度で切断するために、残膜厚をある程度の厚み以下となっている。また、逆に層間絶縁膜１０６の残膜厚が薄すぎヒューズ素子１０１が露出してしまうと、ヒューズ素子１０１の腐食などにより信頼性が低下してしまうこととなるため、残膜厚をある程度の厚み以上となっている。したがって、層間絶縁膜１０６の残膜厚は適正な範囲の厚みとなっている。
ヒューズ素子１０１は層間絶縁膜１０６によって覆われており、ヒューズ素子１０１とヒューズ窓開口部１０２の端部の交差部１０３は電荷が集中するため、交差部１０３においてヒューズ素子１０１及び層間絶縁膜１０６の静電破壊が発生しやすい。例えば、ウェハ状態から半導体チップを切断するダイシング工程では、切断の際に生じる熱の冷却、ダイシング時に発生するシリコン屑の除去などのために、水を使用することがある。このとき発生するチャージアップ電荷が、この水を媒体として、層間絶縁膜１０６の膜厚が薄くなっているヒューズ窓開口部１０２に集中し、特にヒューズ素子１０１とヒューズ窓開口部１０２の端部の交差部１０３において本来接続されているべきヒューズ素子１０１が切断されてしまうことがある。
本実施の形態においては、図１に示すように、交差部１０３において、１つのヒューズ素子１０１にスリットを１つ設け、２本に並列に分割している。図３は、実施の形態にかかる半導体装置１００の一部を示す回路図である。それぞれのヒューズ素子１０１の一端は、２つの経路を介して電源に接続されている。また、ヒューズ素子１０１の他端は２つの経路を介してヒューズ判定回路１０７の入力側に接続されている。ヒューズ素子１０１の他端とヒューズ判定回路１０７の入力側との接続点は、抵抗１０８の一端に接続されており、抵抗１０８の他端は接地されている。このように、ヒューズ素子１０１は、それぞれ２つの経路により接続されているため、１つのヒューズ素子１０１とヒューズ窓開口部１０２の端部の交差部１０３で、分割されたどちらか一方のヒューズ素子１０１で静電破壊が発生しても、他方のヒューズ素子１０１の経路にて電気的接続が保たれる。
従来、交差部１０３において、１つのヒューズ素子１０１には１つの電気経路しかなかった。このため、交差部１０３において静電破壊が発生すると、ヒューズ素子１０１が断線し、信頼性が低くなっていた。本発明においては、交差部１０３において、ヒューズ素子１０１を並列に接続した２本に分割することで、一方で静電破壊が生じても、他方で電気的接続が保たれる。このため、半導体装置１００の信頼性を向上させることができる。
また、ヒューズ素子１０１の切断部においては、ヒューズ素子１０１は分割されておらず、１つの電気経路によって接続されている。これにより、機能や電気特性の切り換えなどを行う際には、レーザ光を照射することによって、確実にヒューズ素子１０１を切断することが可能である。
なお、本実施の形態においては、交差部１０３において、ヒューズ素子１０１を２本に分割する構成としたが、これに限定されるものではない。交差部１０３でのヒューズ素子１０１の並列分割数を３本以上とすることも可能である。すなわち、１つのヒューズ素子１０１の交差部１０３にスリットを２つ以上設けることができる。
図４に、本発明の実施の形態にかかる半導体装置１００の他の構成の一部を示す。図４において、図１において説明した半導体装置１００と異なる点は、交差部１０３でのヒューズ素子１０１の並列分割数を３本とした点である。図４において、図１と同一の構成要素には同一の符号を付し、重複説明は省略する。図４に示すように、交差部１０３において、１つのヒューズ素子１０１にスリットを２つ設け、３本に並列に分割している。また、交差部１０３において分割したヒューズ素子１０１の配線幅が細くなると、配線の抵抗が高くなってしまい、半導体装置１００の動作上好ましくない。このため、交差部１０３において分割したヒューズ素子１０１のそれぞれの配線幅を所定の幅とするように、ヒューズ素子１０１の交差部１０３に対応する部分の幅を太くする。また、切断部における各ヒューズ素子１０１間の間隔は維持する。これにより、１つのヒューズ素子１０１とヒューズ窓開口部１０２の端部の交差部１０３で、分割された３つの経路のうち、いずれか１つのヒューズ素子１０１で静電破壊が発生しても、残りの経路にて電気的接続が保たれる。また、配線抵抗による半導体装置１００の動作への影響を抑制することができる。
このように、交差部１０３におけるヒューズ素子１０１の並列分割数を３本以上とすることによって、静電破壊によるヒューズ素子１０１の電気的な断線が発生する確率を低くすることが可能である。また、静電破壊が発生した際のヒューズ素子１０１の抵抗の変動を低く抑えることができる。これによって、さらに信頼性の高い半導体装置１００を提供することが可能である。
以上説明したように、ヒューズ素子１０１とヒューズ窓開口部１０２の端部とが交差する交差部１０３において、ヒューズ素子１０１を複数本の並列接続構造にする。これによって、静電破壊による信頼性低下を抑制することができる。
実施の形態にかかる半導体装置の構成の一部を示す平面図である。 図１のＡ−Ａ断面図である。 実施の形態にかかる半導体装置の一部を示す回路図である。 実施の形態にかかる半導体装置の他の構成の一部を示す平面図である。 従来の半導体装置の構成の一部を示す平面図である。 図５のＡ−Ａ断面図である。 従来の半導体装置の一部を示す回路図である。
符号の説明
１００ 半導体装置
１０１ ヒューズ素子
１０２ ヒューズ窓開口部
１０３ 端部
１０４ 半導体基板
１０５ 層間絶縁膜
１０６ 層間絶縁膜
１０７ ヒューズ素子判定回路
１０８ 抵抗

Claims (6)

  1. ヒューズ素子と、前記ヒューズ素子上に設けられたヒューズ窓開口部とを有し、
    １つのヒューズ素子と前記ヒューズ窓開口部の端部とが交差する交差部において、当該１つのヒューズ素子が複数本に分割されている半導体装置。
  2. 前記ヒューズ素子は、３本以上に分割されている請求項１に記載の半導体装置。
  3. ヒューズ素子と、前記ヒューズ素子上に設けられたヒューズ窓開口部とを有し、
    １つのヒューズ素子には、当該１つのヒューズ素子と前記ヒューズ窓開口部の端部とが交差する交差部にスリットが設けられている半導体装置。
  4. 前記スリットは、２つ以上設けられている請求項３に記載の半導体装置。
  5. ヒューズ素子と、前記ヒューズ素子上に設けられたヒューズ窓開口部とを有し、
    １つのヒューズ素子は、当該１つのヒューズ素子と前記ヒューズ窓開口部の端部とが交差する交差部において、複数の経路により電気的に接続されている半導体装置。
  6. 前記１つのヒューズ素子は、３つ以上の経路により電気的に接続されている請求項５に記載の半導体装置。
JP2005143860A 2005-05-17 2005-05-17 半導体装置 Pending JP2006324306A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005143860A JP2006324306A (ja) 2005-05-17 2005-05-17 半導体装置
US11/433,577 US7692190B2 (en) 2005-05-17 2006-05-15 Semiconductor device
CNB200610079838XA CN100517686C (zh) 2005-05-17 2006-05-15 半导体设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005143860A JP2006324306A (ja) 2005-05-17 2005-05-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2006324306A true JP2006324306A (ja) 2006-11-30

Family

ID=37425478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005143860A Pending JP2006324306A (ja) 2005-05-17 2005-05-17 半導体装置

Country Status (3)

Country Link
US (1) US7692190B2 (ja)
JP (1) JP2006324306A (ja)
CN (1) CN100517686C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043732B1 (ko) 2009-06-03 2011-06-24 주식회사 하이닉스반도체 반도체 장치의 퓨즈 배치 구조
JP2019109978A (ja) * 2017-12-15 2019-07-04 株式会社東芝 回路分離素子および半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054370B2 (ja) * 2006-12-19 2012-10-24 ルネサスエレクトロニクス株式会社 半導体チップ
US11476190B2 (en) 2016-12-30 2022-10-18 Intel Corporation Fuse lines and plugs for semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186660A (ja) * 1989-01-13 1990-07-20 Nec Corp 多層配線半導体装置
JP2001298093A (ja) * 2000-04-18 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448179A (en) * 1994-07-12 1995-09-05 The United States Of America As Represented By The Secretary Of The Air Force Screening of conductors and contacts on microelectronic devices
US5550399A (en) 1994-11-03 1996-08-27 Kabushiki Kaisha Toshiba Integrated circuit with windowed fuse element and contact pad
JPH11214389A (ja) 1998-01-23 1999-08-06 Toshiba Corp 半導体装置の製造方法
JP2001135792A (ja) 1999-11-01 2001-05-18 Ricoh Co Ltd レーザートリミング処理を施す半導体装置の製造方法
JP2002050692A (ja) * 2000-08-01 2002-02-15 Nec Corp 半導体装置およびその製造方法
KR100408418B1 (ko) * 2001-11-22 2003-12-06 삼성전자주식회사 상부 크랙을 방지하고 레이저 빔의 에너지 윈도우를 넓힐수 있는 레이저 링크 구조 및 이를 이용하는 퓨즈박스
US7535078B2 (en) * 2002-02-14 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device having a fuse and method of forming thereof
US7429780B2 (en) 2003-09-30 2008-09-30 Oki Electric Industry Co., Ltd. Fuse circuit and semiconductor device including the same
KR100534102B1 (ko) * 2004-04-21 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들
KR100665202B1 (ko) * 2005-09-13 2007-01-09 삼성전자주식회사 쏘잉 공정에 적합한 스크라이브 레인을 포함하는 웨이퍼,이의 제조에 사용되는 레티클 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186660A (ja) * 1989-01-13 1990-07-20 Nec Corp 多層配線半導体装置
JP2001298093A (ja) * 2000-04-18 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043732B1 (ko) 2009-06-03 2011-06-24 주식회사 하이닉스반도체 반도체 장치의 퓨즈 배치 구조
US8304853B2 (en) 2009-06-03 2012-11-06 Hynix Semiconductor Inc. Fuse layout structure of semiconductor device
JP2019109978A (ja) * 2017-12-15 2019-07-04 株式会社東芝 回路分離素子および半導体装置

Also Published As

Publication number Publication date
US7692190B2 (en) 2010-04-06
CN1866509A (zh) 2006-11-22
US20060273424A1 (en) 2006-12-07
CN100517686C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
KR100729046B1 (ko) 유기 발광 표시장치의 정전기 방지 구조 및 그 제조 방법
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4865302B2 (ja) 半導体装置およびその製造方法
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
JP2005039220A (ja) 半導体装置
JP2006324306A (ja) 半導体装置
JP5006604B2 (ja) 半導体装置
JP2008205165A (ja) 半導体集積回路装置
JP2011124370A (ja) 半導体装置および半導体装置の製造方法
JP2010098111A (ja) 配線間不良箇所特定方法
JP3732834B2 (ja) 入力保護回路
JP2009295673A (ja) 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
JP2006108489A (ja) 半導体装置の製造方法
JPH0789567B2 (ja) 半導体装置
TW201532238A (zh) 半導體裝置
JP3848350B2 (ja) 半導体装置
JP2008153528A (ja) 半導体チップ
JP2008085043A (ja) 半導体ウェハ、半導体チップおよび半導体チップの製造方法。
CN1295788C (zh) 半导体器件
CN104037144A (zh) 半导体结构及其制造方法
JP2008016707A (ja) 半導体装置及びその検査方法
JP6377507B2 (ja) 半導体ウエーハ
JP2008300375A (ja) 半導体装置
JP2006080413A (ja) 半導体装置
KR100947922B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405