JP5054370B2 - 半導体チップ - Google Patents
半導体チップ Download PDFInfo
- Publication number
- JP5054370B2 JP5054370B2 JP2006341625A JP2006341625A JP5054370B2 JP 5054370 B2 JP5054370 B2 JP 5054370B2 JP 2006341625 A JP2006341625 A JP 2006341625A JP 2006341625 A JP2006341625 A JP 2006341625A JP 5054370 B2 JP5054370 B2 JP 5054370B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- fuse
- discharge electrode
- discharge
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明の実施形態1にかかる半導体チップ(半導体装置)の構成について、図1、図2を用いて説明する。図1は、本発明にかかる実施形態1の半導体チップ1において各構成要素を配置する領域の一例を示した平面図である。図1では、ヒューズ素子を配置するヒューズ配置領域120と、放電電極を配置する放電電極配置領域130とを、半導体チップ1の平面図に実線の枠へ斜線を付した領域(右下がりの斜線がヒューズ配置領域120、右上がりの斜線が放電電極配置領域130)を示している。また、ヒューズ素子上に形成されるヒューズ開口部の外周170(ヒューズ開口部の底部外周)を一点破線で示している。さらに、コレットが接触すると想定されるコレット接触領域140を点線の枠へ横線を付した領域で示している。特に明記しない限り以降の説明で用いる同様の図面も同じように表す。図1に於いて、放電電極配置領域130は、半導体チップ1上のコレット接触領域140とヒューズ配置領域120との間に位置している。
図5は、本発明にかかる実施形態2の半導体チップの主要部分の一例を示した断面図である。半導体チップ2における各構成要素を配置する領域は、図1と同様であるものとする。図5に於いて、放電電極31は、ヒューズ素子21よりも上層の配線層で構成される。具体的には、図5に示す半導体チップ2は、層間絶縁膜13,15,19を備え、ヒューズ開口部17は、層間絶縁膜19に形成されている。ヒューズ素子21は、図2と同様に層間絶縁膜15へ形成されている。放電電極31は、層間絶縁膜15より上層となる層間絶縁膜19に形成されている。すなわち、放電電極31は、ヒューズ素子21より上層であって、図2と同様にヒューズ開口部17の底部17aより下層に形成されている。他の構成要素は図2と同様であるため説明を省略する。
図7は、本発明にかかる実施形態3の半導体チップの主要部分の一例を示した断面図である。図7に於いて、放電電極31は、ヒューズ開口部17の端に位置し、放電電極31の一部はヒューズ開口部17の底部17aの下方に配置される。より具体的には、放電電極31の一部分は、ヒューズ開口部17の底部17a外周の内側に配置される。なお、半導体チップ3における各構成要素を配置する領域は、図1と同様であるものとする。
実施形態4では、半導体チップにおいて各構成要素を配置する領域が図1と異なる場合を説明する。図8、図9は、本発明にかかる実施形態6の半導体チップ4−1、4−2において各構成要素を配置する領域の一例を示した平面図である。
図11は、本発明にかかる実施形態5の半導体チップにおいて各構成要素を配置する領域の一例を示した平面図である。図11において、コレット接触領域140は、半導体チップ5の中央付近の領域となっており、点線で囲んで示している。また、ヒューズ配置領域120は、半導体チップ1の外周に近い二辺に並行して配置され、ヒューズ開口部の外周170は、ヒューズ配置領域120を囲んでいる。放電電極配置領域130は、コレット接触領域140を囲むように配置され、さらに、ヒューズ開口部17とは異なる開口部(以下、「放電開口部」という)が形成され、放電開口部の外周180が放電電極接触領域130を囲むように配置されている。
なお、上記各実施形態において、コレット接触領域140は半導体装置組み立て工程において用いる装置によって異なるため一例を示したに過ぎない。また、上記各実施形態で図面に示したヒューズ素子21、ヒューズ開口部、放電電極31、及び放電開口部などの形状や配置領域は一例を示したに過ぎず、当然ながらヒューズの配置箇所を配置数によっては、各実施形態を組み合わせてもよく、これらに限定されるものではない。
11 半導体基板
13,15,19 層間絶縁膜
17 ヒューズ開口部
17a ヒューズ開口部の底部
18 放電開口部
18a 放電開口部の底部
21 ヒューズ素子
23、33 コンタクト
25 ゲート電極
31 放電電極
35 拡散層
120 ヒューズ配置領域
130 放電電極配置領域
140 コレット接触領域
170 ヒューズ開口部の外周
180 放電開口部の外周
211 半導体チップ外周
212 スクライブ領域
213 境界線
214 Pad
Claims (11)
- 少なくとも一つのヒューズ素子と、
前記ヒューズ素子上に設けられたヒューズ開口部と、
前記ヒューズ開口部の底部より下層であって、前記ヒューズ素子と同層若しくは上層に配置された放電電極と、を備え、
前記放電電極の少なくとも一部分は、前記ヒューズ開口部の底部外周より内側に配置される半導体チップ。 - 少なくとも一つのヒューズ素子と、
前記ヒューズ素子上に設けられたヒューズ開口部と、
前記ヒューズ開口部の底部より下層であって、前記ヒューズ素子と同層若しくは上層に配置された放電電極と、
前記ヒューズ開口部とは異なる放電開口部と、を備え、
前記放電電極の少なくとも一部分は、前記放電開口部の底部外周より内側に配置される半導体チップ。 - 前記放電電極は、半導体チップの中央と前記ヒューズ素子との間に配置されることを特徴とする請求項1または2記載の半導体チップ。
- 前記放電電極は、前記半導体チップの外周と前記ヒューズ素子との間に配置されることを特徴とする請求項1または2記載の半導体チップ。
- 前記放電開口部は、前記ヒューズ開口部より半導体チップの中央寄りに配置され、前記半導体チップの一部分の領域を囲み、
前記放電電極は、前記放電開口部の底部形状に沿って配置されていることを特徴とする請求項2記載の半導体チップ。 - 前記放電電極は、コレットが接触する領域に対して、前記ヒューズ素子より近い位置に配置されていることを特徴とする請求項1乃至4のいずれかに記載の半導体チップ。
- 前記放電電極は、前記ヒューズ素子の周囲に配置されることを特徴とする請求項1または2記載の半導体チップ。
- 前記放電電極は、前記ヒューズ開口部の底部外周の内側に前記ヒューズ素子を囲んで配置されることを特徴とする請求項1記載の半導体チップ。
- 前記放電電極は、スクライブ領域より半導体チップの中央寄りに配置されることを特徴とする請求項4記載の半導体チップ。
- 前記放電電極は、パッドが配置された領域より半導体チップの中央寄りに配置されることを特徴とする請求項4記載の半導体チップ。
- 前記ヒューズ素子と放電電極とは、半導体基板上に配置され、
前記放電電極は、コンタクトを介して半導体基板に接続されていることを特徴とする請求項1乃至10のいずれかに記載の半導体チップ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006341625A JP5054370B2 (ja) | 2006-12-19 | 2006-12-19 | 半導体チップ |
US12/000,514 US7875954B2 (en) | 2006-12-19 | 2007-12-13 | Semiconductor chip |
CN200710160324.1A CN101207118B (zh) | 2006-12-19 | 2007-12-19 | 半导体芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006341625A JP5054370B2 (ja) | 2006-12-19 | 2006-12-19 | 半導体チップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153528A JP2008153528A (ja) | 2008-07-03 |
JP5054370B2 true JP5054370B2 (ja) | 2012-10-24 |
Family
ID=39526116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006341625A Expired - Fee Related JP5054370B2 (ja) | 2006-12-19 | 2006-12-19 | 半導体チップ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7875954B2 (ja) |
JP (1) | JP5054370B2 (ja) |
CN (1) | CN101207118B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9610459B2 (en) * | 2009-07-24 | 2017-04-04 | Emkinetics, Inc. | Cooling systems and methods for conductive coils |
JP5498896B2 (ja) * | 2010-08-26 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体チップ |
CN109390275B (zh) * | 2016-12-02 | 2024-01-09 | 乐清市风杰电子科技有限公司 | 多晶硅熔丝结构的制造方法 |
EP4044214A4 (en) * | 2019-11-12 | 2022-11-02 | Huawei Technologies Co., Ltd. | SEMICONDUCTOR DEVICE |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0783055B2 (ja) | 1985-10-07 | 1995-09-06 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2793232B2 (ja) | 1989-03-17 | 1998-09-03 | 株式会社東芝 | イオンビームによる配線の切断および接続に適した半導体装置 |
JP2845828B2 (ja) | 1996-08-29 | 1999-01-13 | 山口日本電気株式会社 | 多層配線半導体装置とその製造方法 |
KR100236487B1 (ko) | 1997-10-22 | 2000-01-15 | 윤종용 | 정전기 방전 불량을 방지하기 위한 분할형 칩 흡착수단을구비하는 칩 접착 장치 |
JPH11260922A (ja) | 1998-03-13 | 1999-09-24 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100335498B1 (ko) | 1999-12-22 | 2002-05-08 | 윤종용 | 반도체 소자의 퓨즈부 구조 및 그 형성방법 |
JP2001284458A (ja) * | 2000-03-31 | 2001-10-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2005166900A (ja) | 2003-12-02 | 2005-06-23 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP4685388B2 (ja) | 2004-09-06 | 2011-05-18 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP4584657B2 (ja) | 2004-09-13 | 2010-11-24 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP2006324306A (ja) * | 2005-05-17 | 2006-11-30 | Nec Electronics Corp | 半導体装置 |
KR100630757B1 (ko) * | 2005-08-05 | 2006-10-02 | 삼성전자주식회사 | Esd 보호 구조를 갖는 반도체 소자 |
-
2006
- 2006-12-19 JP JP2006341625A patent/JP5054370B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-13 US US12/000,514 patent/US7875954B2/en not_active Expired - Fee Related
- 2007-12-19 CN CN200710160324.1A patent/CN101207118B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7875954B2 (en) | 2011-01-25 |
CN101207118A (zh) | 2008-06-25 |
CN101207118B (zh) | 2011-01-26 |
US20080142922A1 (en) | 2008-06-19 |
JP2008153528A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4970979B2 (ja) | 半導体装置 | |
US7567484B2 (en) | Method of preventing dielectric breakdown of semiconductor device and semiconductor device preventing dielectric breakdown | |
JP2007087975A (ja) | 半導体装置 | |
JP5054370B2 (ja) | 半導体チップ | |
JP5006604B2 (ja) | 半導体装置 | |
US20080203545A1 (en) | Semiconductor device and method of fabrication thereof | |
JP4682622B2 (ja) | 半導体装置 | |
CN107230671B (zh) | 半导体集成电路芯片以及半导体集成电路晶片 | |
US7608910B2 (en) | Semiconductor ESD device and methods of protecting a semiconductor device | |
KR101999312B1 (ko) | 반도체 장치 | |
KR102082109B1 (ko) | 반도체 장치 | |
JP4278672B2 (ja) | 半導体装置の製造方法 | |
JP2009021282A (ja) | 半導体装置 | |
JP3227825B2 (ja) | 電力用半導体素子およびその製造方法 | |
JPH11340425A (ja) | 半導体チップの静電気保護用トランジスタとその製造方法、及びそのトランジスタを有する半導体チップ | |
KR20060046082A (ko) | 반도체장치 | |
JP4014624B2 (ja) | 半導体装置 | |
JP5564763B2 (ja) | Mos型半導体装置の製造方法 | |
JP6054612B2 (ja) | 半導体集積装置 | |
KR100849640B1 (ko) | 반도체 장치 | |
JP5299410B2 (ja) | 半導体装置 | |
JP2007227735A (ja) | 半導体装置 | |
JP2008047642A (ja) | 静電気放電保護半導体装置 | |
KR20030089062A (ko) | 정전기방전 보호소자가 구비되는 반도체소자 | |
JPH0777235B2 (ja) | 半導体入力保護装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120727 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |