JP5006604B2

JP5006604B2 - 半導体装置

Info

Publication number: JP5006604B2
Application number: JP2006244726A
Authority: JP
Inventors: 一誠黒柳; 昌司小山
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2006-09-08
Filing date: 2006-09-08
Publication date: 2012-08-22
Anticipated expiration: 2026-09-08
Also published as: US7791111B2; US20080061378A1; CN101140923A; JP2008066599A; CN100539115C

Description

本発明は、半導体装置に関し、とくにヒューズ素子を含む半導体装置に関する。

半導体装置の微細化・高集積化に伴う歩留まり低下を避けるため、半導体装置は、ヒューズ回路を用いて検査工程後に回路の修正や冗長回路の切り替えが可能なように設計される。一例として、ヒューズ素子は、ヒューズ素子上のヒューズ切断用開口部を通じてレーザー光を照射することにより溶融・蒸発させることにより切断される。ヒューズ切断用開口部では、ヒューズ素子の上部を覆う絶縁膜は他の部分よりも薄くなっている。また、ヒューズ素子が切断された部分では、溶融・蒸発時に絶縁膜が吹き飛ばされヒューズ素子が露出する。以上のように、ヒューズ素子の切断部では半導体装置表面と層間絶縁膜内のヒューズ素子との距離が近くなっているか、ヒューズ素子が表面に露出している。そのため、半導体装置の組立工程などで半導体装置表面が帯電した場合に、静電放電がヒューズ配線に向かって起こりやすく、ヒューズ素子そのものの破壊やヒューズ素子に接続された内部回路のゲート絶縁膜などの静電破壊に至るので信頼性を低下させる原因となる。

従来、半導体基板上に形成されたヒューズをイオンビームで切断する際、半導体装置に荷電粒子が照射され、半導体装置がチャージアップを起こし、絶縁膜が破壊されて半導体装置が故障してしまうという問題があった。特許文献１（特開平２−２４４７４０号公報）には、このような問題を解決するために、イオンビームによる被切断配線の近傍位置に少なくとも２つのｐｎ接合を間隔をもって形成し、この２つのｐｎ接合と、被切断配線とが電気的に接続された半導体装置が記載されている。

図７は、この半導体装置の構成を示す断面図である。被切断配線であるヒューズ配線３は、ヒューズ切断予定部２の両端でそれぞれコンタクト６ａおよび６ｂを介してｎ型の不純物拡散層４に接続されている。不純物拡散層４はｐ型半導体基板９とともにｐｎ接合を形成している。このような構成において、ヒューズ配線３のヒューズ切断予定部２に、層間絶縁膜８上からイオンビームが照射されてヒューズ配線３の電位が上昇すると、２つのｐｎ接合が非破壊ブレークダウンを起こし、ヒューズ配線３に蓄積された電荷がｐ型半導体基板９に放電される。これにより、半導体装置のチャージアップを防ぐことができ、絶縁膜の破壊を防ぐことができる。

特許文献２（特開２００６−７３９３７号公報）には、第１導電型不純物が添加された半導体基板と、前記半導体基板表面に形成された絶縁膜と、前記絶縁膜上に形成されたヒューズと、前記ヒューズと電気的に接続され、かつ第２導電型不純物が添加されて前記半導体基板表面に形成された第１拡散層と、基板電位に接続され、かつ第１導電型不純物が、前記半導体基板に添加された前記第１導電型不純物よりも高濃度に添加されて前記半導体基板表面に形成された第２拡散層であって、前記第１拡散層、前記半導体基板とともにダイオードを構成する前記第２拡散層と、前記第１拡散層に電気的に接続されたトランジスタとを備えることを特徴とする半導体装置が記載されている。これにより、半導体装置の冗長用ヒューズの切断面で発生するＥＳＤサージから内部回路のトランジスタを保護することができるとされている。

特許文献３（特開平１−８１３４１号公報）および特許文献４（特開平２−０３３９４９号公報）には、ヒューズと内部電子回路等の素子とを接続する配線を２つに分断して、これらを拡散層を介して接続した構成の半導体装置が記載されている。これにより、ヒューズに接続された配線が浸水等により腐食しても、内部電子回路等の素子に接続された配線は腐食されないようにすることができる。特許文献５（特開平７−７８８７２号公報）には、ヒューズである金属配線とノードとの間に、非金属で導電性を有する材料からなる連結手段を介在させ、この連結手段によって金属配線の腐食進行を阻止する技術が記載されている。
特開平２−２４４７４０号公報特開２００６−７３９３７号公報特開平１−８１３４１号公報特開平２−０３３９４９号公報特開平７−７８８７２号公報

しかし、従来、特許文献１や特許文献２に記載されたように、ＥＳＤ（Electro-Static Discharge）サージから内部回路のトランジスタを保護するために保護素子を設けた場合、保護素子を配置するための利用面積が増大するという問題があった。

本発明によれば、
第１導電型の不純物が拡散された半導体基板と、
ヒューズ切断予定部を有する第１のヒューズ配線と、当該第１のヒューズ配線から隔離して形成されるとともに内部回路に接続された第２のヒューズ配線と、前記半導体基板表面に形成され、前記第１のヒューズ配線と前記第２のヒューズ配線とを電気的に接続する第２導電型の第１の不純物拡散層と、前記半導体基板表面に形成され、前記第１の不純物拡散層から離隔して設けられた第２導電型の第２の不純物拡散層と、をそれぞれ含む複数のヒューズ素子部と、
を有し、
前記複数のヒューズ素子部の第１のヒューズ配線、前記第２のヒューズ配線および前記第１の不純物拡散層は、それぞれ、所定のピッチ間隔で略平行に並置され、
各前記ヒューズ素子部において、前記第１の不純物拡散層および前記第２の不純物拡散層は、前記半導体基板とともに、前記第１のヒューズ配線の静電気保護素子を構成し、
前記ヒューズ素子部の前記第２の不純物拡散層は、隣接する他のヒューズ素子部の前記第２の不純物拡散層の方向に延在して形成され、当該隣接する他のヒューズ素子部の前記第２の不純物拡散層と接続された半導体装置が提供される。
また、本発明によれば、
第１導電型の不純物が拡散された半導体基板と、
ヒューズ切断予定部を有する第１のヒューズ配線と、当該第１のヒューズ配線から隔離して形成されるとともに内部回路に接続された第２のヒューズ配線と、前記半導体基板表面に形成され、前記第１のヒューズ配線と前記第２のヒューズ配線とを電気的に接続する第２導電型の第１の不純物拡散層と、前記半導体基板表面に形成され、前記第１の不純物拡散層から離隔して設けられた第２導電型の第２の不純物拡散層と、をそれぞれ含む複数のヒューズ素子部と、
を有し、
前記複数のヒューズ素子部の前記第１のヒューズ配線、前記第２のヒューズ配線および前記第１の不純物拡散層は、それぞれ、所定のピッチ間隔で略平行に並置され、
各前記ヒューズ素子部において、前記第１の不純物拡散層および前記第２の不純物拡散層は、前記半導体基板とともに、前記第１のヒューズ配線の静電気保護素子を構成し、
各前記ヒューズ素子部において、前記第２のヒューズ配線、前記第１の不純物拡散層、および前記第２の不純物拡散層が前記第１のヒューズ配線の一端側および他端側にそれぞれ設けられ、前記第２の不純物拡散層は、平面視において、複数のヒューズ素子部が形成された領域の周囲を囲むように環状に形成され、前記複数のヒューズ素子部に共通して設けられた半導体装置が提供される。

このようにすれば、ヒューズ素子を含む半導体装置の利用面積の増大を防ぎつつ内部回路をＥＳＤサージから保護することができる。

本発明によれば、ヒューズ素子を含む半導体装置の利用面積の増大を防ぎつつ内部回路をＥＳＤサージから保護することができる。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

（第１の実施の形態）
図１は、本実施の形態における半導体装置１００の構成を示す断面図である。また、図２は、本実施の形態における半導体装置１００の上面図である。図１は、図２のＡ−Ａ’断面図に該当する。

半導体装置１００は、半導体基板１０１、半導体基板１０１の表面部に形成された第１の不純物拡散層１０４、第２の不純物拡散層１０５、および素子分離絶縁膜１０３、ならびに半導体基板１０１上に形成された層間絶縁膜１０６を有する。第１の不純物拡散層１０４と第２の不純物拡散層１０５とは、素子分離絶縁膜１０３により電気的に分離されている。ここで、第１の不純物拡散層１０４と第２の不純物拡散層１０５とは、ｎ型拡散層とすることができる。また、半導体基板１０１には、ｐ型不純物が拡散されている。

半導体装置１００は、半導体基板１０１上の層間絶縁膜１０６中に形成された第１のコンタクト１０７、第２のコンタクト１０８、第１のヒューズ配線１０９、および第２のヒューズ配線１１０をさらに含む。第１のヒューズ配線１０９には、ヒューズ切断予定部１１１が設けられる。また、層間絶縁膜１０６には、ヒューズ切断予定部１１１上部にヒューズ切断用開口部１１２が形成されている。これにより第１のヒューズ配線１０９のヒューズ切断予定部１１１を容易に切断することができる。図示していないが、第２のヒューズ配線１１０は、第２のコンタクト１０８と接続された一端とは反対側の他端側で、半導体装置１００の内部回路と接続される。

第１のヒューズ配線１０９は、第１のコンタクト１０７、第１の不純物拡散層１０４、および第２のコンタクト１０８を介して第２のヒューズ配線１１０と電気的に接続される。このように、第１のヒューズ配線１０９と第２のヒューズ配線１１０とが第１の不純物拡散層１０４を介して接続された構成とすることにより、第１のヒューズ配線１０９のヒューズ切断予定部１１１から入った水分が配線を介して内部回路側に侵入することを防ぐことができる。

さらに、半導体装置１００は、半導体基板１０１上の層間絶縁膜１０６中に形成された第３のコンタクト１１８、配線１１４、およびＶｓｓ配線１１６を含む。第２の不純物拡散層１０５は、第３のコンタクト１１８および配線１１４を介してＶｓｓ配線１１６と接続される。

以上の構成において、第１のヒューズ配線１０９、第２のヒューズ配線１１０、第１の不純物拡散層１０４、および第２の不純物拡散層１０５によりヒューズ素子部が形成される。半導体装置１００は、このようなヒューズ素子部を複数含む。また、図１において、半導体装置１００は、左右対称の構成を有する。すなわち、第１のヒューズ配線１０９の両端にそれぞれ第１のコンタクト１０７、第１の不純物拡散層１０４、第２のコンタクト１０８、および第２のヒューズ配線１１０がこの順で接続されている。また、第１の不純物拡散層１０４の外側には第２の不純物拡散層１０５が配置されている。

図２を参照すると、第１のヒューズ配線１０９、第２のヒューズ配線１１０、第１の不純物拡散層１０４、および第２の不純物拡散層１０５は、平面視において同一直線状に形成されている。ここで、第１のヒューズ配線１０９および第２のヒューズ配線１１０は直線状に形成されている。第１の不純物拡散層１０４および第２の不純物拡散層１０５は、平面視において第１のヒューズ配線１０９の長手方向の線上に形成される。また、第１のヒューズ配線１０９と第２のヒューズ配線１１０とは、実質的に等しい配線幅を有する。

本実施の形態において、第１のヒューズ配線１０９と第２のヒューズ配線１１０との組合せが複数、所定のヒューズピッチＰ_１で略平行に並置されている。ここで、ヒューズピッチＰ_１は、あるヒューズ素子部の第１のヒューズ配線１０９をレーザで切断する時に、隣接するヒューズ素子部への影響が生じないような距離となるようにして決定される。ここで、影響とは、第１のヒューズ配線１０９を構成する材料がレーザの熱で周りに飛び散り、他のヒューズ素子部の第１のヒューズ配線１０９等とショートが生じること等である。このとき、レーザ照射する際の目ずれマージンも考慮してヒューズピッチＰ_１を決定することができる。また、複数の第１の不純物拡散層１０４も、所定のヒューズピッチＰ_１で略平行に並置されている。さらに、第２の不純物拡散層１０５は、複数のヒューズ素子部に共通に設けられる。本実施の形態において、第２の不純物拡散層１０５は、第１の不純物拡散層１０４が形成された領域の周囲を取り囲むように環状に形成されている。配線１１４（金属配線）は、第２の不純物拡散層１０５に第３のコンタクト１１８を介して接続され、第２の不純物拡散層１０５の上方に位置するように配置される。本実施の形態において、第２の不純物拡散層１０５上に形成された配線１１４も、第２の不純物拡散層１０５と同形状の環状に形成される。第３のコンタクト１１８および配線１１４が、第１のヒューズ配線１０９や第１の不純物拡散層１０４が形成された領域を取り囲み、表面層付近で発生した静電気を基板に逃がすガードリング層１２０として機能する。

第２の不純物拡散層１０５と配線１１４とは、第２のヒューズ配線１１０と平面的に重ならない部分で、第３のコンタクト１１８により接続されている。ここで、半導体基板１０１、第１の不純物拡散層１０４、および第２の不純物拡散層１０５でＮＰＮバイポーラ素子である静電気保護素子が形成される。配線１１４は、接地されたＶｓｓ配線１１６と接続されている。すなわち、第２の不純物拡散層１０５には、グラウンド電位が供給される。第１の不純物拡散層１０４にはヒューズ回路電位が与えられる。

隣接するヒューズ素子部の第１の不純物拡散層１０４間の距離Ｓ_１は、第１のヒューズ配線１０９および第２のヒューズ配線１１０のヒューズピッチＰ_１および静電気保護素子に必要な能力を考慮して決定することができる。ただし、本実施の形態において、距離Ｓ_１は、上述した方法で決定されたヒューズピッチＰ_１への影響を与えない範囲で決定される。すなわち、本実施の形態において、上述したようにまず第１のヒューズ配線１０９をレーザで切断する時に必要なマージン等を考慮してヒューズピッチＰ_１を決定する。次いで、決定されたヒューズピッチＰ_１を変更しない範囲で、第１の不純物拡散層１０４の幅および距離Ｓ_１を決定する。

また、第１の不純物拡散層１０４と第２の不純物拡散層１０５との間の距離Ｓ_２を適宜制御することにより、バイポーラトランジスタを所望の能力にすることができる。各ヒューズ素子部において、第１の不純物拡散層１０４と第２の不純物拡散層１０５との距離Ｓ_２は、これらにより静電気保護素子に必要な能力を考慮して決定することができる。ここで、距離Ｓ_２は、ＮＰＮバイポーラ素子のベース長に相当する。このような静電気保護素子を第１のヒューズ配線１０９と第２のヒューズ配線１１０との間に設けることにより、ヒューズ素子である第１のヒューズ配線１０９が帯電しても、ヒューズ素子自身や内部回路素子を破壊から防ぐことができる。

図３は、図１および図２に示した半導体装置の回路構成を示す図である。
半導体装置１００は、第１の不純物拡散層１０４、半導体基板１０１、および第２の不純物拡散層１０５により構成される保護素子１５０を含む。ここで、保護素子１５０は、ＮＰＮバイポーラトランジスタである。また、半導体装置１００は、内部回路を構成するトランジスタ１５２をさらに含む。トランジスタ１５２は、所定の機能回路を構成する。このような構成において、第１のヒューズ配線１０９が半導体基板１０１の基板電位に対して負に帯電すると、保護素子１５０を構成する第１の不純物拡散層１０４（図３においてコレクタ）と半導体基板１０１間の寄生ダイオードで電流が流れる。一方、第１のヒューズ配線１０９が基板電位に対して正に帯電すると、保護素子１５０がオンとなり、電流が流れる。このため、第１のヒューズ配線１０９が基板電位に対して正／負どちらに帯電しても、半導体基板１０１との間に電位差が生じないようにすることができる。そのため、第１のヒューズ配線１０９に接続されたトランジスタ１５２のゲート電極と半導体基板１０１との間にも電位差が生じないようにすることができ、ゲート絶縁膜の破壊を防ぐことができる。

本実施の形態における半導体装置１００によれば、複数のヒューズ素子部の第１の不純物拡散層１０４がヒューズピッチＰ_１で並置されるので、ヒューズ素子部の他に特別の保護素子領域を設ける必要がない。そのため、ヒューズ回路用の利用面積の増加を最小にすることができる。

さらに、第２の不純物拡散層１０５を複数のヒューズ素子部で共通としたことにより、追加的な占有面積を必要とせずに、静電気保護素子を形成することができる。また、第２の不純物拡散層１０５が環状に形成され、その上に配線１１４等によりガードリングが形成される。そのため、ヒューズ素子部に形成された第１の不純物拡散層１０４と内部回路に形成された拡散層との間の寄生素子の形成を防ぐことができる。

（第２の実施の形態）
図４は、本実施の形態における半導体装置１００の構成を示す断面図である。また、図５は、本実施の形態における半導体装置１００の上面図である。図４は、図５のＣ−Ｃ’断面図に該当する。

以下、第１の実施の形態において図１に示した半導体装置１００と異なる構成についてのみ説明する。本実施の形態において、第１の不純物拡散層１０４と第２の不純物拡散層１０５との間には素子分離絶縁膜１０３は設けられず、半導体基板１０１により構成されるｐ型不純物領域が設けられる。このｐ型不純物領域上には、ゲート絶縁膜１３０およびゲート電極１３２により構成されるゲート１３４が形成される。第１の不純物拡散層１０４、ゲート１３４および第２の不純物拡散層１０５により、ＮＭＯＳトランジスタである静電気保護素子が構成される。本実施の形態において、第１の不純物拡散層１０４と第２の不純物拡散層１０５との間の距離Ｓ_２はＮＭＯＳトランジスタのチャネル長に対応する。そのため、距離Ｓ_２を制御することにより、ＮＭＯＳトランジスタを所望の能力にすることができる。

また、半導体装置１００は、配線１１４に接続されたコンタクト１３６、配線１３７、コンタクト１３８、および配線１３９をさらに含む。配線１１４、コンタクト１３６、配線１３７、コンタクト１３８、および配線１３９は、第２の不純物拡散層１０５と同形状の環状に形成され、ガードリング１２０として機能する。たとえば、第１のヒューズ配線１０９の近傍に、第１のヒューズ配線１０９よりも半導体装置１００の表面側、すなわち図４において第１のヒューズ配線１０９よりも上方に、拡散層と接続された他の電極が配置されていれば、第１のヒューズ配線１０９が水分等の影響により帯電する場合でも、帯電を少なくすることができる。また、このような他の電極が配置されていれば、組み立て工程時に使用するコレット等の外部器具と他の電極との間で放電させることができ、第１のヒューズ配線１０９と外部器具との放電を防ぐことができる。

図６は、図４および図５に示した半導体装置の回路構成を示す図である。
半導体装置１００は、上述したＮＭＯＳトランジスタである保護素子１５４を含む。このような構成において、第１のヒューズ配線１０９が半導体基板１０１の基板電位に対して負に帯電すると、保護素子１５４を構成する第１の不純物拡散層１０４と半導体基板１０１間の寄生ダイオードで電流が流れる。一方、第１のヒューズ配線１０９が基板電位に対して正に帯電すると、保護素子１５４がオンとなり、電流が流れる。このため、第１のヒューズ配線１０９が基板電位に対して正／負どちらに帯電しても、半導体基板１０１との間に電位差が生じないようにすることができる。そのため、第１のヒューズ配線１０９に接続されたトランジスタ１５２のゲート電極と半導体基板１０１との間にも電位差が生じないようにすることができ、ゲート絶縁膜の破壊を防ぐことができる。なお、本実施の形態で示したように、保護素子１５４のゲートを接地電位とした構成とすることにより、図３のＮＰＮ保護素子１５０よりさらに低いクランプ電圧で動作するようにすることができる。

以上のように、本実施の形態における半導体装置１００によれば、必要面積の増加を最小限に抑えつつ、ヒューズ素子に電気的に接続された回路またはヒューズ素子に隣接する内部回路の信頼性を確保することができる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

なお、以上の実施の形態においては、複数のヒューズ素子部に対して共通してヒューズ切断用開口部１１２を設けた構成を示した。しかし、他の例において、各ヒューズ素子部毎に、ヒューズ切断用開口部（ヒューズ窓）をそれぞれ設けることもできる。この場合、第１のヒューズ配線１０９のヒューズピッチＰ_１は、ヒューズ切断用開口部の大きさに基づき決定することができる。

本発明の実施の形態における半導体装置の構成を示す断面図である。図１に示した半導体装置の平面図である。図１および図２に示した半導体装置の回路構成を示す図である。本発明の実施の形態における半導体装置の構成を示す断面図である。図４に示した半導体装置の平面図である。図４および図５に示した半導体装置の回路構成を示す図である。従来の半導体装置の構成を示す断面図である。

符号の説明

１００半導体装置
１０１半導体基板
１０３素子分離絶縁膜
１０４第１の不純物拡散層
１０５第２の不純物拡散層
１０６層間絶縁膜
１０７第１のコンタクト
１０８第２のコンタクト
１０９第１のヒューズ配線
１１０第２のヒューズ配線
１１１ヒューズ切断予定部
１１２ヒューズ切断用開口部
１１４配線
１１６Ｖｓｓ配線
１１８第３のコンタクト
１２０ガードリング
１３０ゲート絶縁膜
１３２ゲート電極
１３４ゲート
１３６コンタクト
１３７配線
１３８コンタクト
１３９配線
１５０保護素子
１５２トランジスタ
１５４保護素子

Claims

第１導電型の不純物が拡散された半導体基板と、
ヒューズ切断予定部を有する第１のヒューズ配線と、当該第１のヒューズ配線から隔離して形成されるとともに内部回路に接続された第２のヒューズ配線と、前記半導体基板表面に形成され、前記第１のヒューズ配線と前記第２のヒューズ配線とを電気的に接続する第２導電型の第１の不純物拡散層と、前記半導体基板表面に形成され、前記第１の不純物拡散層から離隔して設けられた第２導電型の第２の不純物拡散層と、をそれぞれ含む複数のヒューズ素子部と、
を有し、
前記複数のヒューズ素子部の前記第１のヒューズ配線、前記第２のヒューズ配線および前記第１の不純物拡散層は、それぞれ、所定のピッチ間隔で略平行に並置され、
各前記ヒューズ素子部において、前記第１の不純物拡散層および前記第２の不純物拡散層は、前記半導体基板とともに、前記第１のヒューズ配線の静電気保護素子を構成し、
前記ヒューズ素子部の前記第２の不純物拡散層は、隣接する他のヒューズ素子部の前記第２の不純物拡散層の方向に延在して形成され、当該隣接する他のヒューズ素子部の前記第２の不純物拡散層と接続された半導体装置。
第１導電型の不純物が拡散された半導体基板と、
ヒューズ切断予定部を有する第１のヒューズ配線と、当該第１のヒューズ配線から隔離して形成されるとともに内部回路に接続された第２のヒューズ配線と、前記半導体基板表面に形成され、前記第１のヒューズ配線と前記第２のヒューズ配線とを電気的に接続する第２導電型の第１の不純物拡散層と、前記半導体基板表面に形成され、前記第１の不純物拡散層から離隔して設けられた第２導電型の第２の不純物拡散層と、をそれぞれ含む複数のヒューズ素子部と、
を有し、
前記複数のヒューズ素子部の前記第１のヒューズ配線、前記第２のヒューズ配線および前記第１の不純物拡散層は、それぞれ、所定のピッチ間隔で略平行に並置され、
各前記ヒューズ素子部において、前記第１の不純物拡散層および前記第２の不純物拡散層は、前記半導体基板とともに、前記第１のヒューズ配線の静電気保護素子を構成し、
各前記ヒューズ素子部において、前記第２のヒューズ配線、前記第１の不純物拡散層、および前記第２の不純物拡散層が前記第１のヒューズ配線の一端側および他端側にそれぞれ設けられ、前記第２の不純物拡散層は、平面視において、複数のヒューズ素子部が形成された領域の周囲を囲むように環状に形成され、前記複数のヒューズ素子部に共通して設けられた半導体装置。
請求項１または２に記載の半導体装置において、
各前記ヒューズ素子部において、前記第１のヒューズ配線、前記第２のヒューズ配線、前記第１の不純物拡散層、および前記第２の不純物拡散層は、平面視において同一直線上に形成された半導体装置。
請求項１から３いずれかに記載の半導体装置において、
各前記ヒューズ素子部において、前記第１の不純物拡散層および前記第２の不純物拡散層は、平面視において前記第１のヒューズ配線の長手方向の線上に形成された半導体装置。
請求項１から４いずれかに記載の半導体装置において、
各前記ヒューズ素子部において、前記第１の不純物拡散層および前記第２の不純物拡散層は、前記半導体基板とともにバイポーラトランジスタを構成する半導体装置。
請求項１から４いずれかに記載の半導体装置において、
各前記ヒューズ素子部において、前記第１の不純物拡散層と前記第２の不純物拡散層との間には、前記半導体基板により構成される第１導電型の不純物拡散領域が設けられ、当該不純物拡散領域上にゲート電極が形成され、前記第１の不純物拡散層および前記第２の不純物拡散層は、前記半導体基板および前記ゲート電極とともにＭＯＳトランジスタを構成する半導体装置。
請求項１から６いずれかに記載の半導体装置において、
前記第２の不純物拡散層にコンタクトを介して接続された金属配線が、前記第２の不純物拡散層上方に位置するように配置された半導体装置。