JPH0233949A - 半導体ヒューズ素子 - Google Patents

半導体ヒューズ素子

Info

Publication number
JPH0233949A
JPH0233949A JP18412088A JP18412088A JPH0233949A JP H0233949 A JPH0233949 A JP H0233949A JP 18412088 A JP18412088 A JP 18412088A JP 18412088 A JP18412088 A JP 18412088A JP H0233949 A JPH0233949 A JP H0233949A
Authority
JP
Japan
Prior art keywords
fuse
wiring
island
moisture
shaped conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18412088A
Other languages
English (en)
Inventor
Osamu Miura
修 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18412088A priority Critical patent/JPH0233949A/ja
Publication of JPH0233949A publication Critical patent/JPH0233949A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の冗長回路の一部として形成される
半導体ヒユーズ素子に関し、特にその構造に関する。
〔従来の技術〕
従来、この種の半導体ヒユーズ素子は、第3図(a)の
平面図、及び同図(b)のC−C線断面図に示すように
構成されている。即ち、図において、1は半導体基板で
あり、この表面には絶縁膜2を形成し、この絶縁膜2上
に多結晶シリコン等の導電膜でヒユーズ3を形成してい
る。そして、このヒユーズ3を眉間絶縁膜4で被覆する
とともに、ヒユーズ3の両端位置に夫々コンタクトホー
ル5を開設し、これらコンタクトホール5を通してアル
ミニウム等の配線6を接続した構成となっている。
そして、このヒユーズ3を切断する際には、配線6を介
してヒユーズ3に高電圧パルス等を印加することにより
、ヒユーズ3に過電流による熱を発生させてこれを溶断
している。
〔発明が解決しようとする課題〕
上述した従来の半導体ヒユーズ素子では、溶断時の歪力
により層間絶縁膜4にクラック等の損傷が発生すること
がある。そして、このクランクを通して外部雰囲気中の
水分がヒユーズ3にまで浸透される。その結果、コンタ
クトホール5においてヒユーズ3に接続している配線6
を通して水分が他の素子にまで浸透し、この浸透した水
分により配線6のアルミニウムが腐食し、或いは素子が
破壊される等の問題が生じることになる。
本発明は水分が配線を通して浸透することを防止して前
記した問題を解消する半導体ヒユーズ素子を提供するこ
とを目的としている。
〔課題を解決するための手段〕
本発明の半導体ヒユーズ素子は、基板上に薄い導電膜で
ヒユーズを形成するとともに、このヒユーズの両端位置
に夫々島状に構成した導電領域を形成し、前記ヒユーズ
と島状導電領域を第1の配線で電気接続し、この島状導
電領域と素子を第2の配線で電気接続した構成としてい
る。
〔作用〕
上述した構成では、ヒユーズに浸透した水分は第1の配
線を通して島状導電領域まで浸透された後、この島状導
電領域で浸透が停止され、第2の配線を通して素子へ浸
透することが防止される。
(実施例〕 次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例を示しており、第1図(a)
は平面図、第1図(b)はそのA−A線に沿う断面図で
ある。図において、1は半導体基板、2は絶縁膜、3は
この絶縁膜2の上に多結晶シリコン等の導電膜で形成し
たヒユーズである。
ここで、このヒユーズ3の両端に近接する位置の半導体
基板1の表面には、基板1に対して逆導電型の不純物を
導入した島状導電N7を形成している。
また、前記ヒユーズ3及び島状導電N7は層間絶縁膜4
で被覆し、この層間絶縁膜4には、前記ヒューズ30両
端位置にコンタクトホール5aを夫々開設するとともに
、前記島状導電層7の各両端位置に夫々コンタクトホー
ル5b、5eを開設している。そして、前記コンタクト
ホール5aと5bの間にアルミニウム等の第1の配線6
aを形成してヒユーズ3と島状導電層7を相互に電気接
続し、またコンタクトホール5C上に第2の配線6bを
形成して島状導電層7を図外の素子に電気接続している
この構成によれば、配線6a及び6bを通して高電圧の
パルスをヒユーズ3に印加することにより、過電圧によ
ってヒユーズ3を溶断する点はこれまでと同じである。
そして、この溶断によって層間絶縁膜4にクラックが生
じると、このクラックを通して外部雰囲気中の水分がヒ
ューズ3にまで浸透する。
しかしながら、この浸透した水分はヒユーズ3からコン
タクトホール5aを通して配m6aに浸透しても、この
配線6aはコンタクトホール5bにおいて島状導電層7
で終端されているため、水分はこの島状導電層7で浸透
が停止される。したがって、水分が更にコンタクトホー
ル5c及び配線6bを通して浸透されることはなく、素
子への浸透が防止される。これにより、素子に至る配線
6bの腐食が防止でき、素子の破壊が防止できる。
第2図は本発明の他の実施例を示しており、第2図(a
)は平面図、第2図(b)はそのB−B線に沿う断面図
である。なお、第1図と同一部分には同一符号を付しで
ある。
この実施例では、半導体基板1上の絶縁膜2をヒユーズ
3よりも十分に長く(広く)形成し、この絶縁膜2上の
ヒユーズ3の両端位置に夫々島状導電膜7Aを形成して
いる。この島状導電膜7Aはヒユーズ3と同じ多結晶シ
リコン膜で形成でき、ヒユーズ3をパターン形成する際
に、その一部で同時に形成することができる。なお、こ
の島状導電膜7Aはヒユーズ3よりも幅広に形成し、溶
断され難く形成している。
そして、これらヒユーズ3と島状導電膜7Aを覆う眉間
絶縁膜4にコンタクトホール5a、5b。
5cを夫々開設し、第1の配線6aでヒユーズ3と島状
導電膜7Aを相互接続し、第2の配線6bで島状導電膜
7Aと図外の素子を電気接続している。
この実施例においても、ヒユーズ3を溶断した際に眉間
絶縁膜4に生じるクランクを通して外部雰囲気中の水分
がヒユーズ3に浸透しても、この水分は配線6aが島状
導電膜7Aで終端されていることからここで浸透が停止
される。これにより、配線6bの腐食が防止され、かつ
素子の破壊が防止される。
なお、この実施例では島状導電膜7Aをヒユーズ3と同
時に形成することにより、製造工数の低減化を達成でき
る。また、第1図の実施例のような不純物拡散による島
状導電層を先に形成してお(必要がないため、設計及び
製造の自由度を増加し、かつチップの小型化が達成でき
る。
〔発明の効果〕
以上説明したように本発明は、ヒユーズの両端位置に夫
々島状に構成した導電領域を形成し、ヒユーズと島状導
電領域を第1の配線で電気接続し、島状導電領域と素子
を第2の配線で電気接続しているので、ヒユーズに浸透
した水分は第1の配線を通して島状導電領域まで浸透さ
れた後、この島状導電領域で浸透が停止され、第2の配
線を通して素子へ浸透することが防止される。これによ
り、第2の配線の腐食を防止でき、かつ素子の破壊を防
止できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示し、同図(a)は平面図
、同図(b)はそのA−A線に沿う断面図、第2図は本
発明の他の実施例を示し、同図(a)は平面図、同図(
b)はそのB−B線に沿う断面図、第3図は従来の半導
体ヒエーズ素子を示し、同図(a)は平面図、同図(b
)はそのC−C線に沿う断面図である。 1・・・半導体基板、2・・・絶縁膜、3・・・ヒユー
ズ、4・・・層間絶縁膜、5.5a、5b、5c・・・
コンタクトホール、6・・・配線、6a・・・第1の配
線、6b・・・第2の配線、7・・・島状導電層、7A
・・・島状導電膜。

Claims (1)

    【特許請求の範囲】
  1. 1、基板上に薄い導電膜でヒューズを形成するとともに
    、このヒューズの両端位置に夫々島状に構成した導電領
    域を形成し、前記ヒューズと島状導電領域を第1の配線
    で電気接続し、この島状導電領域と素子を第2の配線で
    電気接続したことを特徴とする半導体ヒューズ素子。
JP18412088A 1988-07-23 1988-07-23 半導体ヒューズ素子 Pending JPH0233949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18412088A JPH0233949A (ja) 1988-07-23 1988-07-23 半導体ヒューズ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18412088A JPH0233949A (ja) 1988-07-23 1988-07-23 半導体ヒューズ素子

Publications (1)

Publication Number Publication Date
JPH0233949A true JPH0233949A (ja) 1990-02-05

Family

ID=16147726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18412088A Pending JPH0233949A (ja) 1988-07-23 1988-07-23 半導体ヒューズ素子

Country Status (1)

Country Link
JP (1) JPH0233949A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675174A (en) * 1993-01-06 1997-10-07 Rohm Co., Ltd. Method for using fuse structure in semiconductor device
JP2002353311A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置、フューズの切断方法
JP2008066599A (ja) * 2006-09-08 2008-03-21 Nec Electronics Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675174A (en) * 1993-01-06 1997-10-07 Rohm Co., Ltd. Method for using fuse structure in semiconductor device
JP2002353311A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置、フューズの切断方法
JP2008066599A (ja) * 2006-09-08 2008-03-21 Nec Electronics Corp 半導体装置
US7791111B2 (en) 2006-09-08 2010-09-07 Nec Electronics Corporation Semiconductor device with an opening for cutting a fuse

Similar Documents

Publication Publication Date Title
US4628590A (en) Method of manufacture of a semiconductor device
KR970060499A (ko) 반도체 메모리 장치 및 그 제조 방법
KR890008984A (ko) 반도체 집적회로 장치 및 그 제조방법
KR930009052A (ko) 안티휴즈를 갖춘 반도체장치
US5789796A (en) Programmable anti-fuse device and method for manufacturing the same
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR900005602A (ko) 반도체장치 및 그 제조방법
US5926697A (en) Method of forming a moisture guard ring for integrated circuit applications
US5446246A (en) MLC conductor pattern off-set design to eliminate line to via cracking
JPH0233949A (ja) 半導体ヒューズ素子
KR920018849A (ko) 반도체장치 및 그의 제조방법
KR870004519A (ko) 집적 반도체 회로
KR870008388A (ko) 반도체장치 및 그 제조방법
US5087578A (en) Semiconductor device having multi-layered wiring
US3414784A (en) Electrical structural element having closely neighboring terminal contacts and method of making it
KR970059789A (ko) 액정 표시 장치의 전극배선 형성방법
JPH01185943A (ja) 半導体集積回路装置
KR910007513B1 (ko) 반도체장치의 배선접속부
JP2833275B2 (ja) 半導体装置
JPH02192145A (ja) 半導体装置
JPS59188153A (ja) 多層配線を有する電子回路装置の製造方法
JPS6386455A (ja) 半導体装置
JP3039163B2 (ja) 半導体装置の製造方法
KR100447982B1 (ko) 반도체소자의금속배선형성방법
KR100247911B1 (ko) 반도체장치 및 그 제조방법