KR870008388A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR870008388A
KR870008388A KR860010041A KR860010041A KR870008388A KR 870008388 A KR870008388 A KR 870008388A KR 860010041 A KR860010041 A KR 860010041A KR 860010041 A KR860010041 A KR 860010041A KR 870008388 A KR870008388 A KR 870008388A
Authority
KR
South Korea
Prior art keywords
wiring film
hole
film
wiring
insulating film
Prior art date
Application number
KR860010041A
Other languages
English (en)
Other versions
KR900007757B1 (ko
Inventor
히로시 모찌스끼
레이지 다마끼
준이찌 아리마
마사아끼 이께가미
에이스께 다나까
겡지 사이또
Original Assignee
시끼 모리야
미쓰비시전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시끼 모리야, 미쓰비시전기 주식회사 filed Critical 시끼 모리야
Publication of KR870008388A publication Critical patent/KR870008388A/ko
Application granted granted Critical
Publication of KR900007757B1 publication Critical patent/KR900007757B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1A도 내지 제 1D도는 이 발명의 일 실시예인 반도체장치의 제조공정을 공정순으로 표시하는 측면단면도.
제 2A도 및 제 2B도는 종래의 반도체장치의 제조공정을 공정순으로 표시한 개략적인 측면단면도.
* 도면의 주요부분에 대한 부호의 설명
1 :심리콘반도체기판 2 : 제 1 절연막
3 : 제 1 배선막 4 : 단단한 산화막(알루미나막)
5 : 제 2 절연막 6 : 제 2 배선막
10 : 제 1의 관통공 11 : 제 2 의 관통공
20 : 돌기부

Claims (9)

  1. 반도체기판과 상기 반도체기판 표면상에 형성되고 또한 미리 정해놓은 영역에 상기 반도체기판 표면에 이르는 제 1 의 관통공을 가진 제 1 의 절연막과, 상기 제 1 의 절연막상의 미리 정해놓은 영역에 형성되고 또한 상기 제 1 의 관통공을 통하여 상기 제 1 반도체기판표면과 전기적으로 접속되는 도전성의 제 1 배선막과, 상기 제 1 배선막상 및 상기 제 1 절연막상에 형성되고 또한 상기 제 1 의 관통공과 평면도적으로 보아 중첩되는 영역에 상기 제 1 배선막 표면에 이르는 제 2 의 관통공을 가진 제 2 절연막과, 상기 제 2 절연막상에 미리 정해놓은 영역에 형성되고 또한 상기 제 2 의 관통공을 통하여 상기 제 1 배선막과 전기적으로 접속되는 도전성의 제 2 배선막을 포함하는 반도체장치의 제조방법이며, 상기 제 1 배선막은 상기 제 1 의 관통공영역에서 요(凹) 상의 고저차가 있고 상기 제 1 배선막에 선택적으로 형성처리를 실시하여 그 위에 상기 제 2 의 관통공이 형성되어야할 영역을 제외한 영역의 상기 제 1 배선막상에 상기 제 1 배선막보다 단단한 산화막을 형성하는 스탭과 가열처리를 실시하여 상기 제 1 의 관통공영역에 형성된 제 1 배선막상에만 선택적으로 상기 제 1 배선막의 상기 고저차를 보상하기에 충분한 돌기부를 형성하는 스탭을 포함하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서,
    배선막은 알미늄으로 구성되는 반도체장치의 제조방법.
  3. 제 1 항에 있어서,
    배선막은 알미늄합금으로 구성되는 반도체장치의 제조방법.
  4. 제 3 항에 있어서,
    상기 알미늄합금은 규소화알미늄인 반도체장치의 제조방법.
  5. 상기 제 1 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 형성처리는 정수중에서의 보일링처리인 반도체장치의 제조방법
  6. 반도체기판과, 상기 반도체기판표면에 형성되고 또한 미리 정해놓은 영역에 상기 반도체기판표면에 이르는 제 1 의 관통공을 가진 제 1 절연막과, 상기 제 1 절연막상의 미리 정해놓은 영역에 형성되고 또한 상기 제 1 의 관통공을 통하여 상기 반도체기판표면과 전기적으로 접속되는 제 1 배선막과, 상기 제 1 배선막상 및 상기 제 1 절연막상에 형성되고 또한 상기 제 1 의 관통공과 평면도적으로 보다 중첩되는 영역에 상기 제 1 배선막 표면에 이르는 제 2 의 관통공을 가진 제 2 절연막과, 상기 제 2 절연막상의 미리 정해놓은 영역에 형성되고 또한 상기 제 2 의 관통공을 통하여 상기 제 1 배선막과 전기적으로 접속되는 제 2 배선막과를 포함하는 반도체 장치이며, 상기 제 1 배선막과 상기 제 1 의 관통공 영역에서 요(凹)상의 고저차를 가지고 있고 상기 제 1 배선막의 상기 고저차부에 선택적으로 형성되며 또한 상기 제 1 배선막의 상기 제 1의 관통공에서의 상기 고저차를 보상하는데 충분한 막두께를 가지는 상기 제 1 배선막의 돌기부를 구비한 반도체장치.
  7. 제 6 항에 있어서,
    상기 제 1 배선막은 알미늄으로 구성되는 반도체장치.
  8. 제 6 항에 있어서,
    상기 제 1 배선막은 알미늄합금으로 구성되는 반도체장치.
  9. 제 8 항에 있어서,
    상기 알미늄합금은 규소화알미늄인 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860010041A 1986-02-20 1986-11-27 반도체장치 및 그 제조방법 KR900007757B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP37785 1986-02-20
JP61-37785 1986-02-20
JP61037785A JPS62194644A (ja) 1986-02-20 1986-02-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR870008388A true KR870008388A (ko) 1987-09-26
KR900007757B1 KR900007757B1 (ko) 1990-10-19

Family

ID=12507140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860010041A KR900007757B1 (ko) 1986-02-20 1986-11-27 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US4884120A (ko)
JP (1) JPS62194644A (ko)
KR (1) KR900007757B1 (ko)
DE (1) DE3705152A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482547A (en) * 1987-09-24 1989-03-28 Tadahiro Omi Semiconductor device
US5252382A (en) * 1991-09-03 1993-10-12 Cornell Research Foundation, Inc. Interconnect structures having patterned interfaces to minimize stress migration and related electromigration damages
DE4140330C1 (ko) * 1991-12-06 1993-03-18 Texas Instruments Deutschland Gmbh, 8050 Freising, De
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5897376A (en) * 1993-09-20 1999-04-27 Seiko Instruments Inc. Method of manufacturing a semiconductor device having a reflection reducing film
US5439731A (en) * 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
JPH09205185A (ja) 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866311A (en) * 1971-06-14 1975-02-18 Nat Semiconductor Corp Method of providing electrically isolated overlapping metallic conductors
DE3109801A1 (de) * 1981-03-13 1982-09-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbauelementen
JPS5955037A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置
GB8316477D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
JPS60234346A (ja) * 1984-05-07 1985-11-21 Nec Corp 半導体装置
JPS61280638A (ja) * 1985-06-06 1986-12-11 Toshiba Corp 半導体装置の製造方法
US4707457A (en) * 1986-04-03 1987-11-17 Advanced Micro Devices, Inc. Method for making improved contact for integrated circuit structure
JP3480738B2 (ja) * 1992-06-23 2003-12-22 株式会社東芝 情報処理装置における表示方法及び情報処理装置

Also Published As

Publication number Publication date
US4884120A (en) 1989-11-28
DE3705152A1 (de) 1987-08-27
KR900007757B1 (ko) 1990-10-19
JPS62194644A (ja) 1987-08-27
DE3705152C2 (ko) 1989-07-20

Similar Documents

Publication Publication Date Title
KR920020620A (ko) 반도체 집적회로장치의 배선접속구조 및 그 제조방법
KR890007386A (ko) 반도체 장치 및 그 제조방법
KR920005304A (ko) 반도체집적회로장치의 배선접속구조 및 그 제조방법
KR940006179A (ko) 반도체 장치와 그 제작방법
KR890015355A (ko) 반도체 장치의 제조방법
KR880013239A (ko) 반도체소자의 접속구멍형성 방법
KR930009050A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR840002162A (ko) 반도체 장치(半導體裝置)
KR870008388A (ko) 반도체장치 및 그 제조방법
KR910019178A (ko) 반도체 접촉 구조 및 그 접촉 방법
KR900005602A (ko) 반도체장치 및 그 제조방법
KR910003783A (ko) 반도체장치 및 그 제조방법
KR930020590A (ko) 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법
KR950012701A (ko) 박막 저항체를 갖는 반도체 장치
KR900002321A (ko) 고저항층을 가지는 반도체장치
KR880014660A (ko) 반도체 소자 제조방법
KR950025908A (ko) 반도체소자 제조방법
KR860009483A (ko) 반도체장치 및 그 제조 방법
KR900003974A (ko) 반도체장치의 제조방법
KR870010631A (ko) 반도체 집적회로장치
KR950027946A (ko) 반도체 소자의 금속배선 콘택 제조방법
KR940008067A (ko) 반도체 장치 및 그 제조방법
KR920013629A (ko) 반도체장치
KR930003255A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19951018

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee