DE3109801A1 - Verfahren zum herstellen von halbleiterbauelementen - Google Patents
Verfahren zum herstellen von halbleiterbauelementenInfo
- Publication number
- DE3109801A1 DE3109801A1 DE19813109801 DE3109801A DE3109801A1 DE 3109801 A1 DE3109801 A1 DE 3109801A1 DE 19813109801 DE19813109801 DE 19813109801 DE 3109801 A DE3109801 A DE 3109801A DE 3109801 A1 DE3109801 A1 DE 3109801A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal layer
- masking layer
- aluminum
- masking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
- Verfahren zum Herstellen von Halbleiterbauelementen
- Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauelementen, bei dem die mit einer isolierenden Schicht versehene Oberfläche eines Halbleiterkristalls mit Ausnahme der als Kontaktstellen vorgesehenen Bereiche ~ mit einer Maskierschicht versehen wird und bei dem die isolierende Schicht in den nicht von der Maskierschicht bedeckten Bereichen weggeätzt wird.
- Solche Verfahren werden zur Herstellung von Einzelbauelementen und von integrierten Schaltungen sowohl in Bipolar-Technik als auch in MOS-Technik angewandt und sind z. B.
- in dem Kompendium von G. Bohle und 3. Hofmeister, Halbleiterbauelementen für die Elektronik, SIEMENS AG, 3.
- Aufl. 1980, insbesondere S. 16, 17, beschrieben.
- Bei den bekannten Verfahren wird eine Halbleiterscheibe, z. B. eine Siliciumscheibe, mit einer isolierenden Schicht, beispielsweise einer dünnen Siliciumoxidschicht, versehen.
- Auf diese Schicht wird ein lichtempfindlicher Lack, der durch eine Maske hindurch, die die Struktur des Einzelbauelements oder der integrierten Schaltung aufweist, belichtet wird, aufgebracht. Der belichtete Teil des lichtempfindlichen Lackes (Photolackes) wird chemisch entfernt, der unbelichtete Photolack bleibt als Schutz gegen eine anschließende Ätzung zurück. Sodann wird das Oxid an den photolackfreien Stellen weggeätzt, der restliche Photolack wird mit Lösungsmitteln entfernt. Das verbleibende Oxid wirkt z. B. als Maske für eine nachfolgende Diffusion.
- Sind mehrere Diffusionen zur Herstellung des gewünschten Bauelements notwendig, so sind Oxidations- und photolitographischer Ätzvorgang entsprechend oft zu wiederholen.
- Schließlich bleibt die Oberfläche der Halbleiterscheibe bis auf die Bereiche, die als Kontaktstellen vorgesehen sind, mit der isolierenden Schicht versehen. Zur Metallisierung der Kontaktstellen und der notwendigen Leitbahnen wird anschließend ganzflächig ein Metall, z. B.
- Aluminium aufgebracht. Das nicht benötigte Aluminium wird, in der Regel wiederum mit Hilfe der Phototechnik, entfernt. So entstehen die metallischen Leitbahnen, die die einzelnen Elemente einer Schaltung verbinden.
- Dieses Verfahren hat zum einen den Nachteil, daß die, die Kontaktstellen begrenzenden Kanten der isolierenden Schicht bei der ganzflächigen Metallisierung ungenügend mit Metall bedeckt werden. Dies kann zu Abrissen der Leiterbahnen von der Kontakt stell enmetallisierung und anode ren durch die Querschnittsverengung verursachten Problemen führen. Zum anderen kann es bei der Entfernung des nichtbenötigten Metalls mit Hilfe der Phototechnik bei schlechter Justierung der dazu benötigten Photomaske zum Anätzen z. B. des Halbleitersubstrates kommen, da dann die Möglichkeit besteht, daß die Kontaktstelle nicht vollständig mit Metall bedeckt ist.
- Aufgabe der Erfindung ist es, hier Abhilfe zu schaffen und ein Verfahren zum Herstellen von Halbleiterbauelementen vorzusehen, bei dem eine nachteilhafte Querschnittverengung der Metallisierung im Kantenbereich der eine Kontaktstelle umgebenden isolierenden Schicht und ein Anätzen der im Kontaktlochbereich freiliegenden darunter liegenden Schicht bei schlechter Justierung der zum Entfernen des nicht benötigten Teiles der Metallschicht mit Hilfe der Phototechnik benötigten Maske verhindert wird.
- Diese Aufgabe wird bei einem Verfahren der aingangs genannten Art dadurch gelöst, daß nach dem Ätzvorgang ei- ne erste Metallschicht auf die mit der Maskierschicht versehene Oberfläche und die Kontaktstellen aufgebracht wird, daß die Maskierschicht und der auf der Maskierschicht befindliche Teil der ersten Metallschicht entfernt werden, daß eine zweite Metallschicht auf die Oberfläche aufgebracht wird, und daß die nicht benötigten Bereiche der zweiten Metallschicht entfernt werden.
- Auf diese Weise gelingt es, die Bedeckung der Kanten der isolierenden Schicht erheblich zu verbessern.
- Ausgestaltungen des erfindungsgemäßen Verfahrens sind in Unteransprüchen gekennzeichnet.
- Die Erfindung wird im folgenden anhand der Figuren näher erläuter. Es zeigen: Die Figur 2 einen Schnitt durch ein Bauelement, das nach einem aus dem Stand der Technik bekannten Verfahren mit einer Metallisierung versehen worden ist und die Figuren 1 und 3 Schnitte durch nach dem erfindungsgemäßen Verfahren hergestellte Bauelemente in verschiedenen Verfahrensstadien.
- Das erfindungsgemäße Verfahren ist zur Herstellung von Bauelementen aus Halbleitermaterialien, wie beispielsweise Silicium, Germanium oder Verbindungshalbleitern geeignet. Als isolierende Schichten können Oxidschichten, Nitridschichten o. ä. verwendet werden. Als Maskierschicht dient in der Regel ein handelsüblicher lichtempfindlicher Lack (Photolack). Zur Metallisierung geeignete Metalle und Metallegierungen sind z. B. Aluminium, Platin und andere Metalle in denen Silicium eine geringe Löslichkeit aufweist, oder als Metallegierungen Silicide wie beispielsweise Aluminiumsilicide. Diese Metalle können mittels eines Aufdampf-, Sputter- oder eines ähnlichen Verfahrens aufgebracht werden.
- In den Figuren 1 bis 3 wird von einem beispielsweise p-dotierten Siliciumsubstrat 1, das mit einer beispielsweise n-leitenden Zone 2 dotiert ist und das mit einer aus Siliciumoxid bestehenden isolierenden Schicht 3 bedeckt ist, ausgegangen. Die Erfindung ist aber nicht auf die Verwendung diese Materialien beschränkt.
- Wie aus der Figur 2, die einen Schnitt durch ein nach dem eingangs geschilderten herkömmlichen Verfahren hergestelltes Bauelement zeigt, zu entnehmen, ist die direkt auf eine durch das Oxid 3 maskierte Siliciumscheibe 1 beispielsweise durch Aufdampfen aufgebrachte Aluim 4 im 3ereich#der die Kontã~faf-~les taktloch) 6 begrenzenden Kanten 5 der Oxidschicht 3 dünner als in den restlichen Bereichen. Die Dicke der Aluminiumschicht 4 über den Kanten 5 hängt im wesentlichen vom Anstiegswinkel dieser Kanten ab, d. h. je steiler die Kanten, desto geringer die kantenbedeckende Dikke der Schicht 4. Diese ungenügende Kantenbedeckung führt zu einer unerwünschten Querschnittverengung und zu möglichen Abrissen der Aluminiumbelegung im Bereich der Kante 5. Bei einer Entfernung der Teile der Aluminiumschicht 4, die nicht als Leitbahnen verwendet werden, mit Hilfe der Phototechnik kann es bei ungenauer Justierung bzw. Dejustierung der benötigten Photomaske zum Anätzen der freiliegenden Schicht z. B. des Substrates 1 im Bereich des Kontaktloches 6 kommen.
- Beim erfindungsgemäßen Verfahren wird zunächst, wie in der Fig. 3 gezeigt, in an sich bekannter Weise die Oxidschicht 3 mit einem Photolack beschichtet, der Photolack durch eine das Kontaktloch 6 definierende Maske belichtet, der belichtete Teil des Photolacks chemisch entfernt und das Oxid zu Brzeugung des Kontaktloches 6 an den photolackfreien Stellen weggeätzt.
- Nach Ätzung bzw. gegebenenfalls durchgeführter Dotierung wird beim erfindungsgemäßen Verfahren vor der Aufdampfung der Aluminiumschicht jedoch nicht der restliche Photolack entfernt. Das Aluminium wird ohne zwischengeschalteten Verfahrensschritt auf das im Kontaktloch 6 freiliegenden Silicium 2 und auf die, das Oxid 3 bedekkende Photolackschicht 9 aufgedampft. Es bilden sich -wie in der Fig. 3 gezeigt - eine auf dem Photolack 9 befindliche Aluminiumsdicht 10 und eine das Kontaktloch 6 ausfüllende Aluminiumschicht 8, die zum Oxid 3 hin dünner ist als in der Kontaktlochmitte. Da die Photolackschicht 9 die Oxidschicht 3 infolge der üblicherweise auftretenden Unterätzung überlappt, ist die Aluminiumschicht nicht durchgängig, sondern im Bereich der Kanten 5 der Oxidschicht 3 abgerissen.
- Im nächsten Verfahrensschritt wird mittels einer z. B.
- aus IEEE Journal of Solid-State Circuits, Vol. SC-11, No. 4, Aug. 1976, S. 466-471 bekannten Abhebetechnik der Photolack 9 und die ihn bedeckende Aluminiumschicht 10 entfernt. Dies geschieht z. B. in einfacher Weise durch Entfernung des Photolacks 9 mittels chemischer Lösungsmittel.
- Im folgenden Verfahrensschritt wird, wie in der Fig. 1 gezeigt, eine weitere Aluminiumschicht 12, z. B. durch Aufdampfen auf#ebracht. Man erkennt, daß nun - im Vergleich zum Stand der Technik nach Fig. 2 - die Kanten 5 der Oxidschicht 3 mit einer erheblich größeren Aluminiumschichtdicke bedeckt sind.
- In einem weiteren Verfahrensschritt werden dann mittels einer herkömmlichen Aluminium-Phototechnik dieJenigen Bereiche der Aluminiumschicht 12, die nicht als Leitbahnen benötigt werden,- z. B. ab den Linien 13 in Pfeilrichtung 14 - entfernt.
- Das erfindungsgemäße Verfahren hat den Vorteil, daß ohne Verwendung einer neuen Maske im Vergleich zum Stand der Technik erheblich bessere Bedeckungen der Kanten 5 der Oxidschicht 3, die das Kontaktloch 6 umrahmt, mit Aluminium erreicht werden.' Bei einer Dejustierung der für den letzten beschriebenen Verfahrensschritt benötigten Maske, die in der Fig. 1 einer Parallelverschiebung der gestrichelten Linien 13 entsprechen würde, ist die Gefahr des Anätzens des Siliciums 2 aufgrund der erheblich dickeren Aluminiumschicht im Bereich der Kante 5 im Vergleich zum Stand der Technik erheblich verringert.
- Die Dicke 15 der ersten Aluminiumschicht 8, 10 wird vorteilhafterweise im Bereich zwischen 0,2 /um und 1,0 /um, die Dicke der zweiten Aluminiumschicht 12 im Bereich zwischen 0,5 #um und 1,5 /um gewählt.
- 3 Figuren 7 Patentansprüche
Claims (7)
- Patentansprüche 31 Verfahren zum Herstellen von Halbleiterbauelementen, bei dem die mit einer isolierenden Schicht versehene Oberfläche eines Halbleiterkristalls mit Ausnahme der als Kontaktstellen vorgesehenen Bereiche mit einer Maskierschicht versehen wird und bei dem die isolierende Schicht in den nicht von der Maskierschicht bedeckten Bereichen weggeätzt wird, d a d u r c h g e k e n n z e i c h -n e t, daß nach dem Ätzvorgang eine erste Metallschicht (8,10) auf die mit der Maskierschicht C9) versehene Oberfläche und die Kontaktstellen (6) aufgebracht wird, daß die Maskierschicht (9) und der auf der Maskierschicht (9) befindliche Teil der ersten Metallschicht (10) entfernt werden, daß eine zweite Metallschicht (12) auf die Oberfläche aufgebracht wird, und daß die nicht benötigten Bereiche der zweiten#Metallschicht (12) entfernt werden.
- 2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß als Halleiterkristall (1) ein Siliciumkristall verwendet wird.
- 3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß als isolierende Schicht (3) ein Oxid verwendet wird.
- 4. Verfahren nach einem der Ansprüche 1 bis 3, d a -d u r c h g e k e n n z e i c h n e t, daß als Maskierschicht (9) ein Photolack verwendet wird.
- 5. Verfahren nach einem der Ansprüche 1 bis 4, d a -d u r c h g e k e n n z e i c h n e t, daß als erste und zweite Metallschicht (8, 10, 12) Aluminium verwendet wird.
- 6. Verfahren nach einem der Ansprüche 1 bis 5, d a -d u r c h g e k e n n z e i c h n e t, daß die Dicke der ersten Metallschicht (8, 10) im Bereich zwischen 0,2 /um und 1,0 /um gewählt wird.
- 7. Verfahren nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z t1y): h n e t, daß die Dicke der zweiten Metallschicht/im Bereichzwischen 0,5 /um und 1,5 /um gewählt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813109801 DE3109801A1 (de) | 1981-03-13 | 1981-03-13 | Verfahren zum herstellen von halbleiterbauelementen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813109801 DE3109801A1 (de) | 1981-03-13 | 1981-03-13 | Verfahren zum herstellen von halbleiterbauelementen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3109801A1 true DE3109801A1 (de) | 1982-09-30 |
Family
ID=6127218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813109801 Ceased DE3109801A1 (de) | 1981-03-13 | 1981-03-13 | Verfahren zum herstellen von halbleiterbauelementen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3109801A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3705152A1 (de) * | 1986-02-20 | 1987-08-27 | Mitsubishi Electric Corp | Halbleitereinrichtung und verfahren zu deren herstellung |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2540300A1 (de) * | 1974-09-19 | 1976-04-08 | Philips Nv | Verfahren zur herstellung einer anordnung mit einem leitermuster |
DE2235749B2 (de) * | 1972-07-21 | 1978-12-14 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zum Herstellen eines Leitbahnenmusters |
DE2823855A1 (de) * | 1978-05-31 | 1979-12-06 | Fujitsu Ltd | Verfahren zum herstellen einer halbleitervorrichtung |
-
1981
- 1981-03-13 DE DE19813109801 patent/DE3109801A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2235749B2 (de) * | 1972-07-21 | 1978-12-14 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zum Herstellen eines Leitbahnenmusters |
DE2540300A1 (de) * | 1974-09-19 | 1976-04-08 | Philips Nv | Verfahren zur herstellung einer anordnung mit einem leitermuster |
DE2823855A1 (de) * | 1978-05-31 | 1979-12-06 | Fujitsu Ltd | Verfahren zum herstellen einer halbleitervorrichtung |
Non-Patent Citations (2)
Title |
---|
Kompendium von G. Bohle und E. Hofmeister: Halbleiterbauelemente für die Elektronik, 3. Aufl., Siemens AG, 1980, S. 16-17 * |
WIDMANN, Dietrich W.: Metallization for Integrated Circuits Using a Lift-Off Technique. In: IEEE Journal of Solid-State Circuits, 1976, Vol. SC-11, Nr. 4, S. 466-471 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3705152A1 (de) * | 1986-02-20 | 1987-08-27 | Mitsubishi Electric Corp | Halbleitereinrichtung und verfahren zu deren herstellung |
US4884120A (en) * | 1986-02-20 | 1989-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for making the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2355567C3 (de) | Verfahren zur Herstellung metallischer Leitungssysteme auf Halbleiteranordnungen | |
EP0600063B1 (de) | Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects' | |
DE4336135C1 (de) | Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium | |
DE2448535C2 (de) | Verfahren zum Niederschlagen dünner leitfähiger Filme auf einem anorganischen Substrat | |
DE2817430C2 (de) | Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode | |
DE69622607T2 (de) | Flüssigkristall-Anzeige und Verfahren zu ihrer Herstellung | |
DE2661098C2 (de) | ||
DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
DE69505048T2 (de) | Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat | |
EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE2951734A1 (de) | Halbleiterbauelement, insbesondere integrierte halbleiterschaltung, sowie herstellungsverfahren hierfuer | |
DE1640307A1 (de) | Duennschichttechnik zur Herstellung integrierter Schaltungen | |
EP1099251A2 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
DE2510757C2 (de) | Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen | |
EP0012220A1 (de) | Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone | |
DE2709933A1 (de) | Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen | |
DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
DE19542606C2 (de) | MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren | |
DE4446850C2 (de) | Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung | |
EP0105189B1 (de) | Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren | |
DE2336908B2 (de) | Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung- | |
DE19756409A1 (de) | Verfahren zum Herstellen einer Halbleiterkomponente | |
EP0013728A1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
DE2020531C2 (de) | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |