EP1099251A2 - Verfahren zur herstellung von halbleiterbauelementen - Google Patents

Verfahren zur herstellung von halbleiterbauelementen

Info

Publication number
EP1099251A2
EP1099251A2 EP99939349A EP99939349A EP1099251A2 EP 1099251 A2 EP1099251 A2 EP 1099251A2 EP 99939349 A EP99939349 A EP 99939349A EP 99939349 A EP99939349 A EP 99939349A EP 1099251 A2 EP1099251 A2 EP 1099251A2
Authority
EP
European Patent Office
Prior art keywords
layer
silicon layer
conductive layer
silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP99939349A
Other languages
English (en)
French (fr)
Inventor
Thomas RÖHR
Carlos Mazure-Espejo
Christine Dehm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1099251A2 publication Critical patent/EP1099251A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Definitions

  • the invention is in the field of semiconductor technology and relates to a semiconductor component and a method for its production.
  • the layers to be structured consist, for example, of metal or doped polysilicon.
  • a method for structuring a metal layer is disclosed, for example, in US Pat. No. 5,700,737.
  • an antireflection layer consisting of titanium nitride
  • an etching stop layer consisting of silicon nitride
  • a photoresist layer are successively deposited on a metal layer.
  • the photolithographic structuring of the photoresist layer which in turn subsequently serves as a mask for structuring the etching stop layer.
  • the anti-reflection layer is structured in accordance with the masking by the etching stop layer.
  • the metal layer is structured in an etching process, the etching stop layer, together with the antireflection layer, serving as a hard mask. This manufacturing process is very complex due to the use of several layers.
  • the anti-reflection layer also serves as a hard mask when etching the metal layer.
  • the electrically insulating anti-reflection layer especially in a subsequent one
  • This object is achieved according to the invention by a method for producing semiconductor components with an electrically conductive layer arranged on a semiconductor substrate, with the following steps: applying a silicon layer to the conductive layer;
  • a silicon layer is used as a hard mask in an etching process for structuring the conductive layer.
  • the silicon layer itself is previously masked and etched by a layer which can be structured photolithographically, preferably by a photoresist.
  • Silicon has a high selectivity in a large number of etching processes with respect to metals and other conductive materials, selectivity being understood as the ratio of the etching rate of the material to be etched to the etching rate of silicon. Due to this high selectivity, silicon is hardly attacked by the etching process and can therefore advantageously be used as a hard mask.
  • Silicon is also characterized in that it is more temperature-resistant than other hard mask materials, for example titanium nitride.
  • other hard mask materials for example titanium nitride.
  • any annealing processes that may be necessary in the further production of the semiconductor component can also be carried out at high temperatures without destroying the silicon layer.
  • the good adhesion of silicon to a large number of materials ensures that the silicon layer adheres securely to the conductive layer during the entire structuring of the conductive layer, which contributes to a structurally true etching of this layer.
  • An advantageous embodiment of the invention is characterized in that the silicon layer remains on the conductive layer after it has been structured and is used as an adhesion-promoting layer between the conductive layer and a deposited further layer.
  • the good adhesive properties of silicon can also be used advantageously for promoting adhesion between layers made of different materials. This is particularly advantageous if the further layer deposited has poor adhesive properties with respect to the conductive layer.
  • the silicon layer allows especially improve the adhesive properties between two metal layers made of different metals and between a metal layer and an oxide layer.
  • a further advantageous embodiment of the invention is characterized in that the thickness of the silicon layer is adapted to reduce reflections during the photolithographic structuring of its etching mask.
  • this can also be used as an anti-reflection layer.
  • the thickness of the silicon layer is adjusted in accordance with the light wavelength used in photolithography, so that the reflection of the light on the surface of the conductive layer is reduced by interference in the silicon layer.
  • the suppression of disturbing reflections achieved by the silicon layer in the photolithographic structuring of their etching mask improves the structurally true formation of the silicon layer to form a hard mask and thereby the structurally true formation of the conductive layer.
  • Another advantageous invention is characterized in that the silicon layer serves as an etch stop to protect the conductive layer.
  • the silicon layer can advantageously also be used as an etching stop.
  • the silicon layer prevents the conductive layer arranged under the insulation layer from being etched away or even completely removed, thereby protecting it from destruction.
  • Another advantage is that when the contact holes are etched, the material from which the conductive layer is made is not exposed in areas outside the contact holes. This prevents possible contamination of other layers or the semiconductor base substrate as well as process equipment (eg deposition systems) by the material (eg Pt, Al, Cu).
  • a further advantageous embodiment of the invention is characterized in that the silicon layer is amorphous or polycrystalline.
  • the silicon layer can be deposited onto the conductive layer by different methods, which are adapted to the materials used in each case for producing the conductive layer. If silicon is applied using a sputtering process, an amorphous silicon layer is formed. In contrast, in the case of silicon deposition, the amorphous is formed by a CVD process (Chemical Vapor Deposition) or after an annealing following the sputtering
  • Silicon layer is a polycrystalline silicon layer.
  • the hard mask properties of the silicon layer can be advantageously adapted to the respective etching processes.
  • a further advantageous embodiment of the invention is characterized in that the silicon layer is doped.
  • the silicon layer can be doped beforehand in a suitable manner. This also means that possible parasitic capacitances can be excluded.
  • a further advantageous embodiment of the invention is characterized in that the silicon layer is used as a hard mask in the selective etching of a layer sequence consisting of the conductive layer and a dielectric.
  • the use of the silicon layer for structuring the conductive layer and the dielectric leads to an identical structure formation of both layers.
  • the structuring can take place in two successive etching processes that are optimally adapted to the respective materials (conductive layer, dielectric) or in a common etching step. Structuring the conductive layer and the dielectric together is particularly advantageous in the production of memory elements, since the relatively sensitive dielectric is protected from undesired process influences by the conductive layer located above it.
  • a further advantageous embodiment of the invention is characterized in that the conductive layer is a metal layer.
  • the silicon layer By using the silicon layer, it is even possible to selectively etch metal layers or even noble metal layers in an excellent manner. Among other things, the good adhesion of silicon to metals and a high etching selectivity of the metals with respect to silicon are advantageous. Structural and safe etching of metal layers, which contain platinum, ruthenium or iridium, for example, is only possible with the use of silicon as a hard mask layer.
  • the conductive layer consists of a metal, a metal alloy or a metal silicide
  • there can be a between the conductive layer and the silicon layer Metal silicide layer are formed. The formation of this
  • Metal silicide layer can be either before, during or after the
  • the conductive layer is etched, the
  • Silicidization is generally carried out by treatment at elevated temperature. The is preferred
  • Metal silicide layer formed before the etching in order to achieve the best possible adhesion between the conductive layer and the silicon layer.
  • a metal silicide layer between the metal layer and the silicon layer advantageously leads to a perfect ohmic contact between the metal layer and the silicon layer, so that the silicon layer does not have to be removed when the metal layer is subsequently contacted. If the contact is made by means of a further metal layer, a good electrical connection to this further metal or metal silicide layer is produced by the silicon layer with the formation of a further metal silicide layer.
  • the silicon layer increases the adhesion to other layers, e.g. Oxidation layers, which serve to isolate the conductive layer, improved.
  • a further advantageous embodiment of the invention is characterized in that the metal layer consists of platinum, iridium, palladium, ruthenium or an alloy of at least one of the aforementioned metals.
  • the use of the silicon layer advantageously also allows the structuring and the etching of electrodes of the aforementioned materials, which are used for the production of memory cells with a small structure width using a dielectric with an extremely high dielectric constant.
  • Mainly oxide ceramic materials come as dielectrics, for example of the perovskite type. Preferred
  • Dielectrics which can also have ferroelectric properties, include Barium strontium titanate (BST),
  • PZT Lead zircon titanate
  • SBT strontium bismuth tantalate
  • conductive oxides for example iridium oxide or ruthenium oxide, to produce the conductive layer.
  • Manufacturing process creates a semiconductor component with a conductive layer arranged on a semiconductor substrate, the conductive layer being connected to a further layer with the interposition of a silicon layer as an adhesion-promoting layer and the conductive layer made of platinum, iridium, ruthenium, palladium or an alloy of the aforementioned metals or of Iridium oxide or ruthenium oxide exists.
  • a semiconductor component according to the invention is described below with a noble metal layer arranged on a semiconductor substrate, the noble metal layer being connected to a further layer with the interposition of a silicon layer as an adhesion-promoting layer.
  • the noble metal any of the other materials mentioned above, as well as the metals copper, aluminum and tungsten can be used.
  • a semiconductor component of this type is characterized in that a silicon layer which is in direct contact with the noble metal layer serves as an adhesion-promoting layer.
  • the semiconductor component according to the invention thus has a layer sequence of noble metal layer - silicon layer - further layer, with silicon layer not a basic silicon substrate is understood.
  • Silicon layer can be used in particular less reactive noble metal layers, such as platinum, in the manufacture of semiconductor devices.
  • FIGS. 1 to 4 show individual method steps of the production method
  • FIG. 5 shows the use of the silicon layer as an etching stop in the contact hole etching
  • FIG. 6 shows a semiconductor component according to the invention.
  • a lower electrode is applied to an intermediate insulation layer. If appropriate, prior to the application of the lower electrode, it makes sense to deposit a barrier layer on the intermediate insulation layer, which serves to promote adhesion between the lower electrode and the intermediate insulation layer.
  • the lower electrode is preferably made of platinum.
  • a dielectric is applied to them in conformity by means of a CVD process. This dielectric is etched either separately or together with the conductive layer to be subsequently applied.
  • the layer sequence of barrier layer - metal layer - dielectric - conductive layer described above is shown for example in FIG. 6.
  • the capacitor is not shown in FIGS. 1 to 4.
  • the basic substrate shown here is intended to represent the capacitor and other substrates.
  • a metal layer 10 consisting essentially of platinum and representing the conductive layer 10 is deposited on a base substrate 5.
  • a silicon layer 15 is applied, for example by sputtering, followed by application of a photoresist layer 20.
  • the photoresist structuring of the photoresist layer 20 is carried out. For this purpose, this is selectively exposed using a photomask or a reticle and subsequently developed .
  • the thickness of the silicon layer 15 is suitably chosen and is approximately 100 nm. The reflection is essentially reduced by destructive interference in the silicon layer 15. This results in undesired exposure of individual masked areas of the Photoresist layer 20 avoided. The resulting improved exposure contrast leads to a significantly higher structural fidelity in the photoresist layer 20.
  • the structure-true etching mask 25 thus created serves, as shown in FIG. 2, as a mask for etching the silicon layer 15.
  • the silicon layer 15 is structured in accordance with the masking by the etching mask 25 of the photoresist layer 20, as a result of which a hard mask 30 consisting of the remaining sections 30 of the silicon layer 15 and the etching mask 25 is formed.
  • the hard mask 30 is used in a subsequent etching process for the selective masking of the metal layer 10, which can be suitably structured, for example, by a chemical-physical dry etching process, the areas of the metal layer 10 not covered by the hard mask 30 being removed. Only areas 35 of the metal layer 10 thus remain on the base substrate 5 correspond to the originally non-exposed areas 25 of the photoresist layer 20. The unexposed areas 25 and thus the etching mask 25 are generally removed before the etching of the metal layer 10, so that a layer structure consisting only of the areas 35 of the metal layer 10 and the hard mask 30 remains on the base substrate 5 after the etching step.
  • the hard mask 30 remaining on the areas 35 of the metal layer 10 subsequently serves on the one hand as an adhesion promoter to further layers and on the other hand as a protective layer which prevents attack of the metal layer 10 during further process steps. As a result, a partial removal of the metal layer 10 and thus contamination of the base substrate 5 is prevented.
  • the conductivity of the silicon layer 15 for the electrical contacting of the metal layer 10 can be increased by suitable doping before or after the formation of the hard mask 30.
  • the manufacturing method according to the invention can be used particularly advantageously for manufacturing the upper electrode of a storage capacitor.
  • the silicon layer arranged on the upper electrode proves to be particularly favorable as an adhesion-promoting and contact layer.
  • conductive layers can also be suitably structured using the method according to the invention. Due to the advantageous anti-reflection effect of the silicon layer, a high structural fidelity can be achieved when exposing and developing etching masks, which subsequently leads to a high etching quality. This enables a very precise structuring of the conductive layer in individual areas of this layer deposited over the entire area. The individual areas can be arranged both within a memory cell array and peripherally.
  • the use of the silicon layer as an etch stop layer is in
  • Figure 5 shown. Here is a structured one
  • the metal layer 100 and the regions 115 free of the metal layer are completely covered with a further intermediate oxide 120.
  • a first contact hole 125 is formed in the region of the metal layer 100 up to this through the intermediate oxide layer 120.
  • a second contact hole 130 is etched in the metal layer-free region 115 to the base substrate 110 through the intermediate oxide layers 105 and 120. Since the depth of the individual contact holes 125 and 130 is different, an overetching must take place at least with respect to the first contact hole 125 so that the second contact hole 130 can be formed deep enough. With this overetching, a silicon layer 135 completely covering the metal layer 100 prevents damage to the
  • This silicon layer 135 thus acts as an etch stop in the contact hole etching.
  • a semiconductor component according to the invention is shown in FIG. 6 using the example of a memory chip.
  • the memory module consists of a multiplicity of individual memory cells 200, which consist of a first electrode 205, a dielectric 210 and a second electrode 215.
  • a selection transistor arranged below the first electrode 205 is not shown here.
  • the electrodes 205 and 215 are made of platinum or some other less reactive metal.
  • a silicon layer 220 used as a hard mask is arranged on the second electrode 215.
  • the memory cell 200 is completely covered with an oxide layer 225.
  • a further metal layer 230 in the form of a wiring level is arranged on this oxide layer 225.
  • An electrically conductive connection between the second electrode 215 and the further metal layer 230 is produced through a contact hole 235 filled with a conductive material.
  • the silicon layer 220 serves on the one hand as an electrically conductive contact to the material located in the contact hole and on the other hand as an adhesion promoter between the second electrode 215 and the oxide layer 225.
  • the silicon layer 220 used for the joint structuring of the second electrode 215 and the dielectric 210 thus remains on the second Electrode 215 and need not be removed from it by an additional etch.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

Es wird ein Verfahren zur Herstellung von Halbleiterbauelementen mit einer auf einem Halbleitersubstrat (5) angeordneten Metallschicht (10) mit folgenden Schritten vorgeschlagen: Aufbringen einer Siliziumschicht (15) auf die Metallschicht (10); Aufbringen einer Ätzmaske (25) zum Strukturieren der Siliziumschicht (15); selektives Ätzen der Siliziumschicht (15) unter Verwendung der Ätzmaske (25); und Strukturieren der Metallschicht (10) in einem Ätzprozess unter Verwendung der selektiv geätzten Siliziumschicht (15) als Hartmaske.

Description

Beschreibung
Verfahren zur Herstellung von Halbleiterbauelementen.
Die Erfindung liegt auf dem Gebiet der Halbleitertechnologie und betrifft ein Halbleiterbauelement sowie ein Verfahren zu dessen Herstellung.
Bei der zunehmenden Erhöhung der Integrationsdichte und der damit einhergehenden Verringerung der Strukturbreite bei
Halbleiterbauelementen werden an die strukturtreue Herstellung der Halbleiterbauelemente hohe Anforderungen gestellt. Die zu strukturierenden Schichten bestehen beispielsweise aus Metall oder dotiertem Polysilizium.
Ein Verfahren zum Strukturieren einer Metallschicht ist beispielsweise in der US 5,700,737 offenbart. Bei dem dort beschriebenen Verfahren werden nacheinander eine aus Titannitrid bestehende Antireflexionsschicht, eine aus Siliziumni- trid bestehende Ätzstoppschicht und eine Photolackschicht auf eine Metallschicht abgeschieden. Daran schließt sich die photolithographische Strukturierung der Photolackschicht an, die ihrerseits nachfolgend als Maske zur Strukturierung der Ätzstoppschicht dient. In einem weiteren Verfahrensschritt wird die Antireflexionsschicht entsprechend der Maskierung durch die Ätzstoppschicht strukturiert. Schließlich wird die Metallschicht in einem Ätzprozeß strukturiert, wobei die Ätzstoppschicht gemeinsam mit der Antireflexionsschicht als Hartmaske dient. Dieses Herstellungsverfahren ist durch die Verwendung mehrerer Schichten sehr aufwendig.
Ein weiteres Verfahren zur Herstellung von
Halbleiterbauelementen ist in der US 5,707,883 beschrieben. In dem dortigen Verfahren werden zur Maskierung einer Metallschicht eine aus Siliziumnitrid bestehende Antireflexionsschicht sowie eine Photolackschicht verwendet.
Die Antireflexionsschicht dient nach ihrer Strukturierung gleichzeitig als Hartmaske beim Ätzen der Metallschicht. Bei diesem Herstellungsverfahren muß die elektrisch isolierende Antireflexionsschicht, insbesondere bei einem nachfolgenden
Kontaktieren der Metallschicht, entfernt werden.
Aus N. Yokoyama et al., 1992 Symposium on VLSI Technology Digest of Technical Papers, New York, IEEE 1992, S. 68-69 ist beispielsweise die Verwendung von Polysilizium als Maske für die Si02-Strukturierung bei nachfolgender Metallisierung bekannt, wobei die Polysiliziummaske bei der Si02- Strukturierung teilweise angegriffen wird und nachfolgend entfernt werden muß, um unerwünschte elektrische Verbindungen zu vermeiden.
Es ist daher Aufgabe der Erfindung, ein Herstellungsverfahren vorzuschlagen, durch das in einfacher Art und Weise elektrisch leitfähige Schichten strukturiert werden können.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Herstellung von Halbleiterbauelementen mit einer auf einem Halbleitersubstrat angeordneten elektrisch leitfähigen Schicht mit folgenden Schritten: - Aufbringen einer Siliziumschicht auf die leitfähige Schicht;
- Aufbringen einer Ätzmaske auf die leitfähige Schicht zum Strukturieren der Siliziumschicht;
- selektives Ätzen der Siliziumschicht unter Verwendung der Ätzmaske; und
- Strukturieren der leitfähigen Schicht in einem Ätzprozeß unter Verwendung der selektiv geätzten Siliziumschicht als Hartmaske . Gemäß der Erfindung wird eine Siliziumschicht als Hartmaske in einem Ätzprozeß zur Strukturierung der leitfähigen Schicht verwendet. Die Siliziumschicht selbst wird zuvor durch eine photolithographisch strukturierbare Schicht, vorzugsweise durch einen Photolack, maskiert und geätzt. Silizium weist bei einer Vielzahl von Ätzprozessen gegenüber Metallen und anderen leitfähigen Materialien eine hohe Selektivität auf, wobei unter Selektivität das Verhältnis von Ätzrate des zu ätzenden Materials zu Ätzrate von Silizium verstanden wird. Bedingt durch diese hohe Selektivität wird Silizium durch den Ätzprozeß kaum angegriffen und kann somit vorteilhaft als Hartmaske verwendet werden. Weiterhin zeichnet sich Silizium dadurch aus, daß es temperaturbeständiger als andere Hartmaskenmaterialien, beispielsweise Titannitrid, ist. Dadurch kön- nen eventuell notwendige Temperprozesse bei der weiteren Herstellung des Halbleiterbauelements auch bei hohen Temperaturen ohne Zerstörung der Siliziumschicht durchgeführt werden. Durch die gute Haftung von Silizium auf einer Vielzahl von Materialien ist während der gesamten Strukturierung der leitfähigen Schicht ein sicheres Haften der Siliziumschicht auf der leitfähigen Schicht gewährleistet, das zu einem strukturtreuen Ätzen dieser Schicht beiträgt.
Eine vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Siliziumschicht nach dem Strukturieren der leitfähigen Schicht auf dieser verbleibt und als Haftvermittlungsschicht zwischen der leitfähigen Schicht und einer abgeschiedenen weiteren Schicht verwendet wird.
Die guten Hafteigenschaften von Silizium lassen sich in vorteilhafter Weise auch zur Haftvermittlung zwischen Schichten aus unterschiedlichen Materialien ausnutzen. Dies ist insbesondere dann von Vorteil, wenn die weitere abgeschiedene Schicht schlechte Hafteigenschaften bezüglich der leitfähigen Schicht aufweist. Durch die Siliziumschicht lassen sich ins- besondere die Hafteigenschaften zwischen zwei Metallschichten aus unterschiedlichen Metallen sowie zwischen einer Metallschicht und einer Oxidschicht verbessern.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Siliziumschicht in ihrer Schichtdicke zur Verminderung von Reflexionen beim photolithographischen Strukturieren ihrer Ätzmaske angepaßt ist.
Bei entsprechender Ausgestaltung der Siliziumschicht läßt sich diese auch als Antireflexionsschicht verwenden. Dabei wird die Dicke der Siliziumschicht entsprechend der bei der Photolithographie verwendeten Lichtwellenlänge eingestellt, so daß durch Interferenz in der Siliziumschicht die Reflexion des Lichts an der Oberfläche der leitfähigen Schicht vermindert wird. Die durch die Siliziumschicht erzielte Unterdrückung störender Reflexionen bei der photolithographischen Strukturierung ihrer Ätzmaske verbessert die strukturtreue Ausbildung der Siliziumschicht zur Hartmaske und dadurch die strukturtreue Ausbildung der leitfähigen Schicht.
Eine weitere vorteilhafte Erfindung ist dadurch gekennzeichnet, daß die Siliziumschicht als Ätzstopp zum Schutz der leitfähigen Schicht dient.
Bei der Schaffung von Kontaktlöchern in einer Isolationsschicht zum Kontaktieren der leitfähigen Schicht läßt sich die Siliziumschicht in vorteilhafter Weise auch als Ätzstopp verwenden. Dabei verhindert die Siliziumschicht beim Durchät- zen der Isolationsschicht ein Anätzen oder sogar ein vollständiges Abtragen der unter der Isolationsschicht angeordneten leitfähigen Schicht und schützt dadurch diese vor Zerstörung. Ein weiterer Vorteil ist, daß beim Ätzen der Kontaktlöcher das Material, aus dem die leitfähige Schicht besteht, in Bereichen außerhalb der Kontaktlöcher nicht freigelegt wird. Somit wird eine eventuelle Kontamination anderer Schichten oder des Halbleitergrundsubstrats sowie von Prozeßeinrichtungen (z.B. Abscheideanlagen) durch das Material (z.B. Pt, AI, Cu) vermieden.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, die Siliziumschicht amorph oder polykristallin ist.
Die Siliziumschicht läßt sich durch unterschiedliche, den jeweils zur Herstellung der leitfähigen Schicht verwendeten Ma- terialien angepaßten Verfahren auf die leitfähige Schicht abscheiden. Wird Silizium durch ein Sputterverfahren auftragen, so entsteht eine amorphe Siliziumschicht. Im Gegensatz dazu bildet sich bei einer Siliziumabscheidung durch ein CVD- Verfahren (Chemical Vapour Deposition) oder nach einer sich an das Sputtern anschließenden Temperung der amorphen
Siliziumschicht eine polykristalline Siliziumschicht. Durch Wahl einer amorphen oder polykristallinen Struktur lassen sich die Hartmaskeneigenschaften der Siliziumschicht in vorteilhafter Art und Weise den jeweiligen Ätzprozessen anpassen.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Siliziumschicht dotiert ist.
Zu Erhöhung der elektrischen Leitfähigkeit, insbesondere bei der Kontaktierung der leitfähigen Schicht kann die Siliziumschicht zuvor in geeigneter Art und Weise dotiert werden. Dadurch lassen sich auch mögliche parasitäre Kapazitäten ausschließen. Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Siliziumschicht als Hartmaske beim selektiven Ätzen einer Schichtenfolge bestehend aus der leitfähigen Schicht und einem Dielektrikum verwendet wird.
Die Verwendung der Siliziumschicht zum Strukturieren der leitfähigen Schicht sowie des Dielektrikums führt zu einer identischen Strukturausbildung beider Schichten. Die Strukturierung kann hierbei in zwei aufeinanderfolgenden und den je- weiligen Materialien (leitfähige Schicht, Dielektrikum) optimal angepaßten Ätzprozessen oder in einem gemeinsamen Ätzschritt erfolgen. Das gemeinsame Strukturieren der leitfähigen Schicht und des Dielektrikums ist insbesondere bei der Herstellung von Speicherelementen vorteilhaft, da das relativ empfindliche Dielektrikum durch die darüber befindliche leitfähige Schicht vor unerwünschten Prozeßeinflüssen geschützt wird.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die leitfähige Schicht eine Metallschicht ist.
Durch Verwendung der Siliziumschicht ist sogar ein selektives Ätzen von Metallschichten oder sogar Edelmetallschichten in hervorragender Art und Weise möglich. Vorteilhaft sind unter anderen die gute Haftung von Silizium auf Metallen sowie eine hohe Ätzselektivität der Metalle gegenüber Silizium. Ein strukturtreues und sicheres Ätzen von Metallschichten, die beispielsweise Platin, Ruthenium oder Iridium enthalten, ist erst mit der Verwendung von Silizium als Hartmaskenschicht möglich.
Sofern die leitfähige Schicht aus einem Metall, einer Metallegierung oder einem Metallsilizid besteht kann zwischen der leitfähigen Schicht und der Siliziumschicht eine Metallsilizidschicht gebildet werden. Die Bildung dieser
Metallsilizidschicht kann entweder vor, während oder nach dem
Ätzen der leitfähigen Schicht erfolgen, wobei die
Silizidierung im allgemeinen durch eine Behandlung bei erhöhter Temperatur erfolgt. Bevorzugt wird die
Metallsilizidschicht bereits vor dem Ätzen gebildet, um eine möglichst gute Haftung zwischen der leitfähigen Schicht und der Siliziumschicht zu erreichen.
Die Ausbildung einer Metallsilizidschicht zwischen der Metallschicht und der Siliziumschicht führt vorteilhaft zu einem perfekten ohmschen Kontakt zwischen der Metallschicht und der Siliziumschicht, so daß bei einem nachfolgenden Kontaktieren der Metallschicht die Siliziumschicht nicht entfernt werden muß. Sofern die Kontaktierung mittels einer weiteren Metallschicht erfolgt, wird durch die Siliziumschicht unter Ausbildung einer weiteren Metallsilizidschicht eine gute elektrische Verbindung zu dieser weiteren Metall- bzw. Metallsilizidschicht hergestellt.
Darüber hinaus wird durch die Siliziumschicht die Haftung zu weiteren Schichten, z.B. Oxidationsschichten, die zur Isolation der leitfähigen Schicht dienen, verbessert.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Metallschicht aus Platin, Iridium, Palladium, Ruthenium oder einer Legierung aus wenigstens einem der vorgenannten Metalle besteht.
Die Verwendung der Siliziumschicht gestattet vorteilhaft auch die Strukturierung und das Ätzen von Elektroden vorgenannter Materialien, die zur Herstellung von Speicherzellen mit ge- ringer Strukturbreite unter Ausnutzung eines Dielektrikums mit extrem hoher Dielektrizitätskonstante verwendet werden. Als Dielektrika kommen vorwiegend oxidkeramische Materialien, beispielsweise vom Perowskit-Typ, zur Anwendung. Bevorzugte
Dielektrika, die auch ferroelektrische Eigenschaften aufweisen können, sind u.a. Barium-Strontium-Titanat (BST) ,
Blei-Zirkon-Titanat (PZT) oder Strontium-Bismut-Tantalat (SBT) .
Vorteilhaft ist weiterhin die Verwendung von leitfähigen Oxiden, beispielsweise Iridiumoxid oder Rutheniumoxid, zur Herstellung der leitfähigen Schicht.
Bevorzugt wird mit dem erfindungsgemäßen
Herstellungsverfahren ein Halbleiterbauelement mit einer auf einem Halbleitersubstrat angeordneten leitfähigen Schicht geschaffen, wobei die leitfähige Schicht unter Zwischenlage einer Siliziumschicht als Haftvermittlungsschicht mit einer weiteren Schicht verbunden ist und die leitfähige Schicht aus Platin, Iridium, Ruthenium, Palladium oder aus einer Legierung der vorgenannten Metalle oder aus Iridiumoxid oder Rutheniumoxid besteht.
Im folgenden wird ein erfindungsgemäßes Halbleiterbauelement mit einer auf einem Halbleitersubstrat angeordneten Edelmetallschicht beschrieben, wobei die Edelmetallschicht unter Zwischenlage einer Siliziumschicht als Haftvermittlungs- schicht mit einer weiteren Schicht verbunden ist. Anstelle des Edelmetalls kann auch jedes andere der oben angegebenen Materialien sowie die Metalle Kupfer, Aluminium und Wolfram verwendet werden.
Ein derartiges Halbleiterbauelement ist dadurch gekennzeichnet, daß eine Siliziumschicht, die einen unmittelbaren Kontakt zu der Edelmetallschicht hat, als Haftvermittlungsschicht dient. Das erfindungsgemäße Halbleiterbauelement weist somit eine Schichtenfolge Edelmetallschicht - Silizium- schicht - weitere Schicht auf, wobei unter Siliziumschicht nicht ein Siliziumgrundsubstrat verstanden wird. Durch die
Siliziumschicht lassen sich insbesondere wenig reaktive Edelmetallschichten, beispielsweise Platin, bei der Herstellung von Halbleiterbauelementen verwenden.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels erläutert und in Figuren dargestellt.
Es zeigen die Figuren 1 bis 4 einzelne Verfahrensschritte des Herstellungsverfahren, Figur 5 zeigt die Verwendung der Siliziumschicht als Ätzstopp bei der Kontaktlochätzung, und Figur 6 zeigt ein erfindungsgemäßes Halbleiterbauelement.
Das erfindungsgemäße Herstellungsverfahren soll hier am Bei- spiel eines Speicherkondensators beschrieben werden. Zunächst wird eine untere Elektrode auf eine Zwischenisolationsschicht aufgebracht. Gegebenenfalls ist vor dem Aufbringen der unteren Elektrode das Abscheiden einer Barrierenschicht auf die Zwischenisolationsschicht sinnvoll, die zur Haftvermittlung zwischen der unteren Elektrode und der Zwischenisolationsschicht dient. Bevorzugt besteht die untere Elektrode aus Platin. Auf diese wird konform ein Dielektrikum mittels eines CVD-Verfahrens aufgebracht. Dieses Dielektrikum wird entweder separat oder zusammen mit der nachfolgend aufzubringenden leitfähigen Schicht geätzt. Die vorstehend beschriebene Schichtenfolge Barrierenschicht - Metallschicht - Dielektrikum - leitfähige Schicht ist beispielsweise in Figur 6 dargestellt. Zur Vereinfachung wurde in den Figuren 1 bis 4 auf die Darstellung des Kondensators verzichtet. Das gezeigte Grundsubstrat soll hier jedoch stellvertretend für den Kondensator und für weitere Substrate stehen.
Auf einem Grundsubstrat 5 ist eine im wesentlichen aus Platin bestehende und die leitfähige Schicht 10 darstellende Metall- schicht 10 abgeschieden. Nachfolgend wird auf die Metall- schicht 10 eine Siliziumschicht 15, z.B. durch Sputtern, aufgetragen, gefolgt von einem Aufbringen einer Photolackschicht 20. In einem weiteren Verfahrensschritt erfolgt das photolithographische Strukturieren der Photolackschicht 20. Dazu wird diese unter Verwendung einer Photomaske bzw. eines Reti- kels selektiv belichtet und nachfolgend entwickelt. Zur Verminderung störender Reflexionen des bei der Photolithographie verwendeten Anregungslichts an der Metallschicht 10 ist die Dicke der Siliziumschicht 15 geeignet wählt und beträgt etwa 100 nm. Im wesentlichen erfolgt die Reflexionsverminderung durch destruktive Interferenz in der Siliziumschicht 15. Dadurch wird eine unerwünschte Belichtung einzelner maskierter Bereiche der Photolackschicht 20 vermieden. Der dadurch verbesserte Belichtungskontrast führt zu einer deutlich höheren Strukturtreue in der Photolackschicht 20.
Nach erfolgter Belichtung der Photolackschicht 20 wird diese entwickelt. Dabei verbleiben auf der Siliziumschicht 15 nur die unbelichteten Bereiche 25 der Photolackschicht 20. Bei Verwendung negativer Photolackschichten verbleiben dagegen nach dem Entwickeln die belichteten Bereiche. Die so geschaffene strukturtreue Ätzmaske 25 dient, wie in Figur 2 dargestellt, als Maskierung zum Ätzen der Siliziumschicht 15. Durch einen beispielsweise anisotropen Ätzvorgang wird die Siliziumschicht 15 entsprechend der Maskierung durch die Ätzmaske 25 der Photolackschicht 20 strukturiert, wodurch eine Hartmaske 30 bestehend aus den verbleibenden Abschnitten 30 der Siliziumschicht 15 und der Ätzmaske 25 entsteht. Nach Entfernen der Ätzmaske 25 dient die Hartmaske 30 in einem nachfolgenden Ätzprozeß zur selektiven Maskierung der Metallschicht 10, die sich beispielsweise durch ein chemischphysikalisches Trockenätzverfahren geeignet strukturieren läßt, wobei die von der Hartmaske 30 nicht bedeckten Bereiche der Metallschicht 10 abgetragen werden. Auf dem Grundsubstrat 5 verbleiben somit nur Bereiche 35 der Metallschicht 10, die den ursprünglich nicht belichteten Bereichen 25 der Photolackschicht 20 entsprechen. Die unbelichteten Bereiche 25 und damit die Ätzmaske 25 werden in der Regel vor dem Ätzen der Metallschicht 10 entfernt, so daß ein nur aus den Bereichen 35 der Metallschicht 10 und der Hartmaske 30 bestehender Schichtaufbau nach dem Ätzschritt auf dem Grundsubstrat 5 verbleibt. Die auf den Bereichen 35 der Metallschicht 10 verbleibende Hartmaske 30 dient nachfolgend einerseits als Haftvermittlung zu weiteren Schichten und andererseits als Schutzschicht, die ein Angreifen der Metallschicht 10 bei weiteren Prozeßschritten verhindert. Dadurch wird gleichzeitig ein teilweises Abtragen der Metallschicht 10 und damit eine Kontamination des Grundsubstrats 5 unterbunden. Außerdem läßt sich die Leitfähigkeit der Siliziumschicht 15 zur elektrischen Kontaktierung der Metallschicht 10 durch geeignete Dotierung vor oder nach Ausbildung der Hartmaske 30 erhöhen.
Das erfindungsgemäße Herstellungsverfahren läßt sich beson- ders vorteilhaft zur Herstellung der oberen Elektrode eines Speicherkondensators verwenden. Insbesondere günstig erweist sich die auf der oberen Elektrode angeordnete Siliziumschicht als Haftvermittlungs- und Kontaktschicht.
Selbstverständlich können mit dem erfindungsgemäßen Verfahren auch andere leitfähige Schichten geeignet strukturiert werden. Durch die vorteilhafte Antireflexionswirkung der Siliziumschicht ist eine hohe Strukturtreue beim Belichten und Entwickeln von Ätzmasken erreichbar, die nachfolgend zu einer hohen Ätzgüte führt. Somit ist ein sehr genaues Strukturieren der leitfähigen Schicht in einzelnen Bereichen dieser ganzflächig abgeschiedenen Schicht möglich. Die einzelnen Bereiche können dabei sowohl innerhalb eines Speicherzellenfeldes als auch peripher angeordnet sein. Die Verwendung der Siliziumschicht als Ätzstoppschicht ist in
Figur 5 dargestellt. Hier ist eine strukturierte
Metallschicht 100 unter Zwischenlage eines Zwischenoxids 105 gegenüber einem Grundsubstrat 110 elektrisch isoliert angeordnet. Die Metallschicht 100 sowie die metallschichtfreien Bereiche 115 sind vollständig mit einem weiteren Zwischenoxid 120 bedeckt. Nach geeigneter
Maskierung dieser weiteren Zwischenoxidschicht 120 werden
Kontaktlöcher in diese sowie in die Zwischenoxidschicht 105 geätzt. Dabei wird ein erstes Kontaktloch 125 im Bereich der Metallschicht 100 bis zu dieser durch die Zwischenoxidschicht 120 hindurch gebildet. Ein zweites Kontaktloch 130 wird in dem metallschichtfreien Bereich 115 bis zum Grundsubstrat 110 durch die Zwischenoxidschichten 105 und 120 geätzt. Da die Tiefe der einzelnen Kontaktlöcher 125 und 130 unterschiedlich ist, muß zumindest bezüglich des ersten Kontaktlochs 125 eine Überätzung erfolgen, damit das zweite Kontaktloch 130 tief genug ausgebildet werden kann. Bei dieser Überätzung verhindert eine die Metallschicht 100 vollständig überdeckende Siliziumschicht 135 eine Beschädigung der
Metallschicht 100. Diese Siliziumschicht 135 wirkt somit als Ätzstopp bei der Kontaktlochätzung.
In Figur 6 ist ein erfindungsgemäßes Halbleiterbauelement am Beispiel eines Speicherbausteins dargestellt. Der Speicherbaustein besteht aus einer Vielzahl von einzelnen Speicherzellen 200, die aus einer ersten Elektrode 205, einem Dielektrikum 210 und einer zweiten Elektrode 215 bestehen. Ein unterhalb der ersten Elektrode 205 angeordneter Auswahltransistor ist hier nicht dargestellt. Die Elektroden 205 und 215 bestehen aus Platin oder einem anderen wenig reaktiven Metall. Als Dielektrikum 210 werden
Keramikmaterialien mit einer extrem hohen Dielektrizitätskonstante, z.B. Barium-Strontium-Titanat, oder ferroelektrische Keramikmaterialien, z.B. Strontium-Bismut-Tantalat, verwen- det. Auf der zweiten Elektrode 215 ist eine als Hartmaske verwendete Siliziumschicht 220 angeordnet. Die Speicherzelle 200 ist vollständig mit einer Oxidschicht 225 bedeckt. Auf dieser Oxidschicht 225 ist eine weitere Metallschicht 230 in Form einer Verdrahtungsebene angeordnet. Durch ein mit einem leitfähigen Material befülltes Kontaktloch 235 ist eine elektrisch leitende Verbindung zwischen der zweiten Elektrode 215 und der weiteren Metallschicht 230 hergestellt. Dabei dient die Siliziumschicht 220 einerseits als elektrisch leitfähiger Kontakt zu dem im Kontaktloch befindlichen Material und andererseits als Haftvermittler zwischen der zweiten Elektrode 215 und der Oxidschicht 225. Die zur gemeinsamen Strukturierung der zweiten Elektrode 215 und des Dielektrikums 210 verwendete Siliziumschicht 220 verbleibt somit auf der zweiten Elektrode 215 und muß nicht durch einen zusätzlichen Ätzvorgang von dieser entfernt werden.

Claims

Patentansprüche
1. Verfahren zur Herstellung von Halbleiterbauelementen mit einer auf einem Halbleitersubstrat (5) angeordneten elektrisch leitfähigen Schicht (10) mit folgenden Schritten:
- Aufbringen einer Siliziumschicht (15) auf die leitfähige Schicht (10);
- Aufbringen einer Ätzmaske (25) auf die leitfähige Schicht
(10) zum Strukturieren der Siliziumschicht (15) ; - selektives Ätzen der Siliziumschicht (15) unter Verwendung der Ätzmaske (25) ; und
- Strukturieren der leitfähigen Schicht (10) in einem Ätzprozeß unter Verwendung der selektiv geätzten Siliziumschicht (15) als Hartmaske.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Siliziumschicht (15) nach dem Strukturieren der leitfähigen Schicht (10) auf dieser verbleibt und als Haftvermittlungsschicht zwischen der leitfähigen Schicht (10) und einer abgeschiedenen weiteren Schicht (120) verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Siliziumschicht (15) in ihrer Schichtdicke zur Verminderung von Reflexionen beim photolithographischen Strukturieren ihrer Ätzmaske (25) angepaßt ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumschicht (135) als Ätzstopp zum Schutz der leitfähigen Schicht (100) dient.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumschicht (15) amorph oder polykristallin ist.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumschicht (15) dotiert ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumschicht (220) als Hartmaske beim selektiven Ätzen einer Schichtfolge bestehend aus der leitfähigen Schicht (215) und einem Dielektrikum (210) verwendet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die leitfähige Schicht (215) eine Metallschicht (215) ist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Metallschicht (215) aus Platin, Iridium, Palladium, Ruthenium oder einer Legierung aus wenigstens einem der vorgenannten Metalle besteht.
10. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die leitfähige Schicht (215) aus Iridiumoxid oder Rutheniumoxid besteht.
11. Halbleiterbauelement mit einer auf einem Halbleitersubstrat angeordneten leitfähigen Schicht (215) , wobei die leitfähige Schicht (215) unter Zwischenlage einer Siliziumschicht (220) als Haftvermittlungsschicht mit einer weiteren Schicht (225, 235) verbunden ist, und die leitfähige Schicht (215) aus Platin, Iridium, Palladium, Ruthenium oder einer Legierung aus wenigstens einem der vorgenannten Metalle oder aus Iridiumoxid oder Rutheniumoxid besteht.
EP99939349A 1998-06-29 1999-06-16 Verfahren zur herstellung von halbleiterbauelementen Withdrawn EP1099251A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19828969A DE19828969A1 (de) 1998-06-29 1998-06-29 Verfahren zur Herstellung von Halbleiterbauelementen
DE19828969 1998-06-29
PCT/DE1999/001770 WO2000001010A2 (de) 1998-06-29 1999-06-16 Verfahren zur herstellung von halbleiterbauelementen

Publications (1)

Publication Number Publication Date
EP1099251A2 true EP1099251A2 (de) 2001-05-16

Family

ID=7872383

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99939349A Withdrawn EP1099251A2 (de) 1998-06-29 1999-06-16 Verfahren zur herstellung von halbleiterbauelementen

Country Status (8)

Country Link
US (1) US6468896B2 (de)
EP (1) EP1099251A2 (de)
JP (1) JP2003519434A (de)
KR (1) KR100604708B1 (de)
CN (1) CN1280878C (de)
DE (1) DE19828969A1 (de)
TW (1) TW432534B (de)
WO (1) WO2000001010A2 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3759367B2 (ja) * 2000-02-29 2006-03-22 沖電気工業株式会社 半導体装置およびその製造方法
US6689682B1 (en) * 2000-08-11 2004-02-10 Advanced Micro Devices, Inc. Multilayer anti-reflective coating for semiconductor lithography
DE10207130B4 (de) 2002-02-20 2007-09-27 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
DE10229463B4 (de) * 2002-07-01 2008-12-11 Qimonda Ag Halbleiteranordnung und Verfahren zu ihrer Herstellung
TWI335615B (en) * 2002-12-27 2011-01-01 Hynix Semiconductor Inc Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask
US7186656B2 (en) 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7323417B2 (en) * 2004-09-21 2008-01-29 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7307118B2 (en) 2004-11-24 2007-12-11 Molecular Imprints, Inc. Composition to reduce adhesion between a conformable region and a mold
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7906180B2 (en) 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
FR2867606B1 (fr) * 2004-03-10 2006-06-02 Soitec Silicon On Insulator Procede et dispositif de traitement de la couche utile d'une structure multicouche
US7282550B2 (en) * 2004-08-16 2007-10-16 Molecular Imprints, Inc. Composition to provide a layer with uniform etch characteristics
US7547504B2 (en) 2004-09-21 2009-06-16 Molecular Imprints, Inc. Pattern reversal employing thick residual layers
US7205244B2 (en) 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US20060062922A1 (en) 2004-09-23 2006-03-23 Molecular Imprints, Inc. Polymerization technique to attenuate oxygen inhibition of solidification of liquids and composition therefor
US20060081557A1 (en) * 2004-10-18 2006-04-20 Molecular Imprints, Inc. Low-k dielectric functional imprinting materials
WO2006060757A2 (en) 2004-12-01 2006-06-08 Molecular Imprints, Inc. Eliminating printability of sub-resolution defects in imprint lithography
US7256131B2 (en) * 2005-07-19 2007-08-14 Molecular Imprints, Inc. Method of controlling the critical dimension of structures formed on a substrate
US8557351B2 (en) 2005-07-22 2013-10-15 Molecular Imprints, Inc. Method for adhering materials together
US7759407B2 (en) 2005-07-22 2010-07-20 Molecular Imprints, Inc. Composition for adhering materials together
US7259102B2 (en) * 2005-09-30 2007-08-21 Molecular Imprints, Inc. Etching technique to planarize a multi-layer structure
US8980706B2 (en) * 2008-09-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Double treatment on hard mask for gate N/P patterning
US8415010B2 (en) * 2008-10-20 2013-04-09 Molecular Imprints, Inc. Nano-imprint lithography stack with enhanced adhesion between silicon-containing and non-silicon containing layers
JP5827939B2 (ja) 2012-12-17 2015-12-02 東京エレクトロン株式会社 成膜方法、プログラム、コンピュータ記憶媒体及び成膜装置
JP2014175357A (ja) 2013-03-06 2014-09-22 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5871844B2 (ja) 2013-03-06 2016-03-01 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561533A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Method of photoetching
US5677111A (en) * 1991-12-20 1997-10-14 Sony Corporation Process for production of micropattern utilizing antireflection film
JPH06140396A (ja) * 1992-10-23 1994-05-20 Yamaha Corp 半導体装置とその製法
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5441914A (en) * 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5545588A (en) * 1995-05-05 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of using disposable hard mask for gate critical dimension control
US5700737A (en) * 1996-02-26 1997-12-23 Taiwan Semiconductor Manufactured Company Ltd. PECVD silicon nitride for etch stop mask and ozone TEOS pattern sensitivity elimination
DE19806211C2 (de) 1998-02-16 2000-11-02 Bosch Gmbh Robert Sensor in Dünnfilmbauweise

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0001010A3 *

Also Published As

Publication number Publication date
KR20010072659A (ko) 2001-07-31
WO2000001010A2 (de) 2000-01-06
CN1357156A (zh) 2002-07-03
TW432534B (en) 2001-05-01
DE19828969A1 (de) 1999-12-30
WO2000001010A3 (de) 2002-10-03
CN1280878C (zh) 2006-10-18
US20010024873A1 (en) 2001-09-27
KR100604708B1 (ko) 2006-07-28
US6468896B2 (en) 2002-10-22
JP2003519434A (ja) 2003-06-17

Similar Documents

Publication Publication Date Title
EP1099251A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE69525827T2 (de) Kondensator für integrierte Schaltung und Verfahren zu seiner Herstellung
DE69225082T2 (de) Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
DE19625883C2 (de) Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben
DE69714659T2 (de) Halbleiterspeicherbauteil mit Kondensator
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
DE3872803T2 (de) Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung.
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE69505048T2 (de) Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat
DE4126046C2 (de) Herstellungsverfahren für einen DRAM-Speicherzellenkondensator
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE69221430T2 (de) Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement
DE19919939B4 (de) Verfahren zur Bildung von elektrisch leitenden Leitungen in integrierten Speicherschaltungen unter Verwendung von selbstjustierenden Silicid-Sperrschichten
EP0606607A1 (de) Verfahren zur Herstellung eines Vielschichtkondensators
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE102011050953A1 (de) Leiterbahnen und Anschlussflächen und Verfahren zu deren Herstellung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE10120302A1 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
DE19906192A1 (de) Halbleiteranordnung mit Kapazitätselementen hoher Dichte und Herstellungsverfahren davon
DE3850599T2 (de) Halbleiteranordnung mit einer Elektrode, die eine gemischte Struktur aufweist.
DE10344273A1 (de) Verbesserter Kontakt für Speicherzellen
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE69322223T2 (de) Kontaktierungsverfahren für eine Halbleitervorrichtung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20001220

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR GB IE IT

R17D Deferred search report published (corrected)

Effective date: 20021003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20071211