EP0606607A1 - Verfahren zur Herstellung eines Vielschichtkondensators - Google Patents

Verfahren zur Herstellung eines Vielschichtkondensators Download PDF

Info

Publication number
EP0606607A1
EP0606607A1 EP93120323A EP93120323A EP0606607A1 EP 0606607 A1 EP0606607 A1 EP 0606607A1 EP 93120323 A EP93120323 A EP 93120323A EP 93120323 A EP93120323 A EP 93120323A EP 0606607 A1 EP0606607 A1 EP 0606607A1
Authority
EP
European Patent Office
Prior art keywords
conductive layers
etching
etching step
opening
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP93120323A
Other languages
English (en)
French (fr)
Inventor
Josef Dr. Willer
Hermann Dr. Wendt
Hans Dr. Reisinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0606607A1 publication Critical patent/EP0606607A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Definitions

  • Multi-layer capacitors are used as passive individual components or in integrated circuits.
  • Multilayer capacitors are manufactured, among other things, as film capacitors and as ceramic capacitors.
  • foils are printed with metallizations and then wound up under pressure. Cutouts that form the individual film capacitor are cut out of the resulting coil.
  • the metallization is printed in such a way that only every second metallization layer is adjacent to the edges of the film capacitor. The metallization in between is set back from the edge. In this way, only every second metallization layer is contacted by contacts applied to the edges.
  • the film forms the dielectric. For technical reasons, the film cannot be chosen to be as thin as desired.
  • ceramic films are coated with metal films using screen printing technology.
  • the coated ceramic foils are stacked and then sintered.
  • the metal films are arranged so that every second metal film reaches the edge of the ceramic film, while the metal film in between is set back from the edge. Contacts are applied to the edges, each contacting every second metal film.
  • the ceramic foils used to manufacture ceramic capacitors are typically 20 ⁇ m thick.
  • a ceramic capacitor usually comprises about 10 layers.
  • the invention is based on the problem of specifying a further method for producing a multilayer capacitor with which thinner layers and thus capacitors with larger capacitance can be produced with the same size.
  • a layer structure is applied to a substrate, which can be a semiconductor, a metal or an insulator.
  • the layer structure comprises alternating conductive layers and dielectric layers. Successive conductive layers are each formed from a first material and a different second material, which are mutually selectively etchable.
  • a first opening is etched into the layer structure.
  • the etching process used here etches all layers except for the substrate at approximately the same rate.
  • the conductive layers are etched from the second material, so that undercutting occurs in the layer structure adjacent to the first opening.
  • a second mask as an etching mask, a second opening is etched into the layer structure in a third etching step.
  • the etching process used in this case in turn etches all layers except for the substrate at approximately the same rate.
  • a fourth etching step which removes the first material selectively from the second material, the conductive layers are etched from the first material, so that adjacent undercuts occur in the layer structure of the second opening.
  • the undercuts are formed between two dielectric layers.
  • the conductive layers, which are each contacted in the opening, remain covered at the top and bottom by the dielectric layers. In this way, the flashover resistance in the finished multilayer capacitor is increased.
  • the conductive layers from doped polysilicon or from different metals.
  • dielectrics such as SiO2, Si3N4, Ta2O5, ... are suitable as dielectric layers.
  • the conductive layers of tungsten and tungsten silicide are formed, it is within the scope of the invention to form the dielectric layers of Si3N4.
  • This layer sequence can be produced by co-sputtering in one and the same sputtering system, which has at least a target made of silicon, tungsten and tungsten silicide.
  • the layer structure can be formed by depositing a single target in a sputtering system. Since the layers are deposited in a single step, cost-effective process control is possible.
  • the first mask and the second mask are e.g. B. made of photoresist using optical lithography or from a screen printing paste by screen printing.
  • Dry etching processes using a fluoride-containing gas are particularly suitable for the etching. Both SF6 and CF4 can be used as the etching gas.
  • SF6 and CF4 can be used as the etching gas.
  • at least one of the gases O2, Ar, N2, H2 or He is added to the etching gas. It is known that the addition of these gases leads to a selectivity of the etching.
  • the z. B. is non-conductive, a layer sequence is deposited several times in a sputter system, the each comprises a conductive layer 2 made of a first material, a dielectric layer 3, a conductive layer 4 made of a second material and a further dielectric layer 3 (see FIG. 1).
  • the sequence of layers can be repeated any number of times.
  • the first material and the second material are selected such that both the first material is selectively etchable to the second material and the second material is selectively etchable to the first material.
  • a first mask 5 is produced on the surface of the layer structure (see FIG. 2).
  • the first mask 5 is z. B. made of photoresist using optical lithography.
  • a first etching step in which the first mask 5 is used as an etching mask, a first opening 6 is created in the layer structure.
  • the first etching step takes place e.g. B. by wet chemical etching or by isotropic or anisotropic dry etching.
  • all layers are etched at substantially the same rate. It is advantageous if the surface of the substrate is resistant to the first etching step.
  • a second etching step an etching which selectively etches the second material is used in order to produce undercuts 41 by etching the conductive layers 4 from the second material. Since the second etching step takes place selectively for the first material and for the material of the dielectric layers 3, the dielectric layers 3 and the conductive layers 2 made of the first material protrude beyond the undercuts 41.
  • a second mask 7 is applied, the z. B. is formed by optical lithography from photoresist (see Fig. 3).
  • the second mask 7 completely covers the first opening 6.
  • a third etching step a second opening 8 is created in the layer structure. This is done e.g. B. by wet chemical etching or by isotropic or anisotropic dry etching, the third etching step all layers etch at substantially the same rate. It is expedient if the surface of the substrate 1 is not attacked in the third etching step.
  • undercuts 21 are formed in a fourth etching step by etching the conductive layers from the first material. These undercuts 21 are laterally surmounted by the dielectric layers 3 and the conductive layers 4 made of the second material.
  • a metal layer 9 is applied over the entire surface.
  • the metal layer 9 is in a directional deposition process, for. B. deposited by sputtering or vapor deposition.
  • the metal layer 9 is therefore only connected to the conductive layers 2 made of the first material, while it is separated from the conductive layers 4 made of the second material by the undercuts 41.
  • the metal layer 9 is connected to the conductive layers 4 made of the second material, while it is insulated from the conductive layers 2 made of the first material by the undercuts 21 (see FIG. 4).
  • a third mask 10 is applied, which is used to structure the metal layer 9 as an etching mask. This creates first contacts 91 and second contacts 92.
  • the first contacts 91 which are arranged at least along the flanks of the first opening 6, each contact the conductive layers 2 made of the first material.
  • the second contacts 92 are arranged at least along the flanks of the second opening 8 and each contact the conductive layers 4 made of the second material (see FIG. 5).
  • the surface of the substrate 1 is thereby exposed in the region of the bottom of the first opening 6 and the second opening 8. These etched-off areas of the substrate surface can define the saw frame for separating discrete capacitors (see FIG. 6).
  • the metal layer 9 When structuring the metal layer 9, the metal layer 9 is interrupted on the surface of the layer structure, so that the first contact 91 and the second contact 92 are insulated from one another.
  • the dielectric layers 3 are made of silicon nitride (Si3N4).
  • the conductive layers 2 made of the first material are made of tungsten
  • the conductive layers 4 made of the second material are made of tungsten silicide.
  • WSi2 or amorphous WSi 0.4 is preferably used.
  • the layer structure is generated in a sputtering system which has at least targets made of Si, W and WSi x .
  • Si3N4 is z. B. formed by reactive sputtering of the silicon target.
  • a dry etching process using the etching gas SF des, which supplies the necessary F-containing radicals, is used to structure the layers.
  • the selectivity in the second etching step is adjusted by adding O2 in the percentage range, preferably 30%.
  • the etching rate of WSi x increases by adding O2 in this amount about five times compared to pure SF6.
  • the etching rate of pure tungsten decreases as a result.
  • the SF6 N2 is added to adjust the selectivity.
  • the addition of N2 in an amount of 60% increases the etching rate for pure tungsten by about 6 times.
  • the selectivity of the etching can be adjusted not only by adding O2 and N2 but also by adding Ar, H2 and He.
  • the combinations of the gases and the process parameters depend on the etching system used.
  • the dielectric layers 3 are formed from Ta2O5.
  • the conductive layers 2 made of the first material are, for. B. made of pure tantalum and the conductive layers 4 of the second material made of TaN.
  • This layer structure is used, for. B. formed by deposition in a sputtering system with a single target made of pure tantalum.
  • TaN is generated by adding N2 to the sputtering gas Ar, while Ta25 is generated by adding O2 to the sputtering gas Ar.
  • Reactive ion etching with etching gases based on fluorine chemistry is also used to structure the layer structure.
  • SF6 or CF4 are used as etching gases, O2, N2, H2, Ar, He being added to adjust the required selectivities.
  • the layer structure in the production process according to the invention can be deposited in a single step in a sputtering system without the vacuum having to be broken, cost-effective process control is possible.
  • the capacitor dielectric is contacted on both sides with low-resistance metal and the metal layers in turn with low-resistance metal such as.
  • B. Al or dilute Al alloys can be contacted, the finished multilayer capacitor has a very small series resistance. This makes the multilayer capacitor suitable for high-frequency applications.
  • one pole can be contacted via the rear of the layer structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • ing And Chemical Polishing (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Zur Herstellung eines Vielschichtkondensators wird auf ein Substrat (1) ein Schichtaufbau (2, 3, 4) aufgebracht, der alternierend leitfähige Schichten (2, 4) und dielektrische Schichten (3) umfaßt, und in dem aufeinanderfolgende leitfähige Schichten (2, 4) jeweils aus einem von zwei unterschiedlichen Materialien gebildet werden, die gegenseitig zueinander selektiv ätzbar sind. In dem Schichtaufbau (2, 3, 4) werden zwei Öffnungen (6, 8) erzeugt, wobei in der ersten Öffnung (6) durch selektives Ätzen des einen Materials und in der zweiten Öffnung (8) durch selektives Ätzen des anderen Materials Unterätzungen (21, 41) gebildet werden, so daß jeweils nur die leitfähigen Schichten (2, 4) aus dem nichtgeätzten Material an in die Öffnungen (6, 8) eingebrachte Kontakte (91, 92) angrenzen.

Description

  • Vielschichtkondensatoren werden als passive Einzelbauelemente oder in integrierten Schaltungen verwendet.
  • Vielschichtkondensatoren werden unter anderem als Folienkondensatoren und als Keramikkondensatoren hergestellt. Bei den Folienkondensatoren werden Folien mit Metallisierungen bedruckt und anschließend unter Druck aufgewickelt. Aus der dabei entstehenden Spule werden Ausschnitte herausgeschnitten, die den einzelnen Folienkondensator bilden. Die Metallisierung wird so aufgedruckt, daß an den Rändern des Folienkondensators nur jede zweite Metallisierungsschicht angrenzt. Die dazwischenliegende Metallisierung ist vom Rand zurückversetzt. Auf diese Weise werden durch auf den Rändern aufgebrachte Kontakte jeweils nur jede zweite Metallisierungsschicht kontaktiert. Die Folie bildet das Dielektrikum. Aus herstellungstechnischen Gründen kann die Folie nicht beliebig dünn gewählt werden.
  • Zur Herstellung von Keramikkondensatoren werden Keramikfolien unter Verwendung der Siebdrucktechnik mit Metallfilmen beschichtet. Die beschichteten Keramikfolien werden gestapelt und anschließend gesintert. Die Metallfilme werden so angeordnet, daß jeweils jeder zweite Metallfilm an die Kante der Keramikfolie heranreicht, während der dazwischenliegende Metallfilm von der Kante zurückversetzt ist. Auf den Kanten werden Kontakte aufgebracht, die jeweils jeden zweiten Metallfilm kontaktieren. Die zur Herstellung von Keramikkondensatoren verwendeten Keramikfolien werden in einer Dicke von typisch 20 µm hergestellt. Ein Keramikkondensator umfaßt üblicherweise etwa 10 Lagen.
  • Der Erfindung liegt das Problem zugrunde, ein weiteres Verfahren zur Herstellung eines Vielschichtkondensators anzugeben, mit dem dünnere Schichten und damit Kondensatoren mit größerer Kapazität bei gleicher Baugröße herstellbar sind.
  • Dieses Problem wird erfindungsgemäß gelöst durch ein Verfahren nach Anspruch 1.
  • Auf ein Substrat, das ein Halbleiter, ein Metall oder ein Isolator sein kann, wird ein Schichtaufbau aufgebracht. Der Schichtaufbau umfaßt alternierend leitfähige Schichten und dielektrische Schichten. Aufeinanderfolgende leitfähige Schichten werden dabei jeweils aus einem ersten Material und einem davon verschiedenen zweiten Material gebildet, die gegenseitig zueinander selektiv ätzbar sind. In den Schichtaufbau wird eine erste Öffnung geätzt. Das dabei verwendete Ätzverfahren ätzt alle Schichten bis auf das Substrat mit annähernd gleicher Rate. In einem zweiten Ätzschritt, der das zweite Material selektiv zum ersten Material entfernt, werden die leitfähigen Schichten aus dem zweiten Material geätzt, so daß im Schichtaufbau der ersten Öffnung benachbart Unterätzungen entstehen. Unter Verwendung einer zweiten Maske als Ätzmaske wird in einem dritten Ätzschritt eine zweite Öffnung in den Schichtaufbau geätzt. Das dabei verwendete Ätzverfahren ätzt wiederum alle Schichten bis auf das Substrat mit annähernd gleicher Rate. In einem vierten Ätzschritt, der das erste Material selektiv zum zweiten Material entfernt, werden die leitfähigen Schichten aus dem ersten Material geätzt, so daß im Schichtaufbau der zweiten Öffnung benachbarte Unterätzungen entstehen. Durch Bildung eines ersten Kontaktes in der ersten Öffnung, der wegen der Unterätzungen nur mit den leitfähigen Schichten aus dem ersten Material in Verbindung steht, und eines zweiten Kontaktes in der zweiten Öffnung, der wegen der Unterätzungen nur mit den leitfähigen Schichten aus dem zweiten Material in Verbindung steht, wird der Vielschichtkondensator fertiggestellt.
  • Zur Schichterzeugung können in dem erfindungsgemäßen Verfahren aus der Halbleitertechnologie bekannte Verfahren eingesetzt werden. Damit können Schichten auch noch mit geringen Dicken von z. B. 100 nm gut kontrolliert hergestellt werden.
  • Werden in dem zweiten Ätzschritt und in dem vierten Ätzschritt zur Bildung der Unterätzungen Ätzverfahren eingesetzt, die zusätzlich selektiv zu den dielektrischen Schichten das entsprechende Material angreifen, werden die Unterätzungen zwischen je zwei dielektrischen Schichten gebildet. Die leitfähigen Schichten, die jeweils in der Öffnung kontaktiert werden, bleiben oben und unten von den dielektrischen Schichten bedeckt. Auf diese Weise wird die Überschlagsfestigkeit in dem fertigen Vielschichtkondensator erhöht.
  • Es liegt im Rahmen der Erfindung, die leitfähigen Schichten aus dotiertem Polysilizium oder aus verschiedenen Metallen zu bilden. Insbesondere liegt es im Rahmen der Erfindung, die leitfähigen Schichten aus dem ersten Material aus Wolfram und die leitfähigen Schichten aus dem zweiten Material aus Wolframsilizid zu bilden. Es ist besonders vorteilhaft, als Wolframsilizid WSi₂ oder WSi0,4 zu wählen, da diese Silizide besonders ausgeprägte Ätzeigenschaften aufweisen.
  • Als dielektrische Schichten sind alle bekannten Dielektrika wie SiO₂, Si₃N₄, Ta₂O₅, ... geeignet.
  • Werden die leitfähigen Schichten aus Wolfram und Wolframsilizid gebildet, so liegt es im Rahmen der Erfindung, die dielektrischen Schichten aus Si₃N₄ zu bilden. Diese Schichtenfolge kann durch Co-Sputtern in ein und derselben Sputteranlage, die mindestens über Target aus Silizium, Wolfram und Wolframsilizid verfügt, hergestellt werden.
  • Werden die leitfähigen Schichten aus Tantal und TaN gebildet und die dielektrischen Schichten aus Ta₂O₅, so kann der Schichtaufbau durch Abscheiden von einem einzigen Target in einer Sputteranlage erfolgen. Da die Schichten in einem einzigen Schritt abgeschieden werden, ist eine kostengünstige Prozeßführung möglich.
  • Die erste Maske und die zweite Maske wird z. B. aus Fotolack unter Einsatz optischer Lithographie oder aus einer Siebdruckpaste durch Siebdruck hergestellt.
  • Für die Ätzung sind insbesondere Trockenätzverfahren unter Verwendung eines fluoridhaltigen Gases geeignet. Als Ätzgas kann sowohl SF₆ als auch CF₄ verwendet werden. Zur Einstellung der Selektivität im zweiten Ätzschritt und im vierten Ätzschritt wird dem Ätzgas jeweils mindestens eines der Gase O₂, Ar, N₂, H₂ oder He beigemengt. Es ist bekannt, daß das Zufügen dieser Gase zu einer Selektivität der Ätzung führt.
  • Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.
  • Im folgenden wird die Erfindung anhand der Figuren und eines Ausführungsbeispiels näher erläutert.
    • Fig. 1
    zeigt einen Schichtaufbau auf einem Substrat.
    Fig. 2
    zeigt den Schichtaufbau, in dem eine erste Öffnung mit Unterätzungen gebildet wurde.
    Fig. 3
    zeigt den Schichtaufbau, in dem eine zweite Öffnung mit Unterätzungen gebildet wurde.
    Fig. 4
    zeigt den Schichtaufbau, auf den eine Kontaktschicht aufgebracht wurde.
    Fig. 5
    zeigt den Schichtaufbau nach der Strukturierung der Kontaktschicht in Kontakte.
    Fig. 6
    zeigt nach dem erfindungsgemäßen Verfahren hergestellte Vielschichtkondensatoren nach der Vereinzelung.
  • Auf ein Substrat 1, das z. B. nichtleitend ist, wird in einer Sputteranlage mehrfach eine Schichtenfolge abgeschieden, die jeweils eine leitfähige Schicht 2 aus einem ersten Material, eine dielektrische Schicht 3, eine leitfähige Schicht 4 aus einem zweiten Material und eine weitere dielektrische Schicht 3 umfaßt (s. Fig. 1). Die Schichtenfolge kann sich beliebig oft wiederholen. Das erste Material und das zweite Material werden so ausgewählt, daß sowohl das erste Material selektiv zu dem zweiten Material ätzbar ist als auch das zweite Material selektiv zu dem ersten Material ätzbar ist.
  • An der Oberfläche des Schichtaufbaus wird eine erste Maske 5 hergestellt (s. Fig. 2). Die erste Maske 5 wird z. B. aus Fotolack unter Verwendung optischer Lithographie hergestellt. In einem ersten Ätzschritt, in dem die erste Maske 5 als Ätzmaske verwendet wird, wird in dem Schichtaufbau eine erste Öffnung 6 erzeugt. Der erste Ätzschritt erfolgt z. B. durch naßchemisches Ätzen oder durch isotropes oder anisotropes Trockenätzen. In dem ersten Ätzschritt werden alle Schichten im wesentlichen mit annähernd gleicher Rate geätzt. Es ist vorteilhaft, wenn die Oberfläche des Substrats gegenüber dem ersten Ätzschritt resistent ist.
  • In einem zweiten Ätzschritt wird eine selektiv das zweite Material ätzende Ätze verwendet, um durch Ätzung der leitfähigen Schichten 4 aus dem zweiten Material Unterätzungen 41 zu erzeugen. Da der zweite Ätzschritt selektiv zum ersten Material und zu dem Material der dielektrischen Schichten 3 erfolgt, überragen die dielektrische Schichten 3 und die leitfähigen Schichten 2 aus dem ersten Material die Unterätzungen 41.
  • Nach Entfernen der ersten Maske 5 wird eine zweite Maske 7 aufgebracht, die z. B. durch optische Lithographie aus Fotolack gebildet wird (s. Fig. 3). Die zweite Maske 7 überdeckt die erste Öffnung 6 vollständig. In einem dritten Ätzschritt wird in dem Schichtaufbau eine zweite Öffnung 8 erzeugt. Dies erfolgt z. B. durch naßchemisches Ätzen oder durch isotropes oder anisotropes Trockenätzen, wobei der dritte Ätzschritt alle Schichten im wesentlichen mit annähernd gleicher Rate ätzt. Es ist zweckmäßig, wenn die Oberfläche des Substrats 1 im dritten Ätzschritt nicht angegriffen wird.
  • Unter Verwendung einer Ätze, die das erste Material selektiv zum zweiten Material und zum Material der dielektrischen Schichten 3 angreift, werden in einem vierten Ätzschritt Unterätzungen 21 durch Ätzen der leitfähigen Schichten aus dem ersten Material gebildet. Diese Unterätzungen 21 werden seitlich durch die dielektrischen Schichten 3 und die leitfähigen Schichten 4 aus dem zweiten Material überragt.
  • Nach Entfernen der zweiten Maske 7 wird ganzflächig eine Metallschicht 9 aufgebracht. Die Metallschicht 9 wird in einem gerichteten Abscheideverfahren, z. B. durch Sputtern oder Aufdampfen, abgeschieden. Im Bereich der ersten Öffnung 6 steht die Metallschicht 9 daher nur mit den leitfähigen Schichten 2 aus dem ersten Material in Verbindung, während sie von den leitfähigen Schichten 4 aus dem zweiten Material durch die Unterätzungen 41 getrennt ist. Im Bereich der zweiten Öffnung 8 steht die Metallschicht 9 mit den leitfähigen Schichten 4 aus dem zweiten Material in Verbindung, während sie von den leitfähigen Schichten 2 aus dem ersten Material durch die Unterätzungen 21 isoliert ist (s. Fig. 4).
  • Es wird eine dritte Maske 10 aufgebracht, die zur Strukturierung der Metallschicht 9 als Ätzmaske verwendet wird. Dabei entstehen erste Kontakte 91 und zweite Kontakte 92. Die ersten Kontakte 91, die mindestens entlang der Flanken der ersten Öffnung 6 angeordnet sind, kontaktieren jeweils die leitfähigen Schichten 2 aus dem ersten Material. Die zweiten Kontakte 92 sind mindestens entlang der Flanken der zweiten Öffnung 8 angeordnet und kontaktieren jeweils die leitfähigen Schichten 4 aus dem zweiten Material (s. Fig. 5).
  • Im Bereich des Bodens der ersten Öffnung 6 sowie der zweiten Öffnung 8 wird die Oberfläche des Substrats 1 dabei freigelegt. Diese freigeätzten Bereiche der Substratoberfläche können den Sägerahmen zum Vereinzeln diskreter Kondensatoren definieren (s. Fig. 6).
  • Bei der Strukturierung der Metallschicht 9 wird die Metallschicht 9 an der Oberfläche des Schichtaufbaus unterbrochen, so daß der erste Kontakt 91 und der zweite Kontakt 92 voneinander isoliert sind.
  • Gemäß einem ersten Ausführungsbeispiel werden die dielektrischen Schichten 3 aus Siliziumnitrid (Si₃N₄) hergestellt. Die leitfähigen Schichten 2 aus dem ersten Material werden aus Wolfram, die leitfähigen Schichten 4 aus dem zweiten Material werden aus Wolframsilizid hergestellt. Dabei wird vorzugsweise WSi₂ oder amorphes WSi0,4 verwendet. Der Schichtaufbau wird in einer Sputteranlage, die mindestens Targets aus Si, W und WSix aufweist, erzeugt. Si₃N₄ wird dabei z. B. durch reaktives Absputtern des Siliziumtargets gebildet.
  • Zur Strukturierung der Schichten wird ein Trockenätzprozeß unter Verwendung des Ätzgases SF₆, das die nötigen F-haltigen Radikale liefert, eingesetzt. Die Selektivität im zweiten Ätzschritt wird durch Zugabe von O₂ im Prozentbereich, vorzugsweise 30 %, eingestellt. Die Ätzrate von WSix erhöht sich durch Zugabe von O₂ in dieser Menge um etwa das Fünffache gegenüber reinem SF₆. Die Ätzrate von reinem Wolfram nimmt dagegen dadurch ab.
  • Im vierten Ätzschritt wird zur Einstellung der Selektivität dem SF₆ N₂ zugefügt. Durch Zugabe von N₂ in einer Menge von 60 % erhöht sich die Ätzrate für reines Wolfram um etwa das 6-fache.
  • Die Selektivität der Ätzung läßt sich außer durch Beimengung von O₂ und N₂ auch durch Beimengung von Ar, H₂ und He einstellen. Die Kombinationen der Gase sowie die Prozeßparameter sind dabei von der verwendeten Ätzanlage abhängig.
  • Gemäß einem zweiten Auführungsbeispiel werden die dielektrischen Schichten 3 aus Ta₂O₅ gebildet. Dadurch werden in dem fertigen Kondensator höhere Kapazitäten erzielt. Die leitfähigen Schichten 2 aus dem ersten Material werden z. B. aus reinem Tantal und die leitfähigen Schichten 4 aus dem zweiten Material aus TaN gebildet. Dieser Schichtaufbau wird z. B. durch Abscheiden in einer Sputteranlage mit einem einzigen Target aus reinem Tantal gebildet. TaN wird dabei durch Beimischung von N₂ zum Sputtergas Ar erzeugt, während Ta₂₅ durch Beimischung von O₂ zum Sputtergas Ar erzeugt wird. Zur Strukturierung des Schichtaufbaus wird hier ebenfalls reaktives Ionenätzen mit Ätzgasen auf der Basis der Fluorchemie eingesetzt. Als Ätzgase werden SF₆ oder CF₄ verwendet, wobei zur Einstellung der erforderlichen Selektivitäten O₂, N₂, H₂, Ar, He zugefügt werden.
  • Da der Schichtaufbau in dem erfindungsgemäßen Herstellverfahren in einem einzigen Schritt in einer Sputteranlage abgeschieden werden kann, ohne daß das Vakuum gebrochen werden muß, ist eine kostengünstige Prozeßführung möglich.
  • Da das Kondensatordielektrikum beidseitig mit niederohmigem Metall kontaktiert ist und die Metallschichten wiederum mit niederohmigem Metall wie z. B. Al oder verdünnten Al-Legierungen kontaktiert werden können, weist der fertige Vielschichtkondensator einen sehr kleinen Serienwiderstand auf. Dadurch ist der Vielschichtkondensator für Hochfrequenzanwendungen geeignet.
    Bei Verwendung eines leitfähigen Substrats kann der eine Pol über die Rückseite des Schichtaufbaus kontaktiert werden.

Claims (13)

  1. Verfahren zur Herstellung eines Vielschichtkondensators,
    - bei dem auf ein Substrat (1) ein Schichtaufbau aufgebracht wird, der alternierend leitfähige Schichten (2, 4) und dielektrische Schichten (3) umfaßt und in dem aufeinanderfolgende leitfähige Schichten jeweils aus einem ersten Material (2) und einem davon verschiedenen zweiten Material (4) gebildet werden, die gegenseitig zueinander selektiv ätzbar sind,
    - bei dem in einem ersten Ätzschritt unter Verwendung einer ersten Maske (5) als Ätzmaske eine erste Öffnung (6) in den Schichtaufbau (2, 3, 4) geätzt wird,
    - bei dem in einem zweiten Ätzschritt, der das zweite Material selektiv zum ersten Material entfernt, die leitfähigen Schichten (4) aus dem zweiten Material geätzt werden, so daß im Schichtaufbau (2, 3, 4) der ersten Öffnung (6) benachbart Unterätzungen (41) entstehen,
    - bei dem in einem dritten Ätzschritt unter Verwendung einer zweiten Maske (7) als Ätzmaske eine zweite Öffnung (8) in den Schichtaufbau (2, 3, 4) geätzt wird,
    - bei dem in einem vierten Ätzschritt, der das erste Material selektiv zum zweiten Material entfernt, die leitfähigen Schichten (2) aus dem ersten Material geätzt werden, so daß im Schichtaufbau (2, 3, 4) der zweiten Öffnung (8) benachbart Unterätzungen (21) entstehen,
    - bei dem in der ersten Öffnung (6) ein erster Kontakt (91) gebildet wird, der wegen der Unterätzungen (41) nur mit den leitfähigen Schichten (2) aus dem ersten Material in Verbindung steht, und bei dem in der zweiten Öffnung (8) ein zweiter Kontakt (92) gebildet wird, der wegen der Unterätzungen (21) nur mit den leitfähigen Schichten (4) aus dem zweiten Material in Verbindung steht.
  2. Verfahren nach Anspruch 1,
    bei dem der zweite Ätzschritt und der vierte Ätzschritt zur Bildung der Unterätzungen (21, 41) selektiv zu den dielektrischen Schichten (3) erfolgt.
  3. Verfahren nach Anspruch 1 oder 2,
    bei dem die leitfähigen Schichten (2, 4) aus verschiedenen Metallen gebildet werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3,
    bei dem der erste Kontakt (91) und der zweite Kontakt (92) durch ganzflächiges, gerichtetes Aufbringen und Strukturieren einer Kontaktschicht (9) gebildet werden.
  5. Verfahren nach Anspruch 4,
    bei dem die Kontaktschicht (9) durch Aufsputtern oder Aufdampfen aufgebracht wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5,
    bei dem die erste Maske (5) und die zweite Maske (7) durch optische Lithographie oder durch Siebdruck gebildet werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6,
    bei dem die leitfähigen Schichten (2, 4) und die dielektrischen Schichten (3) durch Sputtern aufgebracht werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7,
    bei dem die dielektrischen Schichten (3) aus Si₃N₄, die leitfähigen Schichten (2) aus dem ersten Material aus Wolfram und die leitfähigen Schichten (4) aus dem zweiten Material aus Wolframsilizid gebildet werden.
  9. Verfahren nach Anspruch 8,
    bei dem die leitfähigen Schichten (4) aus dem zweiten Material aus WSi₂ oder WSi0,4 gebildet werden.
  10. Verfahren nach einem der Ansprüche 1 bis 7,
    bei dem die dielektrischen Schichten (3) aus Ta₂O₅, die leitfähigen Schichten (2) aus dem ersten Material aus Ta und die leitfähigen Schichten (4) aus dem zweiten Material aus TaN gebildet werden.
  11. Verfahren nach einem der Ansprüche 8 bis 10,
    - bei dem als erster Ätzschritt zur Bildung der ersten Öffnung (6) und als dritter Ätzschritt zur Bildung der zweiten Öffnung (8) ein Trockenätzprozeß mit fluorhaltigem Gas als Ätzgas verwendet wird,
    - bei dem zur Einstellung der Selektivität im zweiten Ätzschritt und im vierten Ätzschritt dem Ätzgas jeweils mindestens eines der Gases O₂, Ar, N₂, H₂, He beigemengt wird.
  12. Verfahren nach Anspruch 11,
    bei dem als Ätzgas SF₆ oder CF₄ verwendet wird.
  13. Verfahren nach Anspruch 11 oder 12 in Verbindung mit Anspruch 8 oder 9,
    - bei dem im zweiten Ätzschritt zur Ätzung von Wolframsilizid O₂ in einer Menge zwischen 10 % und 50 % zugegeben wird,
    - bei dem im vierten Ätzschritt zur Ätzung von Wolfram N₂ in einer Menge zwischen 30 % und 70 % zugegeben wird.
EP93120323A 1993-01-14 1993-12-16 Verfahren zur Herstellung eines Vielschichtkondensators Withdrawn EP0606607A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4300808 1993-01-14
DE4300808A DE4300808C1 (de) 1993-01-14 1993-01-14 Verfahren zur Herstellung eines Vielschichtkondensators

Publications (1)

Publication Number Publication Date
EP0606607A1 true EP0606607A1 (de) 1994-07-20

Family

ID=6478189

Family Applications (1)

Application Number Title Priority Date Filing Date
EP93120323A Withdrawn EP0606607A1 (de) 1993-01-14 1993-12-16 Verfahren zur Herstellung eines Vielschichtkondensators

Country Status (4)

Country Link
US (1) US5347696A (de)
EP (1) EP0606607A1 (de)
JP (1) JPH06283382A (de)
DE (1) DE4300808C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774765A2 (de) 1995-11-14 1997-05-21 Philips Patentverwaltung GmbH Verfahren zur Herstellung eines vielschichtigen keramischen Elektronikbauteils

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147271A (ja) * 1993-11-26 1995-06-06 Nec Corp 半導体装置の製造方法
US5521121A (en) * 1995-04-03 1996-05-28 Taiwan Semiconductor Manufacturing Company Oxygen plasma etch process post contact layer etch back
US5554563A (en) * 1995-04-04 1996-09-10 Taiwan Semiconductor Manufacturing Company In situ hot bake treatment that prevents precipitate formation after a contact layer etch back step
UA41477C2 (uk) * 1996-05-21 2001-09-17 Сіменс Акцієнгезельшафт Багатошаровий конденсатор тонкошарової конструкції і спосіб його виготовлення
US5827783A (en) * 1996-08-23 1998-10-27 Mosel Vitelic, Inc. Stacked capacitor having improved charge storage capacity
WO1999021709A2 (en) * 1997-10-29 1999-05-06 Koninklijke Philips Electronics N.V. Method of manufacturing a multilayer electronic component
DE59813949D1 (de) * 1998-02-16 2007-05-03 Infineon Technologies Ag Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung
US20010013637A1 (en) * 1999-03-05 2001-08-16 Fengyan Zhang Iridium conductive electrode/barrier structure and method for same
US6534360B2 (en) * 2001-04-04 2003-03-18 Applied Materials, Inc. Process for depositing layers on a semiconductor wafer
WO2004073971A1 (en) * 2003-02-20 2004-09-02 N.V. Bekaert S.A. A method of manufacturing a laminated structure
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
DE102006007331A1 (de) * 2006-02-16 2007-08-23 Infineon Technologies Ag Mehrlagen-Kapazitäts-Anordnung und Verfahren zum Herstellen derselben
KR101792381B1 (ko) * 2016-01-04 2017-11-01 삼성전기주식회사 전자부품 및 그 제조방법
JP2018063989A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ
US20210020587A1 (en) * 2019-06-11 2021-01-21 Skyworks Solutions, Inc. Moisture barrier for metal insulator metal capacitors and integrated circuit having the same
US20230223200A1 (en) * 2022-01-11 2023-07-13 Imagine Tf, Llc Pcb with internal capacitors and a multilayer capacitance plane

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453199A (en) * 1983-06-17 1984-06-05 Avx Corporation Low cost thin film capacitor
US4700457A (en) * 1985-03-29 1987-10-20 Mitsubishi Denki Kabushiki Kaisha Method of making multilayer capacitor memory device
US5135883A (en) * 1990-06-29 1992-08-04 Samsung Electronics Co., Ltd. Process for producing a stacked capacitor of a dram cell
US5153813A (en) * 1991-10-31 1992-10-06 International Business Machines Corporation High area capacitor formation using dry etching

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439813A (en) * 1981-07-21 1984-03-27 Ibm Corporation Thin film discrete decoupling capacitor
KR930012120B1 (ko) * 1991-07-03 1993-12-24 삼성전자 주식회사 반도체장치 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453199A (en) * 1983-06-17 1984-06-05 Avx Corporation Low cost thin film capacitor
US4700457A (en) * 1985-03-29 1987-10-20 Mitsubishi Denki Kabushiki Kaisha Method of making multilayer capacitor memory device
US5135883A (en) * 1990-06-29 1992-08-04 Samsung Electronics Co., Ltd. Process for producing a stacked capacitor of a dram cell
US5153813A (en) * 1991-10-31 1992-10-06 International Business Machines Corporation High area capacitor formation using dry etching

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774765A2 (de) 1995-11-14 1997-05-21 Philips Patentverwaltung GmbH Verfahren zur Herstellung eines vielschichtigen keramischen Elektronikbauteils
US5735027A (en) * 1995-11-14 1998-04-07 U.S. Philips Corporation Method of manufacturing a multilayer ceramic electronic component
EP0774765A3 (de) * 1995-11-14 1999-12-08 Philips Patentverwaltung GmbH Verfahren zur Herstellung eines vielschichtigen keramischen Elektronikbauteils

Also Published As

Publication number Publication date
US5347696A (en) 1994-09-20
DE4300808C1 (de) 1994-03-17
JPH06283382A (ja) 1994-10-07

Similar Documents

Publication Publication Date Title
DE4300808C1 (de) Verfahren zur Herstellung eines Vielschichtkondensators
EP0008359B1 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
EP1983573B1 (de) Integrierte Schaltungsanordnung enthaltend eine Kondensatoranordnung und Kondensatoranordnungen
DE68918773T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einer kleine Kontaktlöcher enthaltenden Leiterbahn.
DE68916859T2 (de) Herstellungsverfahren für Verbindungsstrukturen auf einem Halbleiterbauelement, besonders auf einem hochintegrierten Schaltkreis.
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
EP0002669B1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
EP1099251A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
WO2001043171A1 (de) Verfahren zur herstellung einer hartmaske
DE1615010B1 (de) Mit dünnen Filmen mehrlagig beschichtete Unterlage
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
EP1312118B1 (de) Verfahren zur herstellung passiver bauelemente auf einem halbleitersubstrat
WO2003058811A1 (de) Verfahren zur herstellung einer topologieoptimierten elektrode für einen resonator in dünnfilmtechnologie
DE2361804C2 (de) Verfahren zur Herstellung von supraleitenden Kontakten in Tieftemperatur-Schaltkreisen und Anwendung des Verfahrens bei der Herstellung von Tieftemperatur-Schaltkreisen mit Josephson-Elementen
CH521080A (de) Mit mehreren sich überdeckenden, dünnen Schichten versehene Unterlage zur Herstellung einer Dünnschichtschaltung
DE102010003129B4 (de) Ein Verfahren zum Herstellen eines Bauelements auf einem Substrat
DE2823881B2 (de) Verfahren zur Herstellung von elektrischen Dünnschichtschaltungen für die Herstellung integrierter Leiterbahnüberkreuzungen
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE10008573A1 (de) Halbleiterbauelement und Herstellungsverfahren
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE10140468B4 (de) Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur
DE102022130335B4 (de) Verbesserter nickel-chrom-aluminium-dünnfilmwiderstand und verfahren zum ausbilden desselben

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

17P Request for examination filed

Effective date: 19940804

17Q First examination report despatched

Effective date: 19941212

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19950425