DE10120302A1 - Halbleiter-Bauteil und Verfahren zu dessen Herstellung - Google Patents

Halbleiter-Bauteil und Verfahren zu dessen Herstellung

Info

Publication number
DE10120302A1
DE10120302A1 DE10120302A DE10120302A DE10120302A1 DE 10120302 A1 DE10120302 A1 DE 10120302A1 DE 10120302 A DE10120302 A DE 10120302A DE 10120302 A DE10120302 A DE 10120302A DE 10120302 A1 DE10120302 A1 DE 10120302A1
Authority
DE
Germany
Prior art keywords
film
lower electrode
insulating film
dielectric
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10120302A
Other languages
English (en)
Other versions
DE10120302B4 (de
Inventor
Shinobu Yamazaki
Kazuya Ishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE10120302A1 publication Critical patent/DE10120302A1/de
Application granted granted Critical
Publication of DE10120302B4 publication Critical patent/DE10120302B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein Zwischenschichtisolator verfügt über eine auf einem Siliciumsubstrat (1) hergestellte Diffusionsschicht (3), einen eine Oberfläche des Siliciumsubstrats bedeckenden Zwischenschichtisolator (4), dessen Oberfläche eingeebnet ist, und einen dielektrischen Kondensator aus einer unteren Elektrode (10), die mit der Diffusionsschicht über eine vergrabene leitende Schicht verbunden ist, die in ein Kontaktloch eingebettet ist, das im Zwischenschichtisolator geöffnet ist und aus einer Barrieremetallschicht (7) aus einem Kontaktpfropfen (5), einer Schicht (6) mit niedrigem Widerstand und Tantalsiliciumnitrid besteht, und einem auf der unteren Elektrode hergestellten dielektrischen Film (11) und einer oberen Elektrode (12). Die untere Elektrode verfügt über eine schräge Seitenwandkonfiguration in solcher Weise, dass ihre Querschnittsfläche von der Seite der vergrabenen leitenden Schicht zum oberen dielektrischen Film monoton zunimmt. So kann ein hoch integriertes Zwischenschichtisolator-Bauteil erhalten werden, das es erlaubt, die untere Elektrode durch Mikro-Herstellung zu fertigen, und den Betrieb mit niedrigerer Spannung und höherer Zuverlässigkeit ermöglicht.

Description

Die Erfindung betrifft ein Halbleiter-Bauteil mit einem mi­ kro-hergestellten dielektrischen Kondensator sowie ein Her­ stellverfahren für dasselbe. Genauer gesagt, betrifft die Erfindung einen Halbleiterspeicher mit einem ferroelektri­ schen Kondensator sowie ein Herstellverfahren für diesen.
Nichtflüchtige, ferroelektrische Halbleiterspeicher unter Verwendung eines Ferroelektrikums, das typischerweise Pb(Zr, Ti)O3(PZT) oder dergleichen ist, für einen Kondensator, zo­ gen in den letzten Jahren angesichts ihrer Eigenschaften wie hoher Geschwindigkeit und niedrigem Energieverbrauch beson­ dere Aufmerksamkeit auf sich. Für hohe Integration dieser Bauteile ist es erforderlich, eine Speicherzellenstruktur zu entwickeln, die für Mikroherstellung geeignet ist, und eine Mikroherstelltechnik für einen ferroelektrischen Kondensator aus einer oberen Elektrode, einem ferroelektrischen Film und einer unteren Elektrode zu entwickeln. Herkömmlicherweise wurden die obere Elektrode eines ferroelektrischen Kondensa­ tors und eine Diffusionsschicht (Source, Drain) eines MOS- Transistors über örtliche Verbindungen miteinander verbun­ den. Bei einer Speicherzellenstruktur vom Stapeltyp werden die untere Elektrode des ferroelektrischen Kondensators und die Diffusionsschicht durch einen Kontaktpfropfen miteinan­ der verbunden, wodurch die Speicherzellenfläche verkleinert werden kann. In diesem Fall wird jedoch, um zu verhindern, dass der aus Polysilicium oder dergleichen bestehende Kon­ taktpfropfen mit der unteren Elektrode reagiert, dazwischen eine Barrieremetallschicht aus Titannitrid (TiN oder der­ gleichen) eingefügt. Dies bewirkt eine Vergrößerung der Stu­ fe des ferroelektrischen Kondensators, was wiederum zum Auf­ treten eines Problems beim späteren Zwischenschicht-Isolier­ prozess und beim Leiterbahnprozess führt. Auch besteht bei der Terrassenstruktur, die eine herkömmliche Struktur eines ferroelektrischen Kondensators ist und dadurch ausgebildet wird, dass eine obere Elektrode, ein ferroelektrischer Film und eine untere Elektrode sequenziell geätzt werden, der ferroelektrische Kondensator, insbesondere die untere Elek­ trode, aus einem Material mit schlechter Verarbeitbarkeit, wie Platin oder Iridium, das schwierig zu ätzen ist, so dass die Seitenwand eine sehr leichte Neigung (Neigungswinkel ungefähr 40°) zeigt. So ist die Terrassenstruktur eine Struktur, die durch Mikroherstellung schwierig zu fertigen ist und die ein Grund für Kurzschlüsse zwischen einer oberen und einer unteren Elektrode durch Neuabscheidung eines beim Ätzen erzeugten Reaktionsprodukt auf dem ferroelektrischen Kondensator ist.
Um diese Probleme zu überwinden ist in JP-A-9-162 369 eine Speicherzellenstruktur vorgeschlagen, wie sie in Fig. 16 dargestellt ist. In Fig. 16 sind ein Siliciumsubstrat 1, ei­ ne Gateelektrode 2, eine Diffusionsschicht (Source, Drain) 3, ein erster Zwischenschichtisolator 4, ein Titanfilm 201, ein TiN-Pfropfen 202, ein zweiter Zwischenschichtisolator 8, eine untere Elektrode 9, ein ferroelektrischer Film 11, eine obere Elektrode 12, ein dritter Zwischenschichtisolator 14, eine Bitleitung 15 und eine Plattenleitung 16 dargestellt.
Bei der in der obigen Veröffentlichung offenbarten Struktur werden der Ti-Film 201 und der TiN-Pfropfen 202 durch einen CVD-Prozess im Kontaktpfropfen vergraben, so dass die Stufe des ferroelektrischen Kondensators verkleinert werden kann. Auch wird die untere Elektrode 9 vor der Herstellung des ferroelektrischen Films 11 bearbeitet, so dass ein Kurz­ schluss zwischen der oberen Elektrode 12 und der unteren Elektrode 9 durch Neuabscheidung während des Ätzens verhin­ dert werden kann.
Da jedoch zum Bearbeiten der unteren Elektrode eine normale Ätztechnik verwendet wird, ist das Auftreten von Schrägen an der Seitenwand der unteren Elektrode unvermeidlich, wie es in Fig. 16 dargestellt ist, was es stark wahrscheinlich macht, dass die Schrägen bei weiterer Mikroherstellung ein Hindernis bilden. Auch weist der Kontaktpfropfen, für den TiN verwendet wird, thermische Beständigkeit nur bis zu ei­ ner Temperatur von ungefähr 650°C auf. Daher ist die Verwen­ dung eines TiN-Pfropfens verhindert, wenn SrBi2Ta2O9 (SBT), das ein ferroelektrisches Material mit niedrigerer Betriebs­ spannungsfähigkeit und höherer Zuverlässigkeit als PZT ist, für einen ferroelektrischen Kondensator verwendet wird, bei dessen Herstellung im Allgemeinen eine Temperatur von 700°C oder mehr benötigt wird.
Der Erfindung liegt die Aufgabe zu Grunde ein hoch inte­ griertes Halbleiter-Bauteil und ein Herstellverfahren für dieses zu schaffen, die es erlauben, eine untere Elektrode durch Mikroherstellung zu fertigen, wobei Betrieb mit nie­ driger Spannung und hoher Zuverlässigkeit möglich ist.
Diese Aufgabe ist hinsichtlich des Bauteils durch die Lehren der beigefügten unabhängigen Ansprüche 1 und 2 und hinsicht­ lich des Verfahrens durch die Lehren der beigefügten unab­ hängigen Ansprüche 6 und 7 gelöst.
Da gemäß der Erfindung die untere Elektrode nicht durch Tro­ ckenätzen sondern durch einen CMP-Prozess hergestellt wird, ist eine mikro-hergestellte Struktur eines ferroelektrischen Kondensator mit einer Größe der unteren Elektrode von 1,3 µm und einer Größe des ferroelektrischen Kondensators von 1,75 ­ µm realisierbar. Bei der bekannten Struktur beträgt bei ei­ nem Neigungswinkel von 40° beim Bearbeiten des Iridiums der unteren Elektrode die Bearbeitungsgröße der unteren Elektro­ de (Filmdicke 250 nm) einschließlich verschiedener Prozess­ toleranzen minimal 1,4 µm, was zu einer Größe des ferroelek­ trischen Kondensators von 1,85 µm führt. Gemäß dieser Tatsa­ che beträgt die vom ferroelektrischen Kondensator belegte Fläche ungefähr 90% derjenigen beim bekannten Kondensator, was Wirksamkeit hinsichtlich einer weiteren Verkleinerung bei Mikroherstellung zeigt. Auch wird gemäß der Erfindung SBT, das eine Wärmebehandlung bei ungefähr 700°C benötigt, verwendbar, da für die Barrieremetallschicht TaSiN verwendet wird, so dass ein ferroelektrischer Speicher hergestellt werden kann, der bei niedriger Spannung mit hoher Zuverläs­ sigkeit arbeitet.
Die Erfindung wird aus der nachfolgenden detaillierten Be­ schreibung und den beigefügten Zeichnungen, die nur zur Ver­ anschaulichung dienen und demgemäß für die Erfindung nicht beschränkend sind, vollständiger zu verstehen sein.
Fig. 1 ist eine Schnittansicht, die die Struktur eines Spei­ cherzellenteils in einem Halbleiterspeicher zeigt, der ein Ausführungsbeispiel der Erfindung bildet;
Fig. 2 bis 13 sind Schnittansichten zum Veranschaulichen ei­ nes ersten bis zwölften Stadiums eines Herstellprozesses für einen Halbleiterspeicher, das ein Ausführungsbeispiel der Erfindung bildet;
Fig. 14 ist ein Kurvenbilds, das Ergebnisse einer Auswertung der Wärmebeständigkeit von TaSiN und TiN zeigt;
Fig. 15 ist ein Kurvenbild, das Hystereseeigenschaften eines ferroelektrischen Kondensators bei einem Ausführungsbeispiel der Erfindung zeigt; und
Fig. 16 ist eine Schnittansicht, die die Struktur eines Speicherzellenteils in einem bekannten Halbleiterspeicher zeigt.
Nachfolgend wird die Erfindung mittels Ausführungsbeispielen derselben beschrieben.
Fig. 1 ist eine Schnittansicht, die die Struktur eines Spei­ cherzellenteils (aus einem ferroelektrischen Kondensator und einem MOS-Schalttransistor) in einem Halbleiterspeicher zeigt, der ein Ausführungsbeispiel der Erfindung bildet.
In Fig. 1 sind ein Siliciumsubstrat 1, eine Gateelektrode 2 aus Polysilicium eine Diffusionsschicht (Source, Drain) 3, ein erster Zwischenschichtisolator 4 aus Siliciumoxid, ein Kontaktpfropfen 5 aus Polysilicium, eine Schicht 6 mit nie­ drigem Widerstand, die durch Bearbeiten von Titansilicid für niedrigeren Widerstand erhalten wurde, eine Barrieremetall­ schicht 7 aus Tantalsiliciumnitrid, ein Zwischenschichtiso­ lator 8 aus Siliciumnitrid, eine untere Elektrode 10 aus Iridium ein ferroelektrischer Film 11 aus SBT, eine obere Elektrode 12 aus Iridium, ein Diffusionsbarrierefilm 13 aus Titanoxid, ein zweiter Zwischenschichtisolator 14 aus NSG (nicht dotiertes Silikatglas), eine Bitleitung 15 und eine Plattenleitung 16 dargestellt.
Eine erste charakteristische Struktur des Halbleiterspei­ chers dieses Ausführungsbeispiels besteht darin, dass die untere Elektrode 10 über eine Seitenwand mit Schräge (kegel­ förmig oder bogenförmig oder mit anderer Konfiguration) auf­ weist, d. h. eine Schnittfläche, die ausgehend von der Seite der Barrieremetallschicht 7 zum ferroelektrischen Film 11 monoton zunimmt. Ferner verfügt der Halbleiterspeicher über einen Isolierfilm 8, der die Seitenwand der unteren Elektro­ de 10 bedeckt, wobei die Oberfläche dieses Isolierfilms 8 eingeebnet ist und mit der Oberfläche der unteren Elektrode 10 fluchtet.
Eine andere charakteristische Struktur besteht darin, dass eine in den obersten Abschnitt innerhalb des im ersten Zwi­ schenschichtisolator 4 ausgebildeten Kontaktlochs einzubet­ tende Barrieremetallschicht 7 aus Tantalsiliciumnitrid be­ steht.
Als Nächstes wird unter Bezugnahme auf die Fig. 2 bis 13 ein Verfahren zum Herstellen des Halbleiterspeichers gemäß dem obigen Ausführungsbeispiel beschrieben.
Als Erstes wird, gemäß dem Stand der Technik, ein MOS- Schalttransistor mit einer Gateelektrode 2 aus Polysilicium und einer Diffusionsschicht 3 auf einem Siliciumsubstrat 1 hergestellt. Danach wird ein erster Zwischenschichtisolator (Siliciumoxid) 4 abgeschieden und ein Kontaktloch mit einem Durchmesser von 0,6 um wird durch einen Fotolithographie- und Trockenätzprozess ausgebildet. Als Nächstes wird durch einen Niederdruck-CVD-Prozess Polysilicium abgeschieden, und danach wird Phosphor durch thermische Diffusion in das Poly­ silicium eindotiert. Als Nächstes wird das Polysilicium durch einen CMP(chemisch-mechanisches Polieren)-Prozess so eingeebnet, dass das Polysilicium auf dem ersten Zwischen­ schichtisolator 4 vollständig entfernt wird, wodurch ein Kontaktpfropfen 5 ausgebildet ist (Fig. 2).
Als Nächstes erfolgt durch einen Trockenätzprozess (Fig. 3) ein gesamtes Rückätzen. Als Rückätzbedingungen für diesen Fall besteht das einzige Erfordernis, dass die Ätzrate des Polysiliciums ein Selektionsverhältnis nicht unter zehn in Bezug auf Siliciumoxid zeigt. Der Rückätzumfang für Polysi­ licium beträgt vorzugsweise 80-100 nm. Ein zu großes Aus­ maß des Rückätzens würde während der Abscheidung des Barri­ eremetalls zu einem unvollständigen Eintreten führen, wäh­ rend ein zu kleines Ausmaß des Rückätzens in umgekehrter Weise dazu führen würde, dass es unmöglich wäre, eine Filmdi­ cke zu gewährleisten, bei der das Barrieremetall funktio­ niert.
Als Nächstes wird durch einen Gleichspannungs-Magnetronsput­ terprozess Titan mit 20 nm abgeschieden. Danach werden Titan und Silicium durch einen RTA(Rapid Thermal Anneal = schnel­ le thermische Temperung)-Prozess miteinander zur Reaktion gebracht, wodurch auf dem Kontaktpfropfen 5 Titansilicid ausgebildet wird. Hinsichtlich der Bedingungen für diesen RTA-Prozess gilt, dass er vorzugsweise für eine Dauer von 30 Sek.-1 Minute in Stickstoffatmosphäre bei einer Tempe­ ratur von 600-700°C ausgeführt wird. Eine zu niedrige Tem­ peratur bewirkt eine Verzögerung der Reaktion von Titan und Silicium, während eine zu hohe Temperatur umgekehrt zu über­ mäßigem Wachstum von Titansilicid führt. Als Nächstes wird zum Entfernen von Titan außer des Titans auf dem Kontakt­ pfropfen 5 ein Nassprozess mit einer Schwefelsäurelösung ausgeführt. Als Nächstes wird erneut ein RTA-Prozess ausge­ führt, um das erzeugte Titansilicid mit niedrigem Widerstand zu versehen, wodurch die Schicht 6 mit niedrigem Widerstand gebildet ist (Fig. 4). Hinsichtlich der Bedingungen für die­ sen RTA-Prozess gilt, dass er vorzugsweise für eine Dauer von 10-20 Sek. in Stickstoffatmosphäre bei einer Tempera­ tur von 800-900°C ausgeführt wird. Eine zu niedrige Tempe­ ratur bewirkt eine unzureichende Widerstandsabsenkung des Titansilicids, während eine zu hohe Temperatur umgekehrt den MOS-Transistor nachteilig beeinflusst. Für diese Schicht 6 niedrigen Widerstands besteht keine Beschränkung auf Titan­ silicid, sondern sie muss nur den Widerstand zwischen Poly­ silicium und dem Barrieremetall absenken können und eine thermische Beständigkeit nicht unter 700°C aufweisen. Bei­ spielsweise kann Kobaltsilicid verwendet werden.
Als Nächstes wird überall durch einen reaktiven Gleichspan­ nungs-Magnetronsputterprozess ein Film 107 aus Tantalsili­ ciumnitrid (TaSiN) mit 150 nm abgeschieden (Fig. 5).
Danach wird dieser TaSiN-Film 107 durch einen CMP-Prozess so poliert, dass er auf dem ersten Zwischenschichtisolator 4 vollständig entfernt wird, wodurch die Barrieremetallschicht 7 ausgebildet wird (Fig. 6). Es zeigte sich, dass TaSiN hin­ sichtlich der Wärmebeständigkeit TiN überlegen ist. Fig. 14 zeigt Auswertungsergebnisse für die Wärmebeständigkeit von TaSiN und TiN, wobei die Abszisse die Wärmebehandlungstempe­ ratur in Stickstoff repräsentiert und die Ordinate den nor­ mierten Flächenwiderstand repräsentiert. Bei derselben Film­ dicke (in diesem Fall 100 nm) zeigt TiN eine merkliche Zu­ nahme des Flächenwiderstands bei 600°C, wobei der sich erge­ bende Wert des Flächenwiderstands das Doppelte des Anfangs­ werts ist, während TaSiN eine Zunahme des Flächenwiderstands von nur ungefähr 20% selbst bei einer Wärmebehandlung bei ungefähr 700°C zeigt. Daher kann TaSiN ein Barrieremetall bilden, das selbst der SBT-Erzeugungstemperatur (700°C) standhält.
Als Nächstes wird Siliciumnitrid 108 überall mit 250 nm durch einen bekannten Plasma-CVD-Prozess abgeschieden. Für den Prozess zum Herstellen des Siliciumnitrids 108 besteht keine Beschränkung auf den obigen Plasma-CVD-Prozess, son­ dern es kann z. B. ein Niederdruck-CVD-Prozess sein. An­ schließend wird Siliciumoxid 109 mit 20 nm durch einen At­ mosphärendruck-CVD-Prozess abgeschieden (Fig. 7).
Als Nächstes werden die Barrieremetallschicht 7 und das Si­ liciumoxid 109 im Umfangsteil derselben durch einen Foto­ lithographie- und Nassätzprozess entfernt. Während das Sili­ ciumoxid 109, von dem die Barrieremetallschicht 7 und der Teil auf dem Umfang derselben entfernt wurden, als Maske verwendet wird, wird das Siliciumnitrid 108 durch auf 150°C erwärmte Phosphorsäure entfernt, wodurch ein Isolierfilm 8 erzeugt wird. Da der Teil, von dem das Siliciumnitrid ent­ fernt wurde, 1,3 µm im Quadrat misst, was durch Nassätzen mit Phosphorsäure erzielt wurde, wurde das Siliciumnitrid isotrop entfernt, so dass die sich ergebende Seitenwandkon­ figuration bogenförmig ist. Für das Verfahren zum Entfernen des Isolierfilms besteht keine Beschränkung auf das bei die­ sem Ausführungsbeispiel angegebene, sondern es kann auch ein normaler Fotolithographie- und Trockenätzprozess verwendet werden, solange nur der Seitenwandabschnitt des entfernten Teils bogen- oder kegelförmig ist. Danach wird das Maskieren des Siliciumoxid 109 entfernt (Fig. 8).
Als Nächstes wird Iridium 110 zum Erzeugen der unteren Elek­ trode durch einen Gleichspannungs-Magnetronsputterprozess überall mit 300 nm abgeschieden (Fig. 9). In diesem Fall wird das Iridium 110 auch im Seitenwandabschnitt gleichmäßig abgeschieden, da die Seitenwand des Teils, von dem das Sili­ ciumnitrid entfernt wurde, bogenförmig ist.
Als Nächstes wird das Iridium 110 durch einen CMP-Prozess poliert, bis der Isolierfilm 8 freigelegt ist, so dass das Iridium 110 und der Isolierfilm 8 miteinander fluchten. So wird eine Konfiguration gebildet, bei der die Seitenwand der unteren Elektrode 10 mit dem Isolierfilm 8 bedeckt ist (Fig. 10).
Danach wird als ferroelektrischer Film ein SBT-Film 111 her­ gestellt, und dann wird durch einen Gleichspannungs-Magne­ tronsputterprozess ein Iridiumprozess 12 zum Erzeugen einer oberen Elektrode mit 100 nm hergestellt (Fig. 11). Das Ver­ fahren zum Herstellen des SBT-Films 111 ist das Folgende. Als Erstes wird eine metallorganische Lösung, die ein ein­ zelnes Metallelement Sr, Ta und Bi enthält, durch einen Schleuderbeschichtungsprozess aufgetragen, und sie kann dann trocknen, und es wird dann ein kristallisierender Tempe­ rungsprozess für 30 Min. bei 700°C in einer Atmosphäre von Sauerstoff unter Atmosphärendruck ausgeführt. Diese Bearbei­ tung wird wiederholt, bis die Dicke des SBT-Films einen ge­ wünschten Wert einnimmt. Es wird darauf hingewiesen, dass das Elementverhältnis in der metallorganischen Lösung in diesem Fall auf Sr : Bi : Ta = 0,8 : 2,4 : 2,0 eingestellt wird und dass die endgültige Filmdicke 150 nm beträgt.
Danach werden die obere Elektrode 12 und der ferroelektri­ sche Kondensatorfilm 11 unter Verwendung eines Fotolitho­ grafie- und Trockenätzprozesses strukturiert und ausgebil­ det (Fig. 12). Die Größe der oberen Elektrode und des ferro­ elektrischen Kondensatorfilms beträgt in diesem Fall 1,75 ­ µm im Quadrat. Nach der Herstellung des ferroelektrischen Kondensatorfilms 11 wird in einer Atmosphäre mit Sauerstoff auf Atmosphärendruck ein Elektroden-Temperungsprozess für 30 Min. bei 700°C ausgeführt.
Anschließend werden Titanoxid 13 als Diffusionsbarrierefilm und NSG 14 als dritter Zwischenschichtisolator aufeinander­ folgend abgeschieden (Fig. 13). Das Titanoxid 13 wird durch einen reaktiven Gleichspannungs-Magnetronsputterprozess her­ gestellt, und das NSG 14 wird durch einen Atmosphärendruck- CVD-Prozess hergestellt.
Als Nächstes werden Kontaktlöcher, die zur oberen Elektrode 12 des ferroelektrischen Kondensators und zur Diffusions­ schicht 3 des MOS-Transistors führen, durch einen Fotolitho­ grafie- und Trockenätzprozess geöffnet. Anschließend wird ein Verbindungsherstellprozess zum Erzeugen einer Bitleitung 15 und einer Plattenleitung 16 ausgeführt, wodurch das Bau­ teil fertiggestellt wird (Fig. 1).
Fig. 15 zeigt die Hysteresecharakteristik des durch das Her­ stellverfahrens dieses Ausführungsbeispiels hergestellten ferroelektrischen Kondensators. Es konnte ein ferroelektri­ scher Kondensator erhalten werden, der bei 2 Pr eine relativ gute Charakteristik von ungefähr 15 µC/cm2, was das Funk­ tionsvermögen des Ferroelektrikums repräsentiert, bei einer angelegten Spannung von ±3 V zeigte.

Claims (9)

1. Halbleiter-Bauteil mit:
einer auf einem Halbleitersubstrat (1) hergestellten Dif­ fusionsschicht (3);
einem Zwischenschichtisolator (4), der eine Oberfläche des Halbleitersubstrats bedeckt und dessen Oberfläche eingeebnet ist; und
einem dielektrischen Kondensator mit einer Elektrode (10), die über eine vergrabene, leitende Schicht, die in ein im Zwischenschichtisolator geöffnetes Kontaktloch eingebettet ist, mit der Diffusionsschicht verbunden ist, und mit einem unteren Stopfenelement (5) und einer oberen Barriereschicht (7) sowie einem auf der unteren Elektrode hergestellten di­ elektrischen Film (11) und einer auf diesem hergestellten oberen Elektrode (12);
wobei die untere Elektrode (10) eine Konfiguration mit schräger Seitenwand in solcher Weise aufweist, dass ihre Querschnittsfläche von der Seite der vergrabenen leitenden Schicht zum oberen dielektrischen Film monoton zunimmt.
2. Halbleiter-Bauteil mit einer Speicherzelle mit:
einem Feldeffektor mit isoliertem Gate mit einem Gateiso­ lator, einer Gateelektrode (2) und einem Paar von auf einem Halbleitersubstrat (1) ausgebildeten Diffusionsschicht (3), einem Oberflächen des Feldeffekttransistors und des Halblei­ tersubstrats bedeckenden Zwischenschichtisolator (4), dessen Oberfläche eingeebnet ist; und
einem dielektrischen Kondensator aus einer unteren Elek­ trode, die mit einer der Diffusionsschichten des Feldeffekt­ transistors über eine vergrabene leitende Schicht, die in ein im Zwischenschichtisolator geöffnetes Kontaktloch einge­ bettet ist und ein unteres Stopfenelement (5) und eine obere Barriereschicht (7) aufweist, verbunden ist, sowie aus einem auf der unteren Elektrode (10) hergestellten dielektrischen Film (11) und einer auf diesem hergestellten oberen Elektro­ de (12);
wobei die untere Elektrode (10) eine Konfiguration mit schräger Seitenwand in solcher Weise aufweist, dass ihre Querschnittsfläche von der Seite der vergrabenen leitenden Schicht zum oberen dielektrischen Film monoton zunimmt.
3. Halbleiter-Bauteil nach Anspruch 1, gekennzeichnet durch einen zweiten Isolierfilm (8), der eine Seitenwand der unteren Elektrode (10) bedeckt, wobei eine Fläche des zwei­ ten Isolierfilms (8) eingeebnet ist und mit einer Fläche der unteren Elektrode (10) fluchtet und wobei der dielektrische Film (11) so ausgebildet ist, dass er zumindest die gesamte Oberseite der unteren Elektrode (10) bedeckt und die obere Elektrode (12) auf dem dielektrischen Film positioniert ist.
4. Halbleiter-Bauteil nach Anspruch 1, dadurch gekenn­ zeichnet, dass die obere Barriereschicht (7) aus Tantalsili­ ciumnitrid besteht.
5. Halbleiter-Bauteil nach Anspruch 1, bei dem der dielek­ trische Film ein ferroelektrischer Film ist.
6. Verfahren zum Herstellen des Halbleiter-Bauteils nach Anspruch 1, gekennzeichnet durch die folgenden Schritte:
  • - Herstellen einer Diffusionsschicht (3) auf einem Halblei­ tersubstrat (1);
  • - Herstellen eines Zwischenschichtisolators (4) mit eingeeb­ neter Oberfläche auf dem Halbleitersubstrat (1);
  • - Herstellen eines sich zur Diffusionsschicht erstreckenden Kontaktlochs im Zwischenschichtisolator;
  • - Einbetten und Ausbilden einer vergrabenen leitenden Schicht mit einem unteren Pfropfenelement (5) und einer obe­ ren Barriereschicht (7) innerhalb des Kontaktlochs;
  • - Abscheiden eines zweiten Isolierfilms (8) auf der Oberflä­ che des Halbleitersubstrats einschließlich dem Zwischen­ schichtisolator und der vergrabenen leitenden Schicht;
  • - Herstellen eines Kontaktlochs im zweiten Isolierfilm, das eine schräge Seitenwand und eine Querschnittsfläche auf­ weist, die an einer Fläche des zweiten Isolierfilms zur ver­ grabenen leitenden Schicht monoton so abnimmt, dass die Oberfläche der vergrabenen leitenden Schicht und deren Um­ fangsteil freigelegt sind;
  • - Herstellen eines eine untere Elektrode bildenden leitenden Dünnfilms (110) auf dem zweiten Isolierfilm, dem Zwischen­ schichtisolator und der vergrabenen leitenden Schicht;
  • - Herstellen einer unteren Elektrode (10) durch Einebnen dieses Dünnfilms in solcher Weise, dass die Oberfläche des zweiten Isolierfilms freigelegt wird und die Oberfläche des Dünnfilms mit der Oberfläche des zweiten Isolierfilms fluch­ tet; und
  • - Herstellen einer oberen Elektrode (12) und eines dielek­ trischen Kondensatorfilms (11) durch sequenzielles Aufeinan­ derstapeln eines dielektrischen Dünnfilms (111), der das Di­ elektrikum des Kondensators bildet und eines leitenden Dünn­ films (112), der die obere Elektrode bildet, auf der unteren Elektrode und dem zweiten Isolierfilm sowie Strukturieren des die obere Elektrode bildenden leitenden Dünnfilms und des dielektrischen Dünnfilms in solcher Weise, dass der di­ elektrische Kondensatorfilm eine Oberfläche der unteren Elektrode (10) vollständig bedeckt.
7. Verfahren zum Herstellen des Halbleiter-Bauteils nach Anspruch 2, mit den folgenden Schritten:
  • - Herstellen eines Feldeffekttransistors mit isoliertem Gate mit einem Gateisolator, einer Gateelektrode (2) und einem Paar von Diffusionsschichten (3) auf einem Halbleitersub­ strat (1);
  • - Herstellen eines Zwischenschichtisolators (4) mit eingeeb­ neter Oberfläche auf dem Feldeffekttransistor und dem Halb­ leitersubstrat;
  • - Herstellen eines Kontaktlochs im Zwischenschichtisolator, das sich zu einer der Diffusionsschichten des Feldeffekt­ transistors erstreckt;
  • - Einbetten und Ausbilden einer vergrabenen leitenden Schicht mit einem unteren Pfropfenelement (5) und einer obe­ ren Barriereschicht (7) innerhalb des Kontaktlochs;
  • - Abscheiden eines zweiten Isolierfilms (8) auf einer Ober­ fläche des Halbleitersubstrats einschließlich des Zwischen­ schichtisolators und der vergrabenen leitenden Schicht;
  • - Herstellen eines Kontaktlochs mit schräger Seitenwand im zweiten Isolierfilm, und mit einer Querschnittsfläche, die von einer Fläche des zweiten Isolierfilms (8) zur vergraben­ en leitenden Schicht monoton abnimmt, so dass die Oberfläche der vergrabenen leitenden Schicht und der Umfangsteil frei­ gelegt sind;
  • - Herstellen eines eine untere Elektrode bildenden leitenden Dünnfilms (110) auf dem zweiten Isolierfilm, dem Zwischen­ schichtisolator und der vergrabenen leitenden Schicht;
  • - Herstellen einer unteren Elektrode (10) durch Einebnen des leitenden Dünnfilms in solcher Weise, dass die Oberfläche des zweiten Isolierfilms freigelegt ist und die Oberfläche des leitenden Dünnfilms mit der Oberfläche des zweiten Iso­ lierfilms fluchtet; und
  • - Herstellen einer oberen Elektrode (12) und eines dielek­ trischen Kondensatorfilms (11) durch sequenzielles Aufeinan­ erstapeln eines einen dielektrischen Kondensatorfilm bilden­ den dielektrischen Dünnfilms (111) und eines eine obere Elektrode bildenden leitenden Dünnfilm (112) auf der unteren Elektrode und dem zweiten Isolierfilm, und durch Strukturie­ ren des die obere Elektrode bildenden leitenden Dünnfilms und des dielektrischen Dünnfilms in solcher Weise, dass der dielektrische Kondensatorfilms eine Oberfläche der unteren Elektrode vollständig bedeckt.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Entfernen der Oberfläche der vergrabenen leitenden Schicht und des zweiten Isolierfilms (8) in deren Umfangs­ teil durch einen Nassätzprozess erfolgt.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Prozess des Herstellens der unteren Elektrode (10) durch Einebnen des die untere Elektrode bildenden leitenden Dünn­ films (110) in solcher Weise, dass die Oberfläche des zwei­ ten Isolierfilms (8) freigelegt ist und die Oberfläche des die untere Elektrode bildenden leitenden Dünnfilms mit der Oberfläche des zweiten Isolierfilms fluchtet, durch einen chemisch-mechanischen Polierprozess ausgeführt wird.
DE10120302A 2000-04-26 2001-04-25 Verfahren zur Herstellung eines Halbleiter-Bauteils Expired - Fee Related DE10120302B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000125122A JP2001308287A (ja) 2000-04-26 2000-04-26 半導体装置、及びその製造方法
JP2000-125122 2000-04-26

Publications (2)

Publication Number Publication Date
DE10120302A1 true DE10120302A1 (de) 2001-11-08
DE10120302B4 DE10120302B4 (de) 2008-04-10

Family

ID=18635130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10120302A Expired - Fee Related DE10120302B4 (de) 2000-04-26 2001-04-25 Verfahren zur Herstellung eines Halbleiter-Bauteils

Country Status (4)

Country Link
US (1) US6437382B2 (de)
JP (1) JP2001308287A (de)
KR (1) KR20010098549A (de)
DE (1) DE10120302B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414873B1 (ko) * 2001-05-11 2004-01-13 주식회사 하이닉스반도체 강유전체 메모리소자의 제조 방법
KR100448237B1 (ko) * 2001-12-29 2004-09-13 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
KR100450684B1 (ko) * 2002-03-08 2004-10-01 삼성전자주식회사 비아식각저지막을 이용하는 강유전체 메모리 소자 및 그제조방법
JP4316188B2 (ja) * 2002-05-29 2009-08-19 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US20030224536A1 (en) * 2002-06-04 2003-12-04 Andreas Hilliger Contact formation
KR100738065B1 (ko) * 2002-07-10 2007-07-10 삼성전자주식회사 한 개의 트랜지스터와 데이터 저장 수단으로 한 개의저항체를구비하는 메모리 소자 및 그 구동 방법
KR100493025B1 (ko) * 2002-08-07 2005-06-07 삼성전자주식회사 반도체 메모리 장치의 제조 방법
KR100533971B1 (ko) * 2002-12-12 2005-12-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP3630671B2 (ja) 2003-01-31 2005-03-16 沖電気工業株式会社 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法
KR100486303B1 (ko) 2003-02-05 2005-04-29 삼성전자주식회사 집적 회로용 평판형 캐패시터 및 그의 제조방법
KR100826352B1 (ko) * 2007-01-30 2008-05-02 삼성전기주식회사 커패시터를 내장한 인쇄회로기판
US10497436B2 (en) * 2017-11-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216267A (en) * 1989-05-10 1993-06-01 Samsung Electronics Co., Ltd. Stacked capacitor dynamic random access memory with a sloped lower electrode
US6285048B1 (en) * 1991-12-13 2001-09-04 Symetrix Corporation Barium strontium titanate integrated circuit capacitors and process for making the same
JP2827675B2 (ja) * 1992-03-26 1998-11-25 日本電気株式会社 半導体記憶装置
US5392189A (en) * 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
JPH08288472A (ja) * 1995-04-17 1996-11-01 Oki Electric Ind Co Ltd 半導体メモリセル及びその製造方法
KR100199094B1 (ko) * 1995-10-18 1999-06-15 구본준 반도체 소자의 커패시터 제조방법
JP3319928B2 (ja) 1995-12-13 2002-09-03 シャープ株式会社 半導体メモリ素子の製造方法
US5652170A (en) * 1996-01-22 1997-07-29 Micron Technology, Inc. Method for etching sloped contact openings in polysilicon
JPH10107223A (ja) * 1996-10-02 1998-04-24 Texas Instr Japan Ltd 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法
JP3749776B2 (ja) * 1997-02-28 2006-03-01 株式会社東芝 半導体装置
KR19980086199A (ko) * 1997-05-31 1998-12-05 윤종용 강유전체를 이용한 반도체 메모리의 커패시터 형성방법
KR100273689B1 (ko) * 1997-06-30 2000-12-15 김영환 반도체메모리장치및그제조방법
TW421858B (en) * 1997-06-30 2001-02-11 Texas Instruments Inc Integrated circuit capacitor and memory
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
JP3319994B2 (ja) * 1997-09-29 2002-09-03 シャープ株式会社 半導体記憶素子
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
KR100285066B1 (ko) * 1997-12-06 2001-04-02 윤종용 고유전체 물질을 갖는 커패시터의 형성방법
JPH11204475A (ja) 1998-01-19 1999-07-30 Toshiba Corp 半導体装置の製造方法
TW410402B (en) * 1998-02-06 2000-11-01 Sony Corp Dielectric capacitor and method of manufacturing same, and dielectric memeory using same
JPH11251540A (ja) * 1998-02-26 1999-09-17 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH11261023A (ja) * 1998-03-10 1999-09-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100301371B1 (ko) * 1998-07-03 2001-10-27 윤종용 반도체메모리장치및그의제조방법

Also Published As

Publication number Publication date
US6437382B2 (en) 2002-08-20
DE10120302B4 (de) 2008-04-10
KR20010098549A (ko) 2001-11-08
JP2001308287A (ja) 2001-11-02
US20010035550A1 (en) 2001-11-01

Similar Documents

Publication Publication Date Title
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE19928280B4 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
DE69714659T2 (de) Halbleiterspeicherbauteil mit Kondensator
DE69619610T2 (de) Verfahren zum Herstellen eines Kondensators mit einer ferroelektrischen Schicht für nichtflüchtige Speicherzelle
DE4446983C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE19904781A1 (de) Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem
DE10100695A1 (de) Halbleitervorrichtung
DE10120302B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauteils
DE19649670A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE10053171C2 (de) Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
EP1111083B1 (de) Verfahren zur Herstellung einer strukturierten Metallschicht
DE19824774C2 (de) Verfahren zum Herstellen eines Kondensators in einem Halbleiterbauteil
DE19950540A1 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE10022655C2 (de) Verfahren zur Herstellung von Kondensatorstrukturen
DE19620833C2 (de) Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung
DE10248704A1 (de) Platin-Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs und Verfahren zur Herstellung einer solchen Struktur
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
WO1998015014A1 (de) Kondensator mit einem elektrodenkern und einer dünnen edelmetallschicht als erster elektrode
DE10120516A1 (de) Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung
DE69425380T2 (de) Struktur und herstellungsverfahren eines kondensators für eine integrierte schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/8239 AFI20051017BHDE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141101