DE102011050953A1 - Leiterbahnen und Anschlussflächen und Verfahren zu deren Herstellung - Google Patents

Leiterbahnen und Anschlussflächen und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102011050953A1
DE102011050953A1 DE201110050953 DE102011050953A DE102011050953A1 DE 102011050953 A1 DE102011050953 A1 DE 102011050953A1 DE 201110050953 DE201110050953 DE 201110050953 DE 102011050953 A DE102011050953 A DE 102011050953A DE 102011050953 A1 DE102011050953 A1 DE 102011050953A1
Authority
DE
Germany
Prior art keywords
layer
conductive
conductive layer
area
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201110050953
Other languages
English (en)
Other versions
DE102011050953B4 (de
Inventor
Thomas Fischer
Roland Hampp
Uwe Höckele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011050953A1 publication Critical patent/DE102011050953A1/de
Application granted granted Critical
Publication of DE102011050953B4 publication Critical patent/DE102011050953B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/03902—Multiple masking steps
    • H01L2224/03903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/042—Borides composed of metals from groups of the periodic table
    • H01L2924/0428—8th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/051—Phosphides composed of metals from groups of the periodic table
    • H01L2924/0518—8th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/051—Phosphides composed of metals from groups of the periodic table
    • H01L2924/0529—Phosphides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0511 - H01L2924/0526
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden eine Halbleitervorrichtung (100) und ein Verfahren offenbart. Die Halbleitervorrichtung (100) enthält ein Substrat (110), das ein erstes Gebiet (102) und ein zweites Gebiet (103) aufweist, und eine Isolierschicht (140), die auf dem Substrat (110) angeordnet ist. Eine erste leitende Schicht (120) ist in oder auf der Isolierschicht (140) in dem ersten Gebiet (102) angeordnet und eine zweite leitende Schicht (130) ist in oder auf der Isolierschicht (140) in dem zweiten Gebiet (103) angeordnet. Die erste leitende Schicht (120) weist ein erstes leitendes Material auf und die zweite leitende Schicht (130) weist ein zweites leitendes Material auf, wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet. Auf der ersten leitenden Schicht (120) ist eine Metallschicht (170) angeordnet.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf eine Halbleitervorrichtung und auf ein Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere auf ein Verfahren zum Ausbilden von Leiterbahnen und Anschlussflächen in oder auf einer Isolierschicht und auf eine Halbleitervorrichtung, die derartige Leiterbahnen und Anschlussflächen aufweist.
  • Ein Die wird aus einem Halbleiterwerfer in mehreren Prozessschritten hergestellt. Der Front-End-Of-Line-Prozess (FEOL-Prozess) bildet in dem Halbleiterwerfer üblicherweise aktive Bereiche und Gräben. Der Back-End-Of-Line-Prozess (BEOL-Prozess) bildet auf dem Halbleiterwerfer verschiedene Metallisierungs-, Kontaktloch- und Isolierschichten. Durch Verbinden von in dem Wafer ausgebildeten Halbleitervorrichtungen über die Metallisierungsschichten und Kontaktlochschichten wird eine integrierte Schaltung (IC) hergestellt. Durch Schneiden der integrierten Schaltungen (IC) aus dem Halbleiterwerfer werden Dies ausgebildet.
  • Üblicherweise werden die Dies zur Verwendung auf einer Leiterplatte (PCB) als Teil einer größeren Schaltung in Gehäusen montiert. Üblicherweise werden Kontaktierungsanschlussflächen an dem Die mit Zuleitungen oder Kontaktgebieten des Gehäuses kontaktiert. In einigen Fällen weisen die Dies Kontaktierungsanschlussflächen und Metallisierungsleitungen auf, die verschiedene leitende Materialien aufweisen.
  • In Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung wird eine Halbleitervorrichtung offenbart. Die Halbleitervorrichtung enthält ein Substrat, das ein erstes Gebiet und ein zweites Gebiet aufweist, und eine Isolierschicht, die auf dem Substrat angeordnet ist. In oder auf einer Isolierschicht in dem ersten Gebiet ist eine erste leitende Schicht angeordnet und in oder auf der Isolierschicht in dem zweiten Gebiet ist eine zweite leitende Schicht angeordnet. Die erste leitende Schicht weist ein erstes leitendes Material auf und die zweite leitende Schicht weist ein zweites leitendes Material auf, wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet. Auf der ersten leitenden Schicht ist eine Metallschicht angeordnet.
  • In verschiedenen Ausführungsbeispielen wird eine Halbleitervorrichtung bereitgestellt, die aufweist: ein Substrat (110), das ein erstes Gebiet (102) und ein zweites Gebiet (103) aufweist; eine Isolierschicht, die auf dem Substrat (110) angeordnet ist; eine erste leitende Schicht, die in oder auf der Isolierschicht in dem ersten Gebiet (102) angeordnet ist, und eine zweite leitende Schicht, die in oder auf der Isolierschicht in dem zweiten Gebiet (103) angeordnet ist, wobei die erste leitende Schicht ein erstes leitendes Material aufweist und die zweite leitende Schicht ein zweites leitendes Material aufweist und wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet; und eine Metallschicht, die auf der ersten leitenden Schicht angeordnet ist.
  • In einer Ausgestaltung kann die Metallschicht direkt auf der ersten leitenden Schicht angeordnet sein und auf der zweiten leitenden Schicht kann keine Metallschicht angeordnet sein.
  • In noch einer Ausgestaltung kann die Metallschicht einen Schichtstapel aufweisen, der NiMoP, NiP, CoWP, NiB oder PdCu aufweisen kann.
  • In noch einer Ausgestaltung kann das erste leitende Material Kupfer sein und das zweite leitende Material kann Aluminium sein oder das erste leitende Material kann Aluminium sein und das zweite leitende Material kann Kupfer sein.
  • In noch einer Ausgestaltung kann die erste leitende Schicht eine erste Anschlussfläche aufweisen und die zweite leitende Schicht kann eine zweite Anschlussfläche aufweisen.
  • In noch einer Ausgestaltung kann die Halbleitervorrichtung ferner eine Deckschicht aufweisen, die in einem Bereich außerhalb der ersten leitenden Schicht angeordnet ist.
  • In noch einer Ausgestaltung kann die Deckschicht ein Siliziumnitrid, ein Siliziumoxid, ein Siliziumcarbid, ein Silizium auf Glas (SiOG), ein Material mit hohem k (beispielsweise mit k größer als 3,9) oder ein Material mit niedrigem k (beispielsweise mit k kleiner als oder gleich 3,9) aufweisen.
  • In noch einer Ausgestaltung kann die Deckschicht nur auf der zweiten leitenden Schicht angeordnet sein.
  • In noch einer Ausgestaltung kann das Isoliermaterial ein Zwischenschichtdielektrikum aufweisen.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, wobei das Verfahren aufweist: Ausbilden einer Isolierschicht auf einem Substrat, wobei das Substrat ein erstes Gebiet und ein zweites Gebiet aufweist; Ausbilden einer ersten leitenden Schicht, die ein erstes leitendes Material aufweist, in dem ersten Gebiet auf oder in der Isolierschicht, Ausbilden einer zweiten leitenden Schicht, die ein zweites leitendes Material aufweist, in dem zweiten Gebiet auf oder in der Isolierschicht, wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet; und selektives Ausbilden einer Metallschicht auf der ersten leitenden Schicht.
  • In einer Ausgestaltung kann das selektive Ausbilden der Metallschicht auf der ersten leitenden Schicht das Ausbilden der Metallschicht direkt auf der ersten leitenden Schicht, aber nicht das Ausbilden der Metallschicht direkt auf der zweiten leitenden Schicht aufweisen.
  • In noch einer Ausgestaltung kann das selektive Ausbilden der Metallschicht auf dem ersten leitenden Material aufweisen: Ausbilden einer Deckschicht über der ersten leitenden Schicht in dem ersten Gebiet und der zweiten leitenden Schicht in dem zweiten Gebiet; Entfernen der Deckschicht über der ersten leitenden Schicht in dem ersten Gebiet; Plattieren der ersten leitenden Schicht in dem ersten Gebiet zum Ausbilden der Metallschicht auf der ersten leitenden Schicht.
  • In noch einer Ausgestaltung kann das Verfahren ferner das Entfernen der Deckschicht über der zweiten leitenden Schicht in dem zweiten Gebiet nach dem Plattieren der ersten leitenden Schicht in dem ersten Gebiet aufweisen.
  • In noch einer Ausgestaltung kann die Deckschicht SiN, SiO, SiC, Silizium auf Glas, ein Material mit hohem k (beispielsweise mit k größer als 3,9) oder ein Material mit niedrigem k (beispielsweise mit k kleiner als oder gleich 3,9) aufweisen.
  • In noch einer Ausgestaltung kann das erste leitende Material Kupfer aufweisen und das zweite leitende Material kann Aluminium aufweisen.
  • In noch einer Ausgestaltung kann die erste leitende Schicht eine Landeanschlussfläche für einen Kontaktierungsdraht aufweisen.
  • In noch einer Ausgestaltung kann die Metallschicht einen Schichtstapel aufweisen, der NiMoP, NiP, CoWP, NiB oder PdCu aufweisen kann.
  • In noch einer Ausgestaltung kann die Isolierschicht ein Zwischenschichtdielektrikum aufweisen.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Reinigen einer Halbleitervorrichtung bereitgestellt, wobei das Verfahren aufweist: Ausbilden einer Isolierschicht auf einem Substrat, wobei das Substrat ein erstes Gebiet und ein zweites Gebiet aufweist; Ausbilden einer ersten leitenden Schicht in dem ersten Gebiet auf oder in der Isolierschicht, Ausbilden einer zweiten leitenden Schicht in dem zweiten Gebiet auf oder in der Isolierschicht; Ausbilden einer Deckschicht über der Isolierschicht, der ersten leitenden Schicht und der zweiten leitenden Schicht, wobei die Deckschicht eine metallische Verunreinigung bedeckt; selektives Ausbilden eines Photoresists in einem Bereich über der Deckschicht; und Entfernen der Deckschicht und der Metallverunreinigung, die nicht von dem Photoresist bedeckt sind.
  • In einer Ausgestaltung kann das Entfernen der Deckschicht das Überätzen der Deckschicht um einen Betrag von etwa 80% bis etwa 120% aufweisen.
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und von deren Vorteilen wird nun auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen Bezug genommen, in denen:
  • 1 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der auf einer Isolierschicht eine erste und eine zweite leitende Schicht angeordnet sind;
  • 2 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der auf der Isolierschicht und auf der ersten und auf der zweiten leitenden Schicht eine Deckschicht ausgebildet ist;
  • 3 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der auf einem zweiten Gebiet der Deckschicht ein Resist abgelagert ist;
  • 4 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der die Deckschicht von einem ersten Gebiet entfernt worden ist;
  • 5 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der auf der ersten leitenden Schicht in dem ersten Gebiet eine Metallschicht angeordnet ist;
  • 6 eine Querschnittsansicht einer ersten Ausführungsform einer Halbleitervorrichtung zeigt, in der die Deckschicht von dem zweiten Gebiet entfernt worden ist;
  • 7 eine Querschnittsansicht einer zweiten Ausführungsform einer Halbleitervorrichtung zeigt, die eine erste leitende Schicht, die auf einer Isolierschicht angeordnet ist, und eine zweite leitende Schicht, die in der Isolierschicht angeordnet ist, aufweist;
  • 8 eine Querschnittsansicht einer zweiten Ausführungsform einer Halbleitervorrichtung zeigt, in der über der Isolierschicht und der ersten und der zweiten leitenden Schicht eine Deckschicht angeordnet ist;
  • 9 eine Querschnittsansicht einer zweiten Ausführungsform einer Halbleitervorrichtung zeigt, in der über der Öffnung in einem ersten Gebiet ein Resist abgelagert ist;
  • 10 eine Querschnittsansicht einer zweiten Ausführungsform einer Halbleitervorrichtung zeigt, in der die Deckschicht teilweise entfernt worden ist; und
  • 11 eine Querschnittsansicht einer zweiten Ausführungsform einer Halbleitervorrichtung zeigt, in der über der ersten leitenden Schicht auf der Isolierschicht eine Metallschicht ausgebildet ist.
  • Im Folgenden sind die Herstellung und die Verwendung der gegenwärtig bevorzugten Ausführungsformen ausführlich diskutiert. Allerdings sollte gewürdigt werden, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte schafft, die in einer breiten Vielfalt spezifischer Kontexte verkörpert werden können. Die spezifischen diskutierten Ausführungsformen sind lediglich veranschaulichend für spezifische Arten zur Herstellung und Verwendung der Erfindung und beschränken nicht den Umfang der Erfindung.
  • Die vorliegende Erfindung wird in Bezug auf bevorzugte Ausführungsformen in einem spezifischen Kontext, d. h. dem einer Halbleitervorrichtung und eines Verfahrens zu deren Herstellung, beschrieben. Allerdings kann die Erfindung auch auf andere Bereiche wie etwa auf die Lithographiemaskenherstellung oder auf die Leiterplattenherstellung (PCB-Herstellung) angewendet werden.
  • In einer typischen Anordnung sind in oder auf einem Zwischenschichtdielektrikum (ILD) einer Halbleitervorrichtung Metallisierungsleitungen und Anschlussflächen ausgebildet. Die Kontaktierungsanschlussflächen können Bereiche zum Kontaktieren der Halbleitervorrichtung mit anderen Vorrichtungen über Kontaktierungsdrähte bereitstellen.
  • Die in oder auf dem Zwischenschichtdielektrikum (ILD) einer Halbleitervorrichtung ausgebildeten Metallleitungen und Kontaktierungsanschlussflächen können dehnbar sein. Kontaktieren dieser Metallleitungen und Kontaktierungsanschlussflächen mit Metalldrähten oder anderen Vorrichtungen würde diese Metallleitungen oder Kontaktierungsanschlussflächen und die darunterliegende Materialanordnung einschließlich der elektrisch aktiven Vorrichtungen beschädigen. Somit ist es in herkömmlichen Herstellungsprozessen üblich, die Kontaktierungsanschlussflächen in der Peripherie von Halbleitervorrichtungen anzuordnen, wo es unter den Kontaktierungsanschlussflächen keinen mechanisch empfindlichen Schichtstapel gibt. Um die Kontaktierung über aktiven Vorrichtungsbereichen zu ermöglichen, haben allerdings technologisch fortgeschrittene Herstellungsprozesse von Metallleitungen und Kontaktierungsanschlussflächen die Metallleitungen und Kontaktierungsanschlussflächen durch Ummanteln der Metallleitungen und Kontaktierungsanschlussflächen mit einer zusätzlichen Metallschicht oder durch Stabilisieren der Metallleitungen und Kontaktierungsanschlussflächen mit einer Metallbeschichtung mechanisch stabilisiert.
  • Die Halbleitervorrichtung kann nicht nur Metallleitungen und Kontaktierungsanschlussflächen aus einem leitenden Material, sondern auch aus anderen leitenden Materialien aufweisen. Herkömmliche Metallummantelungs- oder Stabilisierungstechnologien können eine mechanisch stabile Metallschicht auf einem ersten leitenden Material mit angemessenen Hafteigenschaften ausbilden, können aber gleichzeitig eine Metallschicht mit schlechten Hafteigenschaften auf dem zweiten leitenden Material ausbilden. Insbesondere kann sich die Metallschicht auf dem zweiten leitenden Material in späteren Prozessschritten in kleineren und größeren Flocken oder Teilen von der Oberfläche des zweiten leitenden Materials trennen. Die kleineren und größeren Flocken oder Teile aus der instabilen Metallschicht können über die Halbleitervorrichtung in elektrisch empfindliche Bereiche verteilt werden. Im Ergebnis können diese Metallflocken oder -teile eine Beschädigung und elektrische Kurzschlüsse verursachen und somit die Ausbeute der Produktion dieser Halbleitervorrichtungen verringern.
  • Darüber hinaus kann die Ausbeute durch parasitäre Ablagerungen der Metallschicht auf mikroskopischen Metallpartikeln, die von vorhergehenden Prozessen verblieben sind, weiter verringert werden. Diese mikroskopischen Metallpartikel können insbesondere ein Problem sein, wenn sie zwischen Metallleitungen mit kleinen Abständen auf dem Zwischenschichtdielektrikum (ILD) zu finden sind.
  • Somit wird ein Prozess benötigt, der auf einem ersten leitenden Material eine mechanisch stabile Metallschicht schafft. Darüber hinaus wird ein Prozess benötigt, der die Ablagerung der mechanisch stabilen Schicht auf einem zweiten leitenden Material verhindert. Darüber hinaus wird ein Prozess benötigt, der erratische Verunreinigungen auf den Halbleitervorrichtungen entfernt.
  • In einer Ausführungsform können/kann eine erste Metallleitung und/oder Kontaktierungsanschlussfläche in oder auf einer Isolierschicht angeordnet sein und können/kann eine zweite Metallleitung und/oder Kontaktierungsanschlussfläche in oder auf der Isolierschicht angeordnet sein. Auf der ersten Metallleitung und/oder Kontaktierungsanschlussfläche kann selektiv eine Metallschicht ausgebildet sein. In einer Ausführungsform kann die Metallschicht auf der ersten Metallleitung und/oder Kontaktierungsanschlussfläche, aber nicht Metallleitung und/oder Kontaktierungsanschlussfläche ausgebildet sein. In einer Ausführungsform kann die Metallschicht durch einen Plattierungsprozess ausgebildet werden. In einer Ausführungsform kann die Metallschicht durch einen stromlosen Plattierungsprozess (eLess) ausgebildet werden. In einer Ausführungsform kann die Plattierung auf einer Kupferleitung (Cu-Leitung) und/oder Kupfer-Kontaktierungsanschlussfläche eine stabile und zuverlässige Metallschicht ausbilden und auf einer Aluminiumleitung (Al-Leitung) und/oder Aluminium-Kontaktierungsanschlussfläche keine Metallschicht ausbilden.
  • In einer Ausführungsform sind eine erste Leiterbahn oder leitende Schicht und eine zweite Leiterbahn oder leitende Schicht über einer Isolierschicht angeordnet. In einer Ausführungsform sind eine erste Leiterbahn oder leitende Schicht und eine zweite Leiterbahn oder leitende Schicht in einer Isolierschicht angeordnet. In einer Ausführungsform ist eine erste Leiterbahn oder leitende Schicht, z. B. Kupfer (Cu), in einer Isolierschicht angeordnet und ist eine zweite Leiterbahn oder leitende Schicht, z. B. Aluminium (Al), über einer Isolierschicht angeordnet. In einer Ausführungsform ist eine zweite Leiterbahn oder leitende Schicht, z. B. Aluminium (Al), in einer Isolierschicht angeordnet und ist eine erste Leiterbahn oder leitende Schicht, z. B. Kupfer (Cu), über einer Isolierschicht angeordnet.
  • Ein Vorteil von Ausführungsformen der vorliegenden Erfindung ist eine selektive und zuverlässige Stabilisierung von Leiterbahnen und/oder Anschlussflächen einer Halbleitervorrichtung. Ein weiterer Vorteil von Ausführungsformen der vorliegenden Erfindung ist die Verhinderung einer Ablagerung eines Metalls, das schlechte Hafteigenschaften aufweist, auf den darunterliegenden Leiterbahnen und/oder Anschlussflächen. Ein Vorteil von Ausführungsformen der vorliegenden Erfindung ist eine Integration einer selektiven und zuverlässigen Stabilisierung von Leiterbahnen und/oder Anschlussflächen und eines sauberen In-situ-Prozesses ohne weitere Komplexität und Kosten. Ein abermals weiterer Vorteil von Ausführungsformen der vorliegenden Erfindung ist die Verfügbarkeit einer großen Vielfalt von Schutzmaterialien als Deckmaterial. Ein abschließender Vorteil ist eine Ausbeuteverbesserung in dem Halbleiterherstellungsprozess.
  • Die 1 bis 6 zeigen Querschnittsansichten einer Halbleitervorrichtung 100 in verschiedenen Herstellungsphasen in Übereinstimmung mit Ausführungsformen, wobei die erste Leiterbahn oder leitende Schicht und die zweite Leiterbahn oder leitende Schicht in oder über einer Isolierschicht angeordnet sind.
  • 1 zeigt eine Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 weist ein Substrat 110 auf. Das Substrat 110 kann ein Halbleitermaterial wie etwa Silizium oder Germanium, ein Verbindungshalbleitermaterial wie etwa Silizium-Germanium, Indiumarsenid oder Galliumnitrid oder irgendein anderes geeignetes Material aufweisen. Das Substrat 110 kann aktive Bereiche und Isolierbereiche wie etwa Gräben aufweisen. Das Substrat 110 kann aktive Elemente wie etwa Transistoren oder Kondensatoren oder passive Elemente wie etwa Widerstände oder Filter aufweisen. Das Substrat 110 kann integrierte Schaltungen, einzelne Transistoren, Logikelemente oder Speicherelemente aufweisen. Das Substrat 110 kann einen einzelnen oder mehrere Leistungstransistoren aufweisen.
  • Auf dem Substrat 110 kann eine Isolierschicht 140 angeordnet sein. Die Isolierschicht 140 kann ein Zwischenschichtdielektrikum (ILD) sein. Die Isolierschicht oder das Zwischenschichtdielektrikum (ILD) 140 kann ein Siliziumoxid oder ein Material mit niedrigem k wie etwa poröses Silizium, durch Aufschleudern beschichtete organische Polymerdielektrika oder durch Aufschleudern beschichtete Polymerdielektrika auf Siliziumgrundlage aufweisen. Das Zwischenschichtdielektrikum (ILD) 140 kann Leiterbahnen und Kontaktlöcher aufweisen. Die Leiterbahnen und Kontaktlöcher können Aluminium oder Kupfer oder alternativ andere Metalle aufweisen. Die Leiterbahnen und Kontaktlöcher können in dem Zwischenschichtdielektrikum (ILD) 140 durch einen Einzeldamaszenerprozess, durch einen Doppeldamaszenerprozess oder durch inverse Musterungsprozesse (zunächst Ablagerung einer Metalllage, Strukturieren der Metalllage und daraufhin Füllen der Gräben mit ILD) ausgebildet werden. Das Zwischenschichtdielektrikum (ILD) 140 kann mehrere Verdrahtungsebenen aufweisen. Die Verdrahtungsebenen können Ebenen für Leiterbahnen und Kontaktlöcher wie etwa Metallebenen M1, M2, ..., Mn und Kontaktlochebenen V1, V2, ..., Vn-1 aufweisen. Die höhere Ebene von Leiterbahnen Mi kann durch Kontaktlöcher Vi mit tieferen Ebenen von Leiterbahnen Mi-1 verbunden werden, und die unterste Ebene von Leiterbahnen M1 kann über Verschlussstopfen mit in aktiven Bereichen des Substrats 110 angeordneten Kontaktbereichen wie etwa z. B. Sources, Drains, Gates oder Kondensatorplatten elektrisch verbunden werden.
  • Eine erste leitende Schicht 120, die ein erstes leitendes Material aufweist, kann in einem ersten Gebiet 102 der Halbleitervorrichtung 100 angeordnet sein, und eine zweite leitende Schicht 130, die ein zweites leitendes Material aufweist, kann in einem zweiten Gebiet 103 der Halbleitervorrichtung 100 angeordnet sein. Die erste leitende Schicht 120 und die zweite leitende Schicht 130 können Polysilizium, dotiertes Polysilizium oder ein Metall aufweisen. Geeignete Metalle sind z. B. Aluminium (Al), Kupfer (Cu), Wolfram (W), Titan (Ti), Tantal (Ta) oder Nickel (Ni). Geeignete Metalllegierungen sind z. B. Tantalnitrid (TaN), Titannitrid (TiN), Nickel-Platin (Niet), Nickel-Rhodium (NiRh), Nickel-Rhenium (NiRe), Nickelsilizid (NiSi), Titansilizid (TiSi), Wolframsilizid (WSix), Cobaltsilizid (CoSi), Nickel-Platin-Silizid (NiPtSi), Nickel-Rhodium-Silizid (NiRhSi) oder Nickel-Rhenium-Silizid. In einer Ausführungsform kann die erste leitende Schicht 120 Kupfer (Cu) aufweisen und kann die zweite leitende Schicht 130 Aluminium (Al) aufweisen. In einer anderen Ausführungsform kann die erste leitende Schicht 120 Kupfer (Cu), aber kein Aluminium (Al) aufweisen und kann die zweite leitende Schicht 130 Aluminium (Al), aber kein Kupfer (Cu) aufweisen.
  • In einer Ausführungsform können die erste leitende Schicht 120 und die zweite leitende Schicht 130 auf dem Zwischenschichtdielektrikum (ILD) 140 angeordnet sein. In einer anderen Ausführungsform können die erste leitende Schicht 120 und die zweite leitende Schicht 130 in dem Zwischenschichtdielektrikum (ILD) 140 angeordnet sein. In einer Ausführungsform kann die erste leitende Schicht 120 zu der zweiten leitenden Schicht 130 parallel sein. In einer anderen Ausführungsform kann die erste leitende Schicht 120 zu der zweiten leitenden Schicht 130 orthogonal sein oder alternativ irgendeinen Winkel aufweisen.
  • In einer Ausführungsform kann die letzte Ebene der Leiterbahnen Mn die erste leitende Schicht 120 aufweisen. In einer Ausführungsform kann die erste leitende Schicht 120 eine Kontaktierungsanschlussfläche aufweisen und kann die zweite leitende Schicht 130 eine Testanschlussfläche aufweisen. In einer anderen Ausführungsform kann die zweite leitende Schicht 130 eine Kontaktierungsanschlussfläche aufweisen.
  • Nun anhand von 2 kann auf dem Zwischenschichtdielektrikum (ILD) 140 eine Deckschicht 150 ausgebildet werden. Die Deckschicht 150 kann über dem Zwischenschichtdielektrikum (ILD) 140, der ersten leitenden Schicht 120 und der zweiten leitenden Schicht 130 abgelagert werden. In einer Ausführungsform kann die Deckschicht 150 ein Isoliermaterial, ein dielektrisches Material oder ein nichtleitendes Material aufweisen. In einer anderen Ausführungsform kann die Deckschicht 150 ein Siliziumnitrid (SiN), ein Siliziumoxid (SiO), ein Siliziumcarbid (SiC) oder ein Silizium auf Glas (SiOG) aufweisen. In einer abermals anderen Ausführungsform kann die Deckschicht 150 ein Material mit hohem k wie etwa Hafniumsilikat, Hafniumoxid, Zirkonsilikat oder Zirkonoxid, oder ein Material mit niedrigem k wie etwa poröses Silizium, durch Aufschleudern beschichtete organische Polymerdielektrika oder durch Aufschleudern beschichtete Polymerdielektrika auf Siliziumgrundlage aufweisen. Die Deckschicht 150 kann durch eine plasmaunterstützte Abscheidung aus der Gasphase (PECVD), eine Niederdruckabscheidung aus der Gasphase (LPCVD), eine Subatmosphärenabscheidung aus der Gasphase (SACVD), eine physikalische Gasphasenabscheidung (PVD), einen Schleuderbeschichtungsprozess oder ein Vakuumplasmaspritzen (VPS) ausgebildet werden. Die Deckschicht 150 kann etwa 20 nm bis etwa 200 nm dick sein.
  • Auf der Deckschicht 150 ist in dem ersten und in dem zweiten Gebiet 102, 103 eine Schicht von Photoresist 160 abgelagert. In einer Ausführungsform kann der Photoresisttyp nach Anforderungen wie etwa Haftung an der darunterliegenden Deckschicht 150 und minimale kritische Abmessungen der auszubildenden Strukturen ausgewählt sein. Zum Beispiel kann ein positiver Photoresist oder alternativ ein negativer Photoresist verwendet werden. Die Photoresistschicht 160 kann durch einen Schleuderbeschichtungsprozess aufgetragen werden. Die Photoresistschicht 160 kann etwa 2300 nm bis etwa 4100 nm dick sein.
  • Die Schicht eines Photoresists 160 wird unter Verwendung eines herkömmlichen Lithographieprozesses gemustert. Nach dem Belichten wird der Photoresist 160 entwickelt. In einem optionalen Schritt kann die Oberfläche der Schicht eines Photoresists 160 durch eine O2-Plasmabehandlung verfestigt werden. Die O2-Plasmabehandlung kann die Oberfläche des Photoresists 160 für eine Anwendung eines nachfolgenden Nassätz- oder Trockenätz-Prozessschritts verstärken. In einer Ausführungsform kann die Schicht eines Photoresists 160 selektiv entfernt werden.
  • In einer Ausführungsform kann die Schicht eines Photoresists 160 von dem ersten Gebiet 102, aber nicht von dem zweiten Gebiet 103 entfernt werden. In einer Ausführungsform kann die Schicht eines Photoresists 160 von dem ersten Gebiet 102 und von Bereichen des zweiten Gebiets 103 entfernt werden. In einer Ausführungsform kann der Photoresist 160 von allen Bereichen außer von der zweiten leitenden Schicht 130 in dem zweiten Gebiet 103 entfernt werden. Dies ist in 3 gezeigt.
  • Nun anhand von 4 kann in einer Ausführungsform das Resistmuster 160 unter Verwendung einer Nassätzchemie wie etwa mit mit DIH2O auf eine geeignete Konzentration (z. B. 0,1% oder 1%) verdünntem Wasserstofffluorid oder mit mit DIH2O auf eine geeignete Konzentration verdünntem Ammoniumfluorid auf die Deckschicht 150 übertragen werden. In einer Ausführungsform wird die Deckschicht 150 unter Verwendung eines Trockenätzens wie etwa eines reaktiven Ionenätzens (RIE) selektiv entfernt. In einer Ausführungsform kann die Deckschicht 150 über dem ersten Gebiet 102 entfernt werden, wobei die erste leitende Schicht 120 freigelegt wird. In einer Ausführungsform wird die Deckschicht 150 über dem ersten Gebiet 102 und über Bereichen des zweiten Gebiets 103 entfernt. In einer Ausführungsform kann die Deckschicht 150 von allen Bereichen außer von dem Bereich über der zweiten leitenden Schicht 130 in dem zweiten Gebiet 103 entfernt werden. Nachdem der Nass- oder Trockenätzschritt abgeschlossen ist, können verbleibende Teile der Schicht eines Photoresists 160 entfernt werden, wodurch die Deckschicht 150 in dem zweiten Gebiet 103 oder in Teilen des zweiten Gebiets 103 freigelegt wird.
  • Nun anhand von 5 kann auf der ersten leitenden Schicht 120 in dem ersten Gebiet 102 eine Metallschicht 170 abgelagert werden. Auf der zweiten leitenden Schicht 130 in dem zweiten Gebiet 103 kann die Metallschicht 170 nicht abgelagert werden. In einer Ausführungsform kann die Deckschicht 150 die Ablagerung der Metallschicht 170 auf der zweiten leitenden Schicht 130 verhindern. In einer Ausführungsform kann die Metallschicht 170 durch einen Plattierungsprozess auf der ersten leitenden Schicht 120 abgelagert werden. Der Plattierungsprozess kann auf dem Zwischenschichtdielektrikum (ILD) 140 keine Metallschicht 170 ausbilden.
  • In einer Ausführungsform kann die Metallschicht 170 durch einen stromlosen Plattierungsprozess (eLess-Plattierungsprozess) abgelagert werden. Das stromlose Plattieren, auch als chemisches oder autokatalytisches Plattieren bekannt, ist ein nichtgalvanischer Typ eines Plattierungsverfahrens, der mehrere gleichzeitige Reaktionen in einer wässrigen Lösung aufweist, die ohne die Verwendung einer äußeren elektrischen Leistung stattfinden. Die Reaktion wird ausgeführt, wenn durch ein Reduktionsmittel Wasserstoff freigesetzt und oxidiert wird, sodass auf der Oberfläche des darunterliegenden Metalls eine negative Ladung erzeugt wird. Das stromlose Plattieren kann auf den leitenden Strukturen 120, 130 und nicht auf dem Zwischenschichtdielektrikum (ILD) 140 eine Metallschicht 170 ablagern. In einer Ausführungsform kann das stromlose Plattieren die Metallschicht 170 nur auf der leitenden Schicht ablagern, die die Metallummantelung oder den Beschichtungsstapel aufnehmen soll.
  • In einer Ausführungsform kann die Metallschicht 170 durch einen Elektroplattierungsprozess ausgebildet werden. Das Elektroplattieren ist ein Plattierungsprozess, der elektrischen Strom zum Reduzieren von Kationen eines gewünschten Materials aus einer Lösung und zum Beschichten einer leitenden Schicht mit einer dünnen Schicht des Materials wie etwa eines Metalls verwendet. Beim Elektroplattieren werden einem ionischen Metall Elektronen zugeführt, um auf einer Metallschicht eine nichtionische Beschichtung auszubilden. Ein übliches System kann eine chemische Lösung mit der ionischen Form des Metalls, eine Anode (positiv geladen), die aus dem Metall bestehen kann, das plattiert wird (eine lösliche Anode), oder eine unlösliche Anode (üblicherweise Kohlenstoff, Platin, Titan, Blei oder Stahl) und schließlich eine Katode (negativ geladen), an der Elektronen zugeführt werden, um eine Lage eines nichtionischen Metalls zu erzeugen, aufweisen.
  • Die Metallschicht 170 kann ein einzelnes Metall oder einen Metallschichtstapel aufweisen. In einer Ausführungsform können als Plattierungsmaterialien Nickel-(Ni-), Chrom-(Cr-), Palladium-(Pd-), Gold-(Au-), Cobalt-(Co-), Platin-(Pt-), Silber-(Ag-) oder Kupfer-(Cu-)Plattierungslegierungen verwendet werden. In einer Ausführungsform kann die Metallschicht 170 einen Metallschichtstapel wie etwa Nickel-Molybdän-Phosphor (NiMoP), Nickel-Phosphor (NiP), Cobalt-Wolfram-Phosphor (CoWP), Nickel-Bor (NiB) oder Palladium-Kupfer (PdCu) aufweisen. In einer Ausführungsform kann der Metallschichtstapel Legierungen dieser Materialien aufweisen. Die Auswahl eines einzelnen Metalls oder eines Metallschichtstapels für die Metallschicht 170 kann von den gewünschten Lageneigenschaften abhängen. In einer Ausführungsform kann die Metallschicht 170 NiMoP und eine zusätzliche Schicht wie etwa Palladium (Pd), Chrom (Cr), Gold (Au), Zink (Zn), Platin (Pt) oder Zinn (Sn) aufweisen.
  • Je nach der spezifischen Anwendung und den gewünschten Lageneigenschaften könnte ein Metall- oder Metallschichtstapel in einem Bereich von zwei Nanometern bis zu mehreren Mikrometern für jede Schicht liegen. Die Lagenspannung oder die Oberflächenbedingungen können mit der Lagendicke variieren. In einer praktischen Anwendung, die für eine angrenzend darunterliegende dehnbare Schicht mechanische Stabilität sicherstellt, kann die Lagendicke für NiMoP in einem Bereich von etwa 1200 nm bis etwa 2200 nm variieren. Es hat sich gezeigt, dass die Palladiumdicke (Pd-Dicke) in einem Bereich von etwa 100 nm bis etwa 600 nm wirksam ist. Golddicken (Au-Dicken), die von einer Zyanidquellenchemie plattiert werden, zeigen üblicherweise ein selbstbegrenztes Ablagerungsverhalten und erzeugen Schichtdicken zwischen etwa 10 nm und etwa 50 nm.
  • Die Chemie des stromlosen Plattierens enthält allgemein seltene Erden und Edelmetallsalze. Somit können die Herstellungskosten für stromlose Plattierungsprozesse im Vergleich zu herkömmlichen Ablagerungsprozessen höher sein. In einer Ausführungsform kann die NiMoP-Dicke für die Sicherstellung der mechanischen Stabilität etwa 1300 nm sein, kann die Pd-Dicke auf der Oberseite zur Optimierung des elektrischen Kontaktwiderstands etwa 300 nm sein und kann die Dicke der Au-Lage zum Verhindern der Oxidation des darunterliegenden Pd etwa 20 nm sein.
  • Nachdem die Ablagerung der Metallschicht 170 abgeschlossen ist, kann die Deckschicht 150 durch einen Nassätzprozess oder durch einen Veraschungsprozess vollständig von der Halbleitervorrichtung 100 entfernt werden. Die optionale vollständige Entfernung der Deckschicht 150 kann die Isolierschicht oder das Zwischenschichtdielektrikum (ILD) 140 und die zweite leitende Schicht 130 freilegen. Die Beseitigung der Deckschicht 150 auf der zweiten leitenden Schicht 130 kann das Aluminiummaterial (Al-Material) der zweiten leitenden Schicht 130 freilegen. Dies ist in 6 gezeigt.
  • Obgleich Ausführungsformen der Erfindung hinsichtlich der ersten Leiterbahn oder leitenden Schicht und der zweiten Leiterbahn oder leitenden Schicht, die in der Isolierschicht oder in dem Zwischenschichtdielektrikum (ILD) angeordnet sind, nicht ausführlich beschrieben worden sind, weiß der Fachmann auf dem Gebiet, wie diese in der Isolierschicht angeordneten Leiterbahnen anzuordnen und zu verarbeiten sind.
  • Die 7 bis 11 zeigen Querschnittsansichten einer Halbleitervorrichtung 200 in verschiedenen Herstellungsphasen in Übereinstimmung mit einer Ausführungsform, wobei die erste Leiterbahn oder die zweite Leiterbahn in der Isolierschicht angeordnet ist und wobei die erste Leiterbahn oder die zweite Leiterbahn über der Isolierschicht angeordnet ist.
  • Für die verschiedenen Elemente, die in 1 bis 6 beschrieben sind, sind gleiche Bezugszeichen verwendet. Um eine Wiederholung zu vermeiden, ist hier nicht jedes in 7 bis 11 gezeigte Bezugszeichen ausführlich beschrieben. Vielmehr werden für die verschiedenen in 1 bis 6 gezeigten Materialien und Materialschichten ähnliche Bezugszeichen x10, x20, x30 usw. verwendet.
  • 7 zeigt eine Halbleitervorrichtung 200. Die Halbleitervorrichtung 200 weist eine zweite leitende Schicht 230 auf, die in einer Isolierschicht oder in einem Zwischenschichtdielektrikum (ILD) 240 angeordnet ist. Die Isolierschicht oder das Zwischenschichtdielektrikum (ILD) 240 kann eine erste Öffnung 222 in einem ersten Gebiet 202 aufweisen. Die erste Öffnung 222 in dem ersten Gebiet 202 legt ein Gebiet der zweiten leitenden Schicht 230 frei. Die Halbleitervorrichtung 200 weist eine erste leitende Schicht 220 auf, die auf der Isolierschicht oder auf dem Zwischenschichtdielektrikum (ILD) 240 angeordnet ist. Die erste leitende Schicht 220 ist von der zweiten leitenden Schicht 230 elektrisch isoliert.
  • In einer Ausführungsform kann die erste leitende Schicht 220 teilweise in der Isolierschicht oder in dem Zwischenschichtdielektrikum (ILD) 240 angeordnet sein. Der untere Teil der ersten leitenden Schicht 240 kann in einer zweiten Öffnung 223 in der Isolierschicht oder in dem Zwischenschichtdielektrikum (ILD) 240 angeordnet sein. Die zweite Öffnung 223 kann in dem zweiten Gebiet 203 angeordnet sein. Die zweite Öffnung 223 kann mit einer Auskleidung 290 ausgekleidet sein und kann mit einer ersten leitenden Schicht, die ein erstes leitendes Material 220 enthält, gefüllt sein. Die Auskleidung 290 kann eine Sperrauskleidung wie etwa z. B. eine Titannitrid-(TiN-) oder eine Tantalnitrid-(TaN-)Auskleidung aufweisen. Alternativ kann die Auskleidung 290 Titan (Ti), Wolfram (W), Titan-Silizium-Nitrid (TiSiN) oder Titan-Wolfram (TiW) aufweisen. In einer Ausführungsform können als ein Auskleidungsmaterial Perowskit-Materialien wie etwa LaCrO3 oder LaMnO3 verwendet werden.
  • In einer Ausführungsform weist die erste leitende Schicht 220 eine Metallisierungsschicht Mn auf, die auf der oberen Oberfläche angeordnet ist. Die erste leitende Schicht 220 kann Kupfer (Cu) oder Aluminium (Al) oder irgendein anderes geeignetes Metall aufweisen. In einer Ausführungsform kann die zweite leitende Schicht 230 eine Metallschicht sein und die Halbleitervorrichtung 200 gegen elektrostatische Entladung (ESD) oder andere unerwünschte Verunreinigungen abdichten. In einer Ausführungsform kann die Metallschicht 230 keine elektrische Verbindungsfunktionalität für die Halbleitervorrichtungen in dem Substrat bereitstellen. In einer Ausführungsform kann die zweite leitende Schicht 230 Kupfer (Cu) oder Aluminium (Al) oder irgendein anderes geeignetes Material aufweisen, wobei die zweite leitende Schicht 230 ein anderes Material als die erste leitende Schicht 220 sein kann.
  • In einer Ausführungsform kann die erste leitende Schicht 220 Kupfer (Cu) aufweisen und kann die zweite leitende Schicht 230 Aluminium (Al) aufweisen. Die Öffnung 222 kann ein Gebiet der zweiten leitenden Schicht 230 freilegen. Die Öffnung 222, die das Gebiet der zweiten Schicht 230 freilegt, kann Testanschlussflächen bilden. In einer Ausführungsform können die Testanschlussflächen eine sechseckige oder eine rechteckige Form bilden. In einer anderen Ausführungsform können die Testanschlussflächen eine quadratische oder irgendeine andere geeignete Form bilden. In einer Ausführungsform kann die Kupferschicht Kontaktierungsanschlussflächen bilden. In einer Ausführungsform können die Anschlussflächen ein Sechseck bilden. In einer anderen Ausführungsform können die Anschlussflächen ein Quadrat bilden oder eine rechteckige Form oder irgendeine andere geeignete Form aufweisen.
  • In einer Ausführungsform kann die erste leitende Schicht 220 parallel zu der zweiten leitenden Schicht 230 sein. In einer anderen Ausführungsform kann die erste leitende Schicht 220 orthogonal zu der zweiten leitenden Schicht 230 sein oder alternativ irgendeinen Winkel aufweisen.
  • Auf der Halbleitervorrichtung 200 kann eine Verunreinigung 280 zu finden sein. Die Verunreinigung kann eine Ablagerung von Materialien von vorhergehenden Prozessschritten sein. In einer Ausführungsform kann die Verunreinigung 280 auf der Oberfläche der Isolierschicht oder der Metall-Dielektrikumzwischenschicht (ILD) 240 zu finden sein. Das Verunreinigungsmaterial kann ein Metall, ein Halbleitermaterial oder ein Isoliermaterial sein.
  • Wie in 8 zu sehen ist, kann über dem ersten und über dem zweiten Gebiet 202, 203 der Halbleitervorrichtung 200 eine Deckschicht 250 ausgebildet werden. Die Deckschicht 250 kann über der Isolierschicht oder über dem Zwischenschichtdielektrikum (ILD) 240, über der ersten leitenden Schicht 220 und über der zweiten leitenden Schicht 230, die von der Öffnung 222 freigelegt wird, und entlang den Seitenwänden der Öffnung 222 ausgebildet werden.
  • Die Deckschicht 250 kann über der Verunreinigung 280 ausgebildet sein. In einer Ausführungsform kann die Deckschicht 250 die Verunreinigung 280 vollständig bedecken. In einer anderen Ausführungsform kann die Deckschicht 250 die Verunreinigung 280 teilweise verdecken.
  • Nun in Bezug auf 9 kann über der Halbleitervorrichtung 200 in dem ersten und in dem zweiten Gebiet 202, 203 eine Schicht eines Photoresists 260 ausgebildet werden. Die Schicht eines Photoresists 260 kann unter Verwendung eines herkömmlichen Lithographieprozesses strukturiert und gemustert werden. In einer Ausführungsform wird die Schicht eines Photoresists 260 von dem zweiten Gebiet 203, aber nicht von dem ersten Gebiet 202 entfernt. In einer Ausführungsform kann die Schicht eines Photoresists 260 von dem zweiten Gebiet 203 und von Bereichen des ersten Gebiets 202 entfernt werden. In einer Ausführungsform kann die Schicht eines Photoresists 260 wenigstens in dem Graben 222 verbleiben, wobei sie das Gebiet der zweiten leitenden Schicht 230 und der Deckschicht 250 bedeckt. In einer Ausführungsform kann die Schicht eines Photoresists 260 auf dem Boden und an den Seitenwänden des Grabens 222 über der Deckschicht 250 verbleiben. In einer Ausführungsform kann der Photoresist 260 nur von der ersten leitenden Schicht 220 in dem zweiten Gebiet 203 entfernt werden.
  • Daraufhin wird das Resistmuster durch ein Nass- oder durch ein Trockenätzen auf die Deckschicht 250 übertragen. Je nach dem Muster des Photoresists kann die Deckschicht nur in Bereichen verbleiben, in denen die Photoresistschicht 260 nicht entfernt worden ist.
  • Das Nass- oder Trockenätzen kann die Verunreinigung 280 entfernen. In einer Ausführungsform können die Deckschicht 250 und die Verunreinigung 280 gleichzeitig entfernt werden. Die Beseitigung der Verunreinigung 280 kann durch eine Dauer der Überätzzeit erzielt und gesteuert werden. In einer Ausführungsform wird die Deckschicht 250 um etwa 50% bis etwa 150% überätzt. In einer Ausführungsform wird die Deckschicht um einen Betrag von etwa 80% bis etwa 120% überätzt. In einer Ausführungsform wird die Deckschicht 250 um einen Betrag von etwa 100% überätzt. In einer Ausführungsform wird die Verunreinigung vollständig entfernt.
  • Nachdem das Überätzen abgeschlossen ist, kann der verbleibende Photoresist 260 entfernt werden wodurch die ursprünglich durch den Photoresist 260 geschützte Deckschicht 250 freigelegt wird. In einer Ausführungsform kann die Deckschicht 250 in dem ersten Gebiet 202 verbleiben. In einer Ausführungsform kann die Deckschicht 250 in dem Graben 222 verbleiben, wobei sie das freiliegende Gebiet der zweiten leitenden Schicht 230 bedeckt. In einer Ausführungsform kann die Deckschicht 250 in dem Graben 222 verbleiben, wobei sie das freiliegende Gebiet der zweiten leitenden Schicht 230 und die Seitenwände des Grabens 222 bedeckt. In einer Ausführungsform kann die Deckschicht 250 auf der Isolierschicht oder auf dem Zwischenschichtdielektrikum (ILD) 240 außer auf der ersten leitenden Schicht 220 verbleiben. In einer Ausführungsform kann die Deckschicht 250 auf dem Aluminiummaterial verbleiben. In einer Ausführungsform kann die Deckschicht 250 in Bereichen verbleiben, in denen eine Plattierung einer Metallschicht nicht erwünscht ist. Dies ist in 10 gezeigt.
  • 11 zeigt die Halbleitervorrichtung 200, nachdem auf der ersten leitenden Schicht 220 eine Metallschicht 270 ausgebildet worden ist. In einer Ausführungsform kann die Metallschicht nur über der ersten leitenden Schicht 220 ausgebildet werden. In einer Ausführungsform kann die Metallschicht 270 durch einen Plattierungsprozess ausgebildet werden. In einer Ausführungsform kann die Metallschicht 270 durch einen stromlosen Plattierungsprozess ausgebildet werden. In einer anderen Ausführungsform wird die Metallschicht 270 durch einen Elektroplattierungsprozess ausgebildet. In einer Ausführungsform ist die Metallschicht 270 ein Schichtstapel, der Nickel-Molybdän-Phosphor(NiMOP) auf Kupfer (Cu) umfasst. In einer Ausführungsform ist das Metall 270 ein Schichtstapel, der NiMoP und Palladium (Pd) auf Kupfer (Cu) aufweist. In einer anderen Ausführungsform weist die Metallschicht 270 Nickel-Phosphor (NiP) und Palladium (Pd) auf Kupfer (Cu) auf. In einer anderen Ausführungsform kann das Metall 270 Nickel-Phosphor (NiP) und Palladium (Pd) auf Aluminium (Al) aufweisen.
  • In einer Ausführungsform kann auf der Verunreinigung 280 keine Metallschicht 270 ausgebildet werden, da die Deckschicht 250 entweder die Verunreinigung 280 bedeckt hat oder die Deckschicht 250 und die Verunreinigung 280 vor Ausbildung der Metallschicht 270 entfernt worden sind.
  • Obgleich Ausführungsformen der Erfindung hinsichtlich der ersten leitenden Schicht 220, die in der Isolierschicht oder in dem Zwischenschichtdielektrikum (ILD) 240 angeordnet ist, und der zweiten leitenden Schicht 230 auf der Isolierschicht oder auf dem Zwischenschichtdielektrikum (ILD) 240 nicht ausführlich beschrieben worden sind, weiß der Fachmann auf dem Gebiet, wie diese Schichten dementsprechend anzuordnen sind. Obgleich Ausführungsformen der Erfindung hinsichtlich der Ummantelung einer in der Isolierschicht angeordneten leitenden Schicht nicht ausführlich beschrieben worden sind, weiß der Fachmann auf dem Gebiet darüber hinaus, wie eine Metallschicht 270 auf einer in der Isolierschicht oder in dem Zwischenschichtdielektrikum (ILD) 240 angeordneten leitenden Schicht abzulagern ist.
  • Obgleich diese Erfindung anhand veranschaulichender Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht in einem beschränkenden Sinn verstanden werden. Für den Fachmann auf dem Gebiet sind anhand der Beschreibung verschiedene Änderungen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung offensichtlich. Somit sollen die beigefügten Ansprüche alle derartigen Änderungen oder Ausführungsformen enthalten.

Claims (20)

  1. Halbleitervorrichtung (100), die aufweist: ein Substrat (110), das ein erstes Gebiet (102) und ein zweites Gebiet (103) aufweist; eine Isolierschicht (140), die auf dem Substrat (110) angeordnet ist; eine erste leitende Schicht (120), die in oder auf der Isolierschicht (140) in dem ersten Gebiet (102) angeordnet ist, und eine zweite leitende Schicht (130), die in oder auf der Isolierschicht (140) in dem zweiten Gebiet (103) angeordnet ist, wobei die erste leitende Schicht (120) ein erstes leitendes Material aufweist und die zweite leitende Schicht (130) ein zweites leitendes Material aufweist und wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet; und eine Metallschicht (170), die auf der ersten leitenden Schicht (120) angeordnet ist.
  2. Halbleitervorrichtung (100) gemäß Anspruch 1, wobei die Metallschicht (170) direkt auf der ersten leitenden Schicht (120) angeordnet ist und wobei auf der zweiten leitenden Schicht (130) keine Metallschicht (170) angeordnet ist.
  3. Halbleitervorrichtung (100) gemäß Anspruch 1 oder 2, wobei die Metallschicht (170) einen Schichtstapel aufweist, der NiMoP, NiP, CoWP, NiB oder PdCu aufweist.
  4. Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 3, wobei das erste leitende Material Kupfer ist und das zweite leitende Material Aluminium ist oder wobei das erste leitende Material Aluminium ist und das zweite leitende Material Kupfer ist.
  5. Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 4, wobei die erste leitende Schicht (120) eine erste Anschlussfläche aufweist und die zweite leitende Schicht (130) eine zweite Anschlussfläche aufweist.
  6. Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 5, die ferner eine Deckschicht (150) aufweist, die in einem Bereich außerhalb der ersten leitenden Schicht (120) angeordnet ist.
  7. Halbleitervorrichtung (100) gemäß Anspruch 6, wobei die Deckschicht (150) ein Siliziumnitrid, ein Siliziumoxid, ein Siliziumcarbid, ein Silizium auf Glas (SiOG), ein Material mit hohem k oder ein Material mit niedrigem k aufweist.
  8. Halbleitervorrichtung (100) gemäß Anspruch 6 oder 7, wobei die Deckschicht (150) nur auf der zweiten leitenden Schicht (130) angeordnet ist.
  9. Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 8, wobei das Isoliermaterial ein Zwischenschichtdielektrikum aufweist.
  10. Verfahren zur Herstellung einer Halbleitervorrichtung (100), wobei das Verfahren aufweist: Ausbilden einer Isolierschicht (140) auf einem Substrat (110), wobei das Substrat (110) ein erstes Gebiet (102) und ein zweites Gebiet (103) aufweist; Ausbilden einer ersten leitenden Schicht (120), die ein erstes leitendes Material aufweist, in dem ersten Gebiet (102) auf oder in der Isolierschicht (140), Ausbilden einer zweiten leitenden Schicht (130), die ein zweites leitendes Material aufweist, in dem zweiten Gebiet (103) auf oder in der Isolierschicht (140), wobei sich das erste leitende Material von dem zweiten leitenden Material unterscheidet; und selektives Ausbilden einer Metallschicht (170) auf der ersten leitenden Schicht (120).
  11. Verfahren gemäß Anspruch 10, wobei das selektive Ausbilden der Metallschicht (170) auf der ersten leitenden Schicht (120) das Ausbilden der Metallschicht (170) direkt auf der ersten leitenden Schicht (120), aber nicht das Ausbilden der Metallschicht (170) direkt auf der zweiten leitenden Schicht (130) aufweist.
  12. Verfahren gemäß Anspruch 10 oder 11, wobei das selektive Ausbilden der Metallschicht (170) auf dem ersten leitenden Material aufweist: Ausbilden einer Deckschicht (150) über der ersten leitenden Schicht (120) in dem ersten Gebiet (102) und der zweiten leitenden Schicht (130) in dem zweiten Gebiet (103); Entfernen der Deckschicht (150) über der ersten leitenden Schicht (120) in dem ersten Gebiet (102); Plattieren der ersten leitenden Schicht (120) in dem ersten Gebiet (102) zum Ausbilden der Metallschicht (170) auf der ersten leitenden Schicht (120).
  13. Verfahren gemäß Anspruch 12, das ferner das Entfernen der Deckschicht (150) über der zweiten leitenden Schicht (130) in dem zweiten Gebiet (103) nach dem Plattieren der ersten leitenden Schicht (120) in dem ersten Gebiet (102) aufweist.
  14. Verfahren gemäß Anspruch 12 oder 13, wobei die Deckschicht (150) SiN, SiO, SiC, Silizium auf Glas, ein Material mit hohem k oder ein Material mit niedrigem k aufweist.
  15. Verfahren gemäß einem der Ansprüche 10 bis 14, wobei das erste leitende Material Kupfer aufweist und das zweite leitende Material Aluminium aufweist.
  16. Verfahren gemäß einem der Ansprüche 10 bis 15, wobei die erste leitende Schicht (120) eine Landeanschlussfläche für einen Kontaktierungsdraht aufweist.
  17. Verfahren gemäß einem der Ansprüche 10 bis 16, wobei die Metallschicht (170) einen Schichtstapel aufweist, der NiMoP, NiP, CoWP, NiB oder PdCu aufweist.
  18. Verfahren gemäß einem der Ansprüche 10 bis 17, wobei die Isolierschicht (140) ein Zwischenschichtdielektrikum aufweist.
  19. Verfahren zum Reinigen einer Halbleitervorrichtung (100), wobei das Verfahren aufweist: Ausbilden einer Isolierschicht (140) auf einem Substrat (110), wobei das Substrat (110) ein erstes Gebiet (102) und ein zweites Gebiet (103) aufweist; Ausbilden einer ersten leitenden Schicht (120) in dem ersten Gebiet (102) auf oder in der Isolierschicht (140), Ausbilden einer zweiten leitenden Schicht (130) in dem zweiten Gebiet (103) auf oder in der Isolierschicht (140); Ausbilden einer Deckschicht (150) über der Isolierschicht (140), der ersten leitenden Schicht (120) und der zweiten leitenden Schicht (130), wobei die Deckschicht (150) eine metallische Verunreinigung bedeckt; selektives Ausbilden eines Photoresists (160) in einem Bereich über der Deckschicht (150); und Entfernen der Deckschicht (150) und der Metallverunreinigung, die nicht von dem Photoresist (160) bedeckt sind.
  20. Verfahren gemäß Anspruch 19, wobei das Entfernen der Deckschicht (150) das Überätzen der Deckschicht (150) um einen Betrag von etwa 80% bis etwa 120% aufweist.
DE102011050953.4A 2010-07-14 2011-06-09 Halbleitervorrichtung und Verfahren zu deren Herstellung Active DE102011050953B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/836,151 US8586472B2 (en) 2010-07-14 2010-07-14 Conductive lines and pads and method of manufacturing thereof
US12/836,151 2010-07-14

Publications (2)

Publication Number Publication Date
DE102011050953A1 true DE102011050953A1 (de) 2012-02-23
DE102011050953B4 DE102011050953B4 (de) 2016-01-07

Family

ID=45466319

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011050953.4A Active DE102011050953B4 (de) 2010-07-14 2011-06-09 Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (2)

Country Link
US (3) US8586472B2 (de)
DE (1) DE102011050953B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627335B2 (en) * 2014-05-08 2017-04-18 Infineon Technologies Ag Method for processing a semiconductor workpiece and semiconductor workpiece
CN105762082B (zh) * 2014-12-19 2018-10-23 深南电路有限公司 一种封装基板的制作方法及封装基板
JP6916203B2 (ja) * 2016-11-25 2021-08-11 古河電気工業株式会社 伝送路
US11705414B2 (en) * 2017-10-05 2023-07-18 Texas Instruments Incorporated Structure and method for semiconductor packaging
US11024344B2 (en) 2018-10-09 2021-06-01 International Business Machines Corporation Landing pad in interconnect and memory stacks: structure and formation of the same
CN110571134B (zh) * 2019-08-06 2021-10-22 成都拓维高科光电科技有限公司 一种挡板上钼及其氧化物的清洗工艺

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109372A (en) * 1977-05-02 1978-08-29 International Business Machines Corporation Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure
TW377495B (en) * 1996-10-04 1999-12-21 Hitachi Ltd Method of manufacturing semiconductor memory cells and the same apparatus
US6175145B1 (en) * 1997-07-26 2001-01-16 Samsung Electronics Co., Ltd. Method of making a fuse in a semiconductor device and a semiconductor device having a fuse
JP3545177B2 (ja) * 1997-09-18 2004-07-21 株式会社荏原製作所 多層埋め込みＣｕ配線形成方法
JP3177973B2 (ja) * 1999-01-28 2001-06-18 日本電気株式会社 半導体装置の製造方法
JP4237332B2 (ja) * 1999-04-30 2009-03-11 株式会社東芝 半導体装置の製造方法
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
FR2813145B1 (fr) * 2000-08-18 2002-11-29 St Microelectronics Sa Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant
US6617689B1 (en) * 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
US6660646B1 (en) * 2000-09-21 2003-12-09 Northrop Grumman Corporation Method for plasma hardening photoresist in etching of semiconductor and superconductor films
US6426558B1 (en) * 2001-05-14 2002-07-30 International Business Machines Corporation Metallurgy for semiconductor devices
US6749760B2 (en) 2001-10-26 2004-06-15 Intel Corporation Etchant formulation for selectively removing thin films in the presence of copper, tin, and lead
JP3944838B2 (ja) * 2002-05-08 2007-07-18 富士通株式会社 半導体装置及びその製造方法
KR100445638B1 (ko) * 2002-07-26 2004-08-25 삼성전자주식회사 전기적으로 분리된 영역들을 연결하는 상호 연결 구조 및그 제조방법
TWI338346B (en) * 2002-09-20 2011-03-01 Semiconductor Energy Lab Display device and manufacturing method thereof
US20040058526A1 (en) * 2002-09-24 2004-03-25 Infineon Technologies North America Corp. Via liner integration to avoid resistance shift and resist mechanical stress
JP2004247337A (ja) * 2003-02-10 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
US6787458B1 (en) 2003-07-07 2004-09-07 Advanced Micro Devices, Inc. Polymer memory device formed in via opening
US7207096B2 (en) * 2004-01-22 2007-04-24 International Business Machines Corporation Method of manufacturing high performance copper inductors with bond pads
US7435074B2 (en) * 2004-03-13 2008-10-14 International Business Machines Corporation Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning
US7410894B2 (en) * 2005-07-27 2008-08-12 International Business Machines Corporation Post last wiring level inductor using patterned plate process
US8399989B2 (en) * 2005-07-29 2013-03-19 Megica Corporation Metal pad or metal bump over pad exposed by passivation layer
JPWO2007078011A1 (ja) * 2006-01-06 2009-06-11 日本電気株式会社 多層配線の製造方法と多層配線構造
US8836146B2 (en) 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US7446058B2 (en) * 2006-05-25 2008-11-04 International Business Machines Corporation Adhesion enhancement for metal/dielectric interface
US8022552B2 (en) * 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
KR100755373B1 (ko) * 2006-09-15 2007-09-04 삼성전자주식회사 도전성 산화막을 갖는 콘택 구조체, 이를 채택하는강유전체 메모리 소자 및 그 제조방법들
JP2008117853A (ja) * 2006-11-01 2008-05-22 Toshiba Corp 半導体装置およびその製造方法
FI20065696A0 (fi) 2006-11-03 2006-11-03 Nokia Corp Radioprosessin ohjaus
TW200824096A (en) * 2006-11-28 2008-06-01 Promos Technologies Inc Method of fabricating capacitor and electrode thereof
WO2009001780A1 (ja) * 2007-06-22 2008-12-31 Rohm Co., Ltd. 半導体装置およびその製造方法
US7977798B2 (en) * 2007-07-26 2011-07-12 Infineon Technologies Ag Integrated circuit having a semiconductor substrate with a barrier layer
US20090146181A1 (en) * 2007-12-07 2009-06-11 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing diffused source/drain extensions
KR100933685B1 (ko) * 2007-12-18 2009-12-23 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
US8486823B2 (en) * 2008-03-07 2013-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming through via
US7964965B2 (en) * 2008-03-31 2011-06-21 Intel Corporation Forming thick metal interconnect structures for integrated circuits
DE102008021568B3 (de) * 2008-04-30 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
US8017514B2 (en) * 2008-05-05 2011-09-13 International Business Machines Corporation Optically transparent wires for secure circuits and methods of making same
US8264077B2 (en) * 2008-12-29 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips
US8405201B2 (en) * 2009-11-09 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure
US8183103B2 (en) * 2010-03-04 2012-05-22 United Microelectronics Corp. Integrated circuit structure including schottky diode and method for manufacturing the same

Also Published As

Publication number Publication date
US20150194398A1 (en) 2015-07-09
US8586472B2 (en) 2013-11-19
US9006898B2 (en) 2015-04-14
US20140048940A1 (en) 2014-02-20
US20120013011A1 (en) 2012-01-19
DE102011050953B4 (de) 2016-01-07

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102013103206B4 (de) Durchkontaktierungsstruktur sowie Verfahren
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102013101935B4 (de) Schutzschichten für leitfähige Pads und Verfahren zu deren Ausbildung
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102013111452B4 (de) Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102019217879B4 (de) Verbindungsstruktur für obere Elektrode und Herstellungsverfahren
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009032263A1 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102008016427A1 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
WO2000001010A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE102014118991A1 (de) Verbindungsstruktur für Halbleitervorrichtungen
DE102004005697A1 (de) Widerstandsfähige Via-Struktur und zugehöriges Herstellungsverfahren
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102008044988A1 (de) Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
DE102019118681B4 (de) Leistungs-Metallisierungsstruktur für Halbleitervorrichtungen
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
DE102014116262B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative