KR100933685B1 - 필링 방지를 위한 본딩패드 및 그 형성 방법 - Google Patents

필링 방지를 위한 본딩패드 및 그 형성 방법 Download PDF

Info

Publication number
KR100933685B1
KR100933685B1 KR1020070133331A KR20070133331A KR100933685B1 KR 100933685 B1 KR100933685 B1 KR 100933685B1 KR 1020070133331 A KR1020070133331 A KR 1020070133331A KR 20070133331 A KR20070133331 A KR 20070133331A KR 100933685 B1 KR100933685 B1 KR 100933685B1
Authority
KR
South Korea
Prior art keywords
pattern
film
bonding pad
forming
dummy pattern
Prior art date
Application number
KR1020070133331A
Other languages
English (en)
Other versions
KR20090065824A (ko
Inventor
김정수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070133331A priority Critical patent/KR100933685B1/ko
Priority to US12/164,773 priority patent/US8119515B2/en
Publication of KR20090065824A publication Critical patent/KR20090065824A/ko
Application granted granted Critical
Publication of KR100933685B1 publication Critical patent/KR100933685B1/ko
Priority to US13/240,960 priority patent/US20120013010A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 와이어본딩(wire bonding)시 본딩패드부의 필링(peeling)을 방지하기 위한 본딩패드 및 그 형성방법에 관한 것으로, 이를 위한 본 발명의 본딩패드는, 절연막 상에 형성되고 본딩이 이루어지는 도전패턴 및 상기 절연막을 관통하고 일부가 상기 도전패턴의 저면에 박힌 형태를 갖는 더미패턴을 포함하고 있으며, 본 발명에 따르면, 더미패턴의 일부가 도전패턴의 저면에 박힌 형태를 가짐으로써, 와이어본딩시 본딩패드의 필링을 방지할 수 있는 효과가 있다.
본딩패드, 일체형, 와이어본딩, 필링

Description

필링 방지를 위한 본딩패드 및 그 형성 방법{BONDING PAD FOR PREVENTED PAD PEELING AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 와이어본딩(wire bonding)시 본딩패드부의 필링(peeling)을 방지하기 위한 본딩패드 및 그 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정 중 패키지(Package) 공정에 있어서, 와이어본딩(Wire bonding)은 칩(Chip)에 제공되어 있는 본딩패드부의 금속패드(Metal pad)와 외부소자와의 연결을 위한 리드프레임(Leadframe)을 전기적으로 연결시키는 공정이다. 일예로, 와이어본딩시 금속패드 위에서는 볼 본딩(Ball bonding)이 진행되고 있다. 그리고, 본딩이 이루어지는 본딩패드부는 다층의 금속막들과 다층의 금속막들 사이에 채워진 절연막을 포함한다.
도 1은 종래기술에 따른 본딩패드 구조를 도시한 단면도이고, 도 2는 종래기술에 따른 와이어본딩시 문제점을 나타낸 전자주사현미경 이미지이다.
도 1을 참조하면, 종래기술의 본딩패드는 제1금속막(11), 제2금속막(13) 및 제3금속막(15)을 포함하고, 제1금속막(11)과 제2금속막(15) 사이에는 제1절연막(12)이 형성되고, 제2금속막(13)과 제3금속막(15) 사이에는 제2절연막(14)이 형성되며, 제3금속막(15) 상에 본딩이 이루어질 제3금속막(15)의 일부를 노출시키는 보호막(Passivation, 16)이 형성되어 있다.
그러나, 종래기술에서는 도 2에 나타낸 것처럼, 와이어본딩시 본딩패드 즉, 제3금속막(15)이 뜯겨지거나, 제3금속막(15)과 함께 제2절연막(14)까지 뜯겨지는 패드필링(Pad Peeling, 13)이 발생한다. 이러한 패드필링은 본딩패드부의 제3금속막(15)을 노출시키기 위한 보호막(16) 식각공정시 발생하는 제3금속막(15)의 손실로 인하여 제3금속막(15)의 두께가 얇아지기 때문에 발생한다. 구체적으로, 두께가 얇아진 제3금속막(15)은 후속 와이어본딩 과정에서 제3금속막(15)에 가해지는 힘 또는 응력(stress)를 견디지 못하고 제3금속막(15)내 크랙(crack)이 발생하여 패드필링을 유발한다. 또한, 제3금속막(15)에 발생한 크랙은 제2절연막(14)으로 전달되어 제2절연막(14)의 막질을 저하시켜게 되고, 이로 인해 패드필링이 보다 심화된다. 이러한 패드필링은 와이어본딩시 본딩페일(Bonding Fail)을 유발하여 반도체 소자의 수율(yield)을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 와이어본딩 공정시 본딩패드의 패드필링을 방지할 수 있는 본딩패드 및 그 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 본딩패드는, 절연막 상에 형성되고 본딩이 이루어지는 도전패턴 및 상기 절연막을 관통하고 일부가 상기 도전패턴의 저면에 박힌 형태를 갖는 더미패턴을 포함한다. 이때, 상기 절연막은 리세스패턴을 구비하고, 상기 도전패턴과 상기 더미패턴이 접하는 영역이 상기 리세스패턴 내부에 형성될 수 있다.
또한, 본 발명의 본딩패드는, 상기 리세스패턴 측벽에 형성된 접착막을 더 포함할 수 있으며, 상기 접착막은 스페이서 형태일 수 있다.
상기 더미패턴은 복수의 슬릿(slit)이 매트릭스(matrix) 형태로 배열된 패턴일 수 있으며, 상기 도전패턴의 저면에 박힌 상기 더미패턴의 높이는 상기 더미패턴의 전체높이 대비 25% ~ 75% 범위일 수 있다.
상기 도전패턴, 상기 더미패턴 및 상기 접착막은 금속막 예컨대, 알루미늄막, 구리막 및 텅스텐막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 본딩패드 형성방법은, 더미패턴을 형성하는 단계; 상기 더미패턴을 덮도록 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 더미패턴의 일부를 상기 절연막 위로 돌출시키는 리세스패턴을 형성하는 단계 및 상기 절연막 위로 돌출된 상기 더미패턴을 덮도록 본딩이 이루어지는 도전패턴을 형성하는 단계를 포함한다. 또한, 상기 리세스패턴 측벽에 접착막을 형성하는 단계를 더 포함할 수 있으며, 상기 접착막은 스페이서 형태를 갖도록 형성할 수 있다.
상기 더미패턴은 복수의 슬릿이 매트릭스 형태로 배열된 패턴으로 형성할 수 있으며, 상기 절연막 위로 돌출된 상기 더미패턴의 높이는 더미패턴 전체높이 대비 25% ~ 75% 범위를 갖도록 형성할 수 있다.
상기 더미패턴, 상기 도전패턴 및 상기 접착막은 금속막 예컨대, 알루미늄막, 구리막 및 텅스텐막으로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있다.
본 발명은 절연막 위로 돌출된 더미패턴을 본딩이 이루어지는 도전패턴이 덮도록 형성하여 더미패턴과 도전패턴을 일체형으로 형성함으로써, 와이어본딩시 본딩패드의 필링을 방지할 수 있는 효과가 있다.
또한, 본 발명은 더미패턴의 일부가 절연막 위로 돌출하도록 형성함으로써, 절연막과 도전패턴 사이의 접촉면적을 감소시켜 와이어본딩시 본딩패드의 필링을 보다 효과적으로 방지할 수 있는 효과가 있다.
또한, 본 발명은 절연막 위로 돌출된 더미패턴을 덮도록 도전패턴을 형성함으로써, 도전패턴의 두께를 증가시킬 수 있으며, 이를 통하여 도전패턴을 노출시키기 위한 보호막 식각공정시 도전패턴에 크랙이 발생하는 것을 완화시킬 수 있는 효과가 있다. 이로써, 와이어본딩시 본딩패드의 필링을 보다 효과적으로 방지할 수 있는 효과가 있다.
또한, 본 발명은 스페이서 형태의 접착막을 형성하여 절연막과 도전패턴 사이의 접착력을 증가시킴으로써, 와이어본딩시 본딩패드의 필링현상을 보다 효과적으로 방지할 수 있는 효과가 있다.
이로써, 본 발명은 본딩패드의 필링을 방지하여 패키지의 수율을 향상시킬 수 있으며, 생산비용을 절감할 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
본 발명은 와이어본딩(wire bonding)시 본딩패드(bonding pad)에 가해지는 힘 또는 응력(stress)에 의해 발생하는 본딩패드의 패드필링을 방지하는 기술로서 패키지(package)를 하기 위해 본딩패드에 볼 본딩(ball bonding)을 실시하는 메모리의 패드 형성 공정에 적용하는 기술이다. 그 이외에도 본딩패드와 같은 형태의 큰 패턴(Large Pattern)을 형성하는 공정 분야에서 발생할 수 있는 모든 패드필링을 방지하는 기술로 이용 가능하다.
후술한 본 발명의 실시예에서는 다층의 금속막들과 금속막들 사이에 형성된 절연막을 포함하는 본딩패드에 있어서, 본딩이 이루어지는 최상층의 금속막과 최상층 금속막 아래의 금속막을 일체형(one body)으로 형성하여 본딩패드의 필링을 방지하는 것을 기술적 원리로 한다.
도 3은 본 발명의 실시예에 따른 본딩패드를 도시한 평면도이고, 도 4는 본 발명의 실시예에 따른 본딩패드를 도 3에 도시된 X-X` 절취선을 따라 도시한 단면도이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명의 본딩패드는 절연막(22) 상에 형성되고 본딩이 이루어지는 도전패턴(25) 및 절연막(22)을 관통하고 일부가 도전패턴(25)의 저면에 박힌 형태를 갖는 더미패턴(21)을 포함한다. 이때, 절연막(22)은 리세스패턴(23)을 구비할 수 있으며, 도전패턴(25)과 더미패턴(21)이 접하는 영역은 리세스패턴(23) 내부에 형성될 수 있다. 또한, 본 발명의 본딩패드는 리세스패턴(23) 측벽에 형성된 접착막(24)을 더 포함할 수 있다. 이때, 접착막(24)은 스페이서(spacer) 형태로 형성할 수 있으며, 리세스패턴(23) 측벽에서의 도전패턴(25)과 절연막(22) 사이의 접착특성을 개선시키는 역할을 수행한다.
여기서, 본 발명의 본딩패드는 더미패턴(21)의 일부가 도전패턴(25)의 저면에 박힌 형태를 갖는다. 구체적으로, 더미패턴(21)이 절연막(22)을 관통하고, 일부가 절연막(22) 위로 돌출된 구조를 갖고, 본딩이 이루어지는 도전패턴(25)이 돌출 된 더미패턴(21)을 덮는 구조로 형성되어 있다. 즉, 본 발명은 본딩이 이루어지는 도전패턴(25)과 더미패턴(21)이 일체형(one body)으로 형성된 것을 특징으로 한다. 이처럼, 도전패턴(25)과 더미패턴(21)을 일체형으로 형성하여 이들 사이의 결속력을 증가시킴으로써, 본딩패드의 필링을 방지할 수 있다. 이때, 도전패턴(25)과 더미패턴 (21)사이의 결속력을 증가시키기 위하여 절연막(22) 위로 돌출된 더미패턴(21)의 높이는 더미패턴(21)의 전체높이 대비 25% ~ 75% 범위일 수 있다.
또한, 더미패턴(21)은 복수의 슬릿(slit)이 매트릭스(matrix) 형태로 배열된 패턴일 수 있다. 이는 도전패턴(25)과 더미패턴(21) 사이의 접촉면적을 증가시켜 이들 사이의 결속력을 더욱 증가시키기 위한 것으로, 이를 통하여 본딩패드의 필링을 보다 효과적으로 방지할 수 있다.
또한, 더미패턴(21)은 절연막(22)을 관통하고, 절연막(22) 위로 일부가 돌출된 구조를 가짐으로써, 절연막(22)과 도전패턴(25) 사이의 접촉면적을 감소시켜 본딩패드의 필링을 보다 효과적으로 방지할 수 있다. 잘 알려진 바와 같이, 본딩패드 하부 절연막(22)으로 사용되는 산화막 예컨대, SOG(Spin On Glass)는 막내 탄소와 같은 불순물을 함유하고 있기 때문에 경도(hardness)가 낮다. 이로 인하여 와이어본딩시 본딩패드에 가해지는 힘 또는 응력(stress)에 의하여 쉽게 막질이 저하되어 본딩패드의 필링을 유발하는 원인으로 지목되어 왔었다. 따라서, 도전패턴(25)과 절연막(22) 사이의 접촉면적을 감소시킴으로써, 절연막(22)의 막질 저하에 따른 본딩패드의 필링을 방지할 수 있다.
또한, 본 발명의 본딩패드는 본딩패드부의 도전패턴(25) 표면을 노출시키는 보호막(26)을 더 포함할 수 있다.
상술한 도전패턴(25), 더미패턴(21) 및 접착막(24)은 금속막 예컨대, 알루미늄(Al)막, 구리(Cu)막 및 텅스텐(W)막으로 이루어진 그룹으로부터 선택된 어느 하나일 수 있다.
이와 같이, 본 발명은 본딩패드의 필링을 방지함으로써, 패키지의 수율을 향상시킬 수 있으며, 이를 통하여 생산비용을 절감할 수 있다.
이하, 상술한 본 발명의 실시예에 따른 본딩패드의 형성방법에 대하여 설명한다. 여기서는, 다층의 금속막들 예컨대, 제1금속막 내지 제3금속막을 갖고, 금속막들 사이에 절연막이 형성된 TLM(Tri Layer Metallization) 구조에 본 발명의 본딩패드를 적용한 경우를 예를 들어 설명한다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 본딩패드 형성방법을 도시한 공정단면도이다.
도 5a에 도시된 바와 같이, 제1금속막(31)을 형성한 후, 제1금속막(31) 상에 제1절연막(32)을 형성한다. 이때, 제1금속막(31)은 배선으로서 기능을 수행하며, 알루미늄막, 구리막 또는 텅스텐막 중 어느 하나로 형성할 수 있다.
제1절연막(32)은 금속간절연막(Inter Metal Dielectric, IMD)으로서 산화막으로 형성할 수 있다. 바람직하게는 제1절연막(32)으로 저유전율막을 사용하는 것이 좋다. 이는 제1금속막(31)과 후속 공정을 통하여 형성될 제2금속막(34) 및 더미패턴(34A) 사이의 기생 캐패시턴스를 감소시킬 수 있기 때문이다.
다음으로, 제1절연막(32)을 선택적으로 식각하여 제1금속막(31)의 상부면을 노출시키는 콘택홀을 형성한 후, 콘택홀을 도전막으로 매립하여 제1금속막(21)과 제2금속막(34)을 전기적으로 연결하는 제1플러그(33)를 형성한다.
다음으로, 제1절연막(32) 상에 제2금속막(34)을 형성한 후, 제2금속막(34)을 선택적으로 식각하여 더미패턴(34A)을 형성한다. 이때, 제2금속막(34)은 배선으로서 기능을 수행하며, 알루미늄막, 구리막 또는 텅스텐막 중 어느 하나로 형성할 수 있다.
여기서, 더미패턴(34A)은 배선으로서 기능을 수행하지 않으며, 제2금속막(34)과 전기적으로 분리될 수 있도록 형성하는 것이 바람직하다. 또한, 더미패턴(34A)은 후속 공정을 통하여 형성될 본딩이 이루어지는 도전패턴과 더미패턴(34A) 사이의 접촉면적을 증가시켜 이들 사이의 결속력을 증가시키기 위하여 복수의 슬릿이 매트릭스 형태로 배열된 패턴으로 형성할 수 있다. 이외에도, 후속 공정을 통하여 형성될 도전패턴과 접촉면적을 증가시킬 수 있는 다양한 형태의 패턴으로 형성할 수 있다.
다음으로, 제2금속막(34) 및 더미패턴(34A)을 덮도록 제2절연막(35)을 형성한다. 이때, 제2절연막(35)은 금속간절연막(IMD)으로 산화막으로 형성할 수 있다. 바람직하게는 제2절연막(35)을 저유전율막으로 형성하는 것이 좋은데, 이는 제2금속막(34) 및 더미패턴(34A)과 후속공정을 통하여 형성될 제3금속막 사이의 기생 캐패시턴스를 감소시킬 수 있기 때문이다.
도 5b에 도시된 바와 같이, 제2절연막(35)을 선택적으로 리세스(recess) 식각하여 더미패턴(34A)의 상부면을 노출시키는 리세스패턴(36)을 형성한다. 이때, 리세스패턴(36)을 형성함과 동시에 제2금속막(34)의 상부면을 노출시키는 콘택홀(37)을 형성할 수 있다. 여기서, 콘택홀(37)은 후속 공정을 통하여 형성될 제3금속막과 제2금속막(34)을 전기적으로 연결하는 제2플러그를 형성하기 위한 것으로, 콘택홀(37)의 선폭은 리세스패턴(36)의 선폭보다 작다.
다음으로, 제2절연막(35) 전면에 플러그용 도전막(38)을 형성한다. 이때, 플러그용 도전막(38)은 금속막 예컨대, 텅스텐막으로 형성할 수 있다. 여기서, 콘택홀(37)의 선폭에 비하여 리세스패턴(36)의 선폭이 더 크기 때문에 플러그용 도전막(38)을 형성하는 과정에서 콘택홀(37)에는 플러그용 도전막(38)이 완전히 매립되고, 리세스패턴(36)에서는 리세스패턴(36)의 표면을 따라 플러그용 도전막(38)이 형성된다.
도 5c에 도시된 바와 같이, 제2절연막(35)의 표면이 노출되도록 전면식각(etch back)공정을 실시한다. 이로써, 콘택홀(37)을 매립하는 제2플러그(38A)을 형성함과 동시에 리세스패턴(36)의 측벽에 접착막(38B)을 형성할 수 있다. 이때, 접착막(38B)은 리세스패턴(36) 측벽에 스페이서(spacer) 형태로 형성되며, 후속 공정을 통하여 형성될 도전패턴과 제2절연막(35) 사이의 접착력을 증가시키는 역할을 수행한다.
도 5d에 도시된 바와 같이, 제2절연막(35) 상에 리세스패턴(36)이 형성된 영역을 오픈하는 감광막패턴(39)을 형성한 후, 감광막패턴(39)과 접착막(38B)을 식각장벽(etch barrier)으로 리세스패턴(36) 하부면의 제2절연막(35)을 식각하여 더미패턴(34A)의 일부를 제2절연막(35) 위로 돌출시킨다. 이때, 돌출되는 더미패 턴(34A)의 높이는 더미패턴(34A)의 전체높이 대비 25% ~ 75% 범위가 되도록 식각공정을 제어하는 것이 바람직하다.
여기서, 더미패턴(34A)의 일부를 제2절연막(35) 위로 돌출시키는 이유는 후속 공정을 통하여 형성될 도전패턴과 더미패턴(34A)을 일체형으로 형성하기 위함이다.
다음으로, 스트립(strip)공정을 실시하여 감광막패턴(39)을 제거한다.
도 5e에 도시된 바와 같이, 제2절연막(35) 상에 더미패턴(34A)을 덮도록 제3금속막을 형성한 후, 제3금속막을 선택적으로 식각하여 본딩이 이루어지는 도전패턴(40)을 형성한다. 이때, 도전패턴(40)은 알루미늄막, 구리막 또는 텅스텐막 중 어느 하나로 형성할 수 있으며, 배선으로서 기능을 수행함과 동시에 본딩패드로서의 기능도 수행한다.
이때, 도전패턴(40)은 제2절연막(35) 위로 돌출된 더미패턴(34A)을 덮도록 형성하기 때문에 더미패턴(34A)과 도전패턴(40)을 일체형으로 형성할 수 있다. 또한, 도전패턴(40)은 돌출된 더미패턴(34A)을 덮도록 형성하기 때문에 제2절연막(35)과 접촉면적을 감소시킬 수 있다. 잘 알려진 바와 같이, 제2절연막(35)으로 사용되는 산화막 예컨대, SOG는 경도가 낮기 때문에 와이어본딩시 본딩패드에 가해지는 힘 또는 응력에 의하여 쉽게 막질이 저하되어 본딩패드의 필링을 유발할 수 있다. 그러나, 본 발명에서는 제2절연막(35)과 도전패턴(40) 사이의 접촉면적을 감소시킴으로써, 제2절연막(35)의 막질 저하에 따른 본딩패드의 필링을 방지할 수 있다.
다음으로, 도전패턴(40)이 형성된 결과물 전면에 보호막(41)을 형성한 후, 보호막(41)을 선택적으로 식각하여 본딩패드부의 도전패턴(40)을 노출시킨다. 이때, 본딩패드부의 도전패턴(40)을 노출시키기 위한 보호막(41) 식각공정시 도전패턴(40)의 일부가 손실되면서 도전패턴(40)의 두께가 얇아질 수 있다. 만약, 도전패턴(40)의 두께가 얇아질 경우, 후속 와이어본딩시 가해지는 힘 또는 응력(stress)에 의하여 도전패턴(40)에 크랙이 발생할 우려가 있다. 그러나, 본 발명의 본딩패드는 제2절연막(35) 위로 돌출된 더미패턴(34A)을 덮도록 도전패턴(40)을 형성하기 때문에 도전패턴(40)의 두께를 두껍게 형성할 수 있다. 즉, 종래의 본딩패드 두께에 비하여 본 발명의 본딩패드 두께를 더 두껍게 형성할 수 있다. 따라서, 본딩패드부의 도전패턴(40)을 노출시키기 위한 보호막(41) 식각공정시 도전패턴(40)의 일부가 손실되더라도, 후속 와이어본딩시 가해지는 힘 또는 응력에 의하여 도전패턴(40)에 크랙이 발생하는 것을 방지할 수 있다.
도 5f에 도시된 바와 같이, 도전패턴(40) 상에 와이어본딩 공정을 진행한다. 이때, 와이어본딩 공정은 볼 본딩(42) 공정으로 진행할 수 있으며, 와이어본딩시 도전패턴(40)과 볼 본딩(42) 사이의 접착력을 향상시키기 위하여 도전패턴(40)의 수직방향으로 힘을 가하거나, 물리적인 진동을 가할 수 있다.
이와 같이, 본 발명은 본딩이 이루어지는 도전패턴(40)과 더미패턴(34A)이 일체형으로 구성된 본딩패드를 제공함으로써, 본딩패드의 필링을 방지하여 패키지의 수율을 향상시킬 수 있으며, 생산비용을 절감할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 본딩패드 구조를 도시한 단면도.
도 2는 종래기술에 따른 와이어본딩시 문제점을 나타낸 전자주사현미경 이미지.
도 3은 본 발명의 실시예에 따른 본딩패드를 도시한 평면도.
도 4는 본 발명의 실시예에 따른 본딩패드를 도 3에 도시된 X-X` 절취선을 따라 도시한 단면도.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 본딩패드 형성방법을 도시한 공정단면도.
*도면 주요 부분에 대한 부호 설명*
21, 34A : 더미패턴 22, 35 : (제2)절연막
23, 36 : 리세스패턴 24, 38B : 접착막
25, 40 : 도전패턴 26, 41 : 보호막
42 : 볼 본딩

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기판상에 금속배선을 형성함과 동시에 더미패턴을 형성하는 단계;
    상기 금속배선 및 상기 더미패턴을 덮도록 절연막을 형성하는 단계;
    상기 절연막을 선택적으로 식각하여 상기 금속배선을 일부 노출시키는 콘택홀을 형성함과 동시에 상기 더미패턴의 상부면을 노출시키는 리세스패턴을 형성하는 단계;
    상기 콘택홀을 매립하는 플러그를 형성함과 동시에 상기 리세스패턴 측벽에 접착막을 형성하는 단계;
    상기 리세스패턴 아래 상기 절연막을 선택적으로 식각하여 상기 더미패턴의 일부를 상기 절연막 위로 돌출시키는 단계; 및
    상기 플러그와 접하고, 상기 절연막 위로 돌출된 상기 더미패턴을 덮도록 본딩이 이루어지는 도전패턴을 형성하는 단계
    를 포함하는 본딩패드 형성방법.
  10. 제9항에 있어서,
    상기 콘택홀의 선폭보다 상기 리세스패턴의 선폭을 더 크게 형성하는 본딩패드 형성방법.
  11. 제9항에 있어서,
    상기 접착막은 스페이서 형태를 갖도록 형성하는 본딩패드 형성방법.
  12. 제9항에 있어서,
    상기 더미패턴은 복수의 슬릿이 매트릭스 형태로 배열된 패턴으로 형성하는 본딩패드 형성방법.
  13. 제9항에 있어서,
    상기 절연막 위로 돌출된 상기 더미패턴의 높이는 더미패턴 전체높이 대비 25% ~ 75% 범위를 갖는 본딩패드 형성방법.
  14. 제9항에 있어서,
    상기 더미패턴, 상기 도전패턴 및 상기 접착막은 금속막으로 형성하는 본딩패드 형성방법.
  15. 제9항에 있어서,
    상기 더미패턴, 상기 도전패턴 및 상기 접착막은 알루미늄막, 구리막 및 텅스텐막으로 이루어진 그룹으로부터 선택된 어느 하나로 형성하는 본딩패드 형성방법.
KR1020070133331A 2007-12-18 2007-12-18 필링 방지를 위한 본딩패드 및 그 형성 방법 KR100933685B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070133331A KR100933685B1 (ko) 2007-12-18 2007-12-18 필링 방지를 위한 본딩패드 및 그 형성 방법
US12/164,773 US8119515B2 (en) 2007-12-18 2008-06-30 Bonding pad for anti-peeling property and method for fabricating the same
US13/240,960 US20120013010A1 (en) 2007-12-18 2011-09-22 Bonding pad for anti-peeling property and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070133331A KR100933685B1 (ko) 2007-12-18 2007-12-18 필링 방지를 위한 본딩패드 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20090065824A KR20090065824A (ko) 2009-06-23
KR100933685B1 true KR100933685B1 (ko) 2009-12-23

Family

ID=40752133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070133331A KR100933685B1 (ko) 2007-12-18 2007-12-18 필링 방지를 위한 본딩패드 및 그 형성 방법

Country Status (2)

Country Link
US (2) US8119515B2 (ko)
KR (1) KR100933685B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873019B1 (ko) * 2007-07-13 2008-12-10 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
US8222748B2 (en) * 2009-05-29 2012-07-17 Texas Instruments Incorporated Packaged electronic devices having die attach regions with selective thin dielectric layer
US8586472B2 (en) * 2010-07-14 2013-11-19 Infineon Technologies Ag Conductive lines and pads and method of manufacturing thereof
CN105702650A (zh) * 2014-11-26 2016-06-22 中芯国际集成电路制造(上海)有限公司 焊盘结构、其制作方法及键合结构
US10192837B1 (en) 2017-12-20 2019-01-29 Nxp B.V. Multi-via redistribution layer for integrated circuits having solder balls
TWI711095B (zh) * 2019-08-21 2020-11-21 欣興電子股份有限公司 封裝結構及其製備方法
CN111130481B (zh) * 2019-12-31 2021-06-22 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020051534A (ko) * 2000-12-22 2002-06-29 박종섭 반도체소자의 본딩패드 제조 방법
KR20020053947A (ko) * 2000-12-26 2002-07-06 박종섭 반도체 소자의 금속 패드 형성방법
JP2004158679A (ja) 2002-11-07 2004-06-03 Sanyo Electric Co Ltd ボンディングパッド及びその形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US6444295B1 (en) * 1998-12-29 2002-09-03 Industrial Technology Research Institute Method for improving integrated circuits bonding firmness
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
US6365970B1 (en) * 1999-12-10 2002-04-02 Silicon Integrated Systems Corporation Bond pad structure and its method of fabricating
JP2001185552A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6380087B1 (en) * 2000-06-19 2002-04-30 Chartered Semiconductor Manufacturing Inc. CMP process utilizing dummy plugs in damascene process
US6531384B1 (en) * 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
US7372153B2 (en) * 2003-10-07 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit package bond pad having plurality of conductive members
KR100555524B1 (ko) * 2003-11-01 2006-03-03 삼성전자주식회사 반도체 장치의 본딩패드 및 그 제조방법
KR100763709B1 (ko) * 2005-12-28 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 패드 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020051534A (ko) * 2000-12-22 2002-06-29 박종섭 반도체소자의 본딩패드 제조 방법
KR20020053947A (ko) * 2000-12-26 2002-07-06 박종섭 반도체 소자의 금속 패드 형성방법
JP2004158679A (ja) 2002-11-07 2004-06-03 Sanyo Electric Co Ltd ボンディングパッド及びその形成方法

Also Published As

Publication number Publication date
US20090152727A1 (en) 2009-06-18
US8119515B2 (en) 2012-02-21
KR20090065824A (ko) 2009-06-23
US20120013010A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
KR100933685B1 (ko) 필링 방지를 위한 본딩패드 및 그 형성 방법
US6100589A (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US6566736B1 (en) Die seal for semiconductor device moisture protection
KR20070075284A (ko) 반도체 장치 및 그 제조방법
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
JP4678720B2 (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
KR20140023055A (ko) 반도체 소자 및 그 형성 방법
US7943529B2 (en) Passivation structure and fabricating method thereof
US20090184428A1 (en) Semiconductor device and method for manufacturing the same
JP4675146B2 (ja) 半導体装置
KR101589690B1 (ko) 반도체 소자의 본딩 패드 및 그의 제조방법
JP4675147B2 (ja) 半導体装置
US20090102065A1 (en) Bonding pad for anti-peeling property and method for fabricating the same
US8809695B2 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
KR100873019B1 (ko) 필링 방지를 위한 본딩패드 및 그 형성 방법
CN109935548A (zh) 半导体器件及其形成方法
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
KR101043748B1 (ko) 필링 방지를 위한 본딩패드 및 그 형성 방법
JP2006179916A (ja) パッシベーション層を有する半導体素子
JP2006324388A (ja) 半導体装置およびその製造方法
US7732848B2 (en) Power semiconductor device with improved heat dissipation
US9659888B2 (en) Semiconductor device
KR100990587B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR20090074350A (ko) 필링 방지를 위한 본딩패드 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee