DE102019118681B4 - Leistungs-Metallisierungsstruktur für Halbleitervorrichtungen - Google Patents

Leistungs-Metallisierungsstruktur für Halbleitervorrichtungen Download PDF

Info

Publication number
DE102019118681B4
DE102019118681B4 DE102019118681.1A DE102019118681A DE102019118681B4 DE 102019118681 B4 DE102019118681 B4 DE 102019118681B4 DE 102019118681 A DE102019118681 A DE 102019118681A DE 102019118681 B4 DE102019118681 B4 DE 102019118681B4
Authority
DE
Germany
Prior art keywords
layer
barrier layer
region
metallization structure
power metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019118681.1A
Other languages
English (en)
Other versions
DE102019118681A1 (de
Inventor
Ravi Keshav Joshi
Rainer Pelzer
Axel Buerke
Michael Nelhiebel
Sven Schmidbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102019118681A1 publication Critical patent/DE102019118681A1/de
Application granted granted Critical
Publication of DE102019118681B4 publication Critical patent/DE102019118681B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

Halbleitervorrichtung umfassend:
ein Halbleitersubstrat (100);
eine Leistungs-Metallisierungsstruktur (102), die über dem Halbleitersubstrat (100) ausgebildet ist;
eine Barrierenschicht (104), die zwischen der Leistungs-Metallisierungsstruktur (102) und dem Halbleitersubstrat (100) ausgebildet ist, wobei die Barrierenschicht (104) dafür konfiguriert ist, eine Diffusion von Metallatomen von der Leistungs-Metallisierungsstruktur (102) in Richtung zum Halbleitersubstrat (100) zu verhindern, wobei die Leistungs-Metallisierungsstruktur (102) mit der Barrierenschicht (104) oder einer elektrisch leitfähigen Schicht, die auf der Barrierenschicht (104) ausgebildet ist, in einem ersten Gebiet (106) in direktem Kontakt ist; und
eine Passivierungsschicht (110), die zwischen der Barrierenschicht (104) und der Leistungs-Metallisierungsstruktur (102) in einem zweiten Gebiet (112) angeordnet ist, wobei die Barrierenschicht (104) im zweiten Gebiet (112) als eine Signalrouting-Struktur (114) strukturiert ist, die Leistungs-Metallisierungsstruktur (102) über der Signalrouting-Struktur (114) im zweiten Gebiet (112) angeordnet ist und wobei die Signalrouting-Struktur (114) durch die Passivierungsschicht (110) im zweiten Gebiet (112) von der Leistungs-Metallisierungsstruktur (102) isoliert ist.

Description

  • HINTERGRUND
  • Kupfer wird weithin als Power- bzw. Leistungs-Metallisierung in Halbleitervorrichtungen verwendet. In diesem Zusammenhang wird beispielhaft auf den Offenbarungsgehalt in den Druckschriften US 6 020 640 A und DE 10 2009 001 017 T5 verwiesen. Wenn jedoch ein Kupferfilm einer zyklischen Wärmebehandlung bzw. Wärmewechselbeanspruchung unterzogen wird, erfährt der Kupferfilm eine elastische und plastische Verformung, die eine Spannung in den umgebenden Elementen wie etwa der Barriere, einem ILD (Zwischenschicht-Dielektrikum), einer Passivierung etc. induziert. Die durch den Kupferfilm induzierte Spannung kann zu einer oder mehreren Defektformen wie etwa Rissen in der Passivierung und/oder in dem Vorrichtungssubstrat, einer Ablösung zwischen dem Kupferfilmmetall und der Barriere etc. führen. Die induzierte Spannung hängt stark von der Morphologie des Leistungs-Metalls nach einem Strukturieren ab. Daher werden verbesserte Maßnahmen benötigt, um die Spannung zu mildern, die durch in Halbleitervorrichtungen verwendete Kupferfilme induziert wird.
  • Außerdem hat dickes Kupfer aufgrund eines geringen Pitch eine geringe Routing-Dichte. Eine Erhöhung der Routing-Dichte kann realisiert werden, indem zusätzliche Routing-Schichten hinzugefügt werden, was eine Metallabscheidung und -strukturierung bzw. -musterbildung, eine ILD-Abscheidung zur Isolierung und Kontaktlochätzung, um die Metallschichten zu verbinden, einschließt. Dies addiert sich zu den Gesamtkosten der Halbleitervorrichtung. Für Leistungstechnologien mit einer dicken Kupfer-Metallisierung und einem Bonding auf aktiven Zonen erhöhen zusätzliche weichere (z.B. Aluminium-) Schichten die Komplexität des Layouts. Kupfer-Damascene-Prozesse umgehen solche Probleme, allerdings zu extrem hohen Zusatzkosten. Daher werden verbesserte Maßnahmen benötigt, um eine Routing-Dichte zu erhöhen, wenn eine Kupfer-Metallisierung in Halbleitervorrichtungen verwendet wird.
  • ZUSAMMENFASSUNG
  • Die Erfindung ist in den unabhängigen Ansprüchen definiert. Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert. Gemäß einer Ausführungsform einer Halbleitervorrichtung umfasst die Halbleitervorrichtung: ein Halbleitersubstrat; eine Leistungs-Metallisierungsstruktur, die über dem Halbleitersubstrat ausgebildet ist; eine Barrierenschicht, die zwischen der Leistungs-Metallisierungsstruktur und dem Halbleitersubstrat ausgebildet ist, wobei die Barrierenschicht dafür konfiguriert ist, eine Diffusion von Metallatomen von der Leistungs-Metallisierungsstruktur in Richtung zum Halbleitersubstrat zu verhindern, wobei die Leistungs-Metallisierungsstruktur mit der Barrierenschicht oder einer elektrisch leitfähigen Schicht, die auf der Barrierenschicht ausgebildet ist, in einem ersten Gebiet direkt in Kontakt ist; und eine Passivierungsschicht, die zwischen der Barrierenschicht und der Leistungs-Metallisierungsstruktur in einem zweiten Gebiet angeordnet ist.
  • Dabei ist die Barrierenschicht erfindungsgemäß im zweiten Gebiet als eine Signalrouting-Struktur strukturiert.
  • Erfindungsgemäß ist die Leistungs-Metallisierungsstruktur über der Signalrouting-Struktur im zweiten Gebiet angeordnet, und die Signalrouting-Struktur kann durch die Passivierungsschicht im zweiten Gebiet von der Leistungs-Metallisierungsstruktur isoliert sein.
  • Beispielsweise kann die Leistungs-Metallisierungsstruktur unabhängig von der Signalrouting-Struktur im zweiten Gebiet strukturiert sein.
  • Beispielsweise können das erste Gebiet und das zweite Gebiet direkt angrenzen, können die Leistungs-Metallisierungsstruktur und das Barrierengebiet in dem ersten Gebiet und dem zweiten Gebiet unstrukturiert bzw. nicht gemustert sein, und die Passivierungsschicht kann eine Peripherie bzw. einen Randbereich der Barrierenschicht im zweiten Gebiet bedecken.
  • Beispielsweise kann sich die Barrierenschicht über Seitenflächen der Leistungs-Metallisierungsstruktur im zweiten Gebiet lateral hinaus erstrecken.
  • Beispielsweise kann sich die Barrierenschicht über Seitenflächen der Leistungs-Metallisierungsstruktur im zweiten Gebiet um zwischen 500 nm und 5 Mikrometer lateral hinaus erstrecken.
  • Beispielsweise kann die Passivierungsschicht zwischen der Barrierenschicht und der Leistungs-Metallisierungsstruktur in einem Abschnitt des zweiten Gebiets, der vom ersten Gebiet beabstandet ist, angeordnet sein.
  • Beispielsweise kann die Barrierenschicht als eine Signalrouting-Struktur in dem Abschnitt des zweiten Gebiets, der vom ersten Gebiet beabstandet ist, strukturiert sein.
  • Beispielsweise kann die Leistungs-Metallisierungsstruktur über der Signalrouting-Struktur in dem Abschnitt des zweiten Gebiets, der vom ersten Gebiet beabstandet ist, angeordnet sein, und die Signalrouting-Struktur kann durch die Passivierungsschicht von der Leistungs-Metallisierungsstruktur isoliert sein.
  • Beispielsweise kann die Leistungs-Metallisierungsstruktur unabhängig von der Signalrouting-Struktur in dem Abschnitt des zweiten Gebiets, der vom ersten Gebiet beabstandet ist, strukturiert sein.
  • Beispielsweise kann die Halbleitervorrichtung ferner eine Zwischenschicht aufweisen, die zwischen der Barrierenschicht und der Passivierungsschicht im zweiten Gebiet angeordnet ist, und die Zwischenschicht kann im zweiten Gebiet identisch wie die Barrierenschicht strukturiert sein.
  • Beispielsweise kann die Barrierenschicht TiW aufweisen, kann die Zwischenschicht AlCu aufweisen, und die Leistungs-Metallisierungsstruktur kann Cu aufweisen.
  • Beispielsweise kann die Halbleitervorrichtung ferner eine Zwischenschicht aufweisen, die zwischen der Passivierungsschicht und der Leistungs-Metallisierungsstruktur im zweiten Gebiet angeordnet ist.
  • Beispielsweise kann die Barrierenschicht TiW aufweisen, kann die Zwischenschicht TiW aufweisen, und die Leistungs-Metallisierungsstruktur kann Cu aufweisen.
  • Beispielsweise kann die Leistungs-Metallisierungsstruktur über der Barrierenschicht im zweiten Gebiet weggelassen werden.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung umfasst das Verfahren: ein Ausbilden einer Barrierenschicht über einem Halbleitersubstrat, wobei die Barrierenschicht dafür konfiguriert ist, eine Diffusion von Metallen von oberhalb der Barrierenschicht in Richtung zum Halbleitersubstrat zu verhindern; ein Strukturieren der Barrierenschicht; und, nach einem Strukturieren der Barrierenschicht, ein Ausbilden einer Leistungs-Metallisierungsstruktur über der strukturierten Barrierenschicht, ohne eine zusätzliche Barrierenschicht für die Leistungs-Metallisierungsstruktur auszubilden, wobei die Leistungs-Metallisierungsstruktur mit der Barrierenschicht oder einer elektrisch leitfähigen Schicht, die auf der Barrierenschicht ausgebildet ist, in einem ersten Gebiet direkt in Kontakt ist.
  • Dabei umfasst das Ausbilden der Leistungs-Metallisierungsstruktur: nach einem Strukturieren der Barrierenschicht, ein Ausbilden einer Haftung fördernden Schicht bzw. einer Haftvermittlerschicht auf der Barrierenschicht und einer Cu-Schicht auf der Haftvermittlerschicht, wobei die Haftvermittlerschicht dafür konfiguriert ist, eine Haftung der Leistungs-Metallisierungsstruktur an der Barrierenschicht im ersten Gebiet zu erhöhen; ein Ausbilden einer Maske auf der Cu-Schicht, wobei die Maske Öffnungen aufweist, die mit vorher in die Barrierenschicht strukturierten Merkmalen ausgerichtet sind; und ein isotropes Ätzen der Cu-Schicht und der Haftvermittlerschicht durch die Öffnungen in der Maske, um die Leistungs-Metallisierungsstruktur zu strukturieren, und so, dass die Barrierenschicht sich lateral über Seitenflächen der Leistungs-Metallisierungsstruktur in mit den Öffnungen in der Maske ausgerichteten Gebieten hinaus erstreckt. Im Fall einer Cu-Metallisierung kann die Haftvermittlerschicht nach einem Sputtern und Ätzen nicht an die (dicke) Cu-Schicht gebunden werden, sondern kann stattdessen als Teil des Prozesses einer elektrochemischen Abscheidung (ECD), der genutzt wird, um die Cu-Schicht auszubilden, gebildet werden.
  • In einer Ausführungsform weist das Verfahren ferner auf: vor einem Strukturieren der Barrierenschicht, ein Ausbilden einer Schutzschicht auf der Barrierenschicht, die dafür konfiguriert ist, eine Oxidation der Barrierenschicht während der Strukturierung zu verhindern.
  • Beispielsweise kann ein Ausbilden der Leistungs-Metallisierungsstruktur umfassen: nach einem Strukturieren der Schutzschicht und der Barrierenschicht, ein Ausbilden einer Cu-Keimschicht auf der Schutzschicht; ein Ausbilden einer Maske auf der Cu-Keimschicht in einem zweiten Gebiet; ein Ausbilden einer Cu-Schicht auf der Cu-Keimschicht im ersten Gebiet, nicht aber im zweiten Gebiet, wo die Maske vorhanden ist; und, nach Ausbilden der Cu-Schicht, ein Entfernen der Maske und der Cu-Keimschicht von der Schutzschicht im zweiten Gebiet.
  • Beispielsweise kann ein Ausbilden der Leistungs-Metallisierungsstruktur umfassen: nach einem Strukturieren der Schutzschicht und der Barrierenschicht, ein Ausbilden einer Passivierungsschicht auf der Schutzschicht; ein Entfernen der Passivierungsschicht im ersten Gebiet, nicht aber in einem zweiten Gebiet; ein Ausbilden einer Cu-Keimschicht auf der Schutzschicht im ersten Gebiet und auf der Passivierungsschicht im zweiten Gebiet; und ein Ausbilden einer Cu-Schicht auf der Cu-Keimschicht zumindest im ersten Gebiet.
  • Beispielsweise kann das Verfahren ferner umfassen: vor Ausbilden der Cu-Schicht, ein Ausbilden einer Maske auf der Cu-Keimschicht im zweiten Gebiet, so dass die Cu-Schicht auf der Cu-Keimschicht im ersten Gebiet, nicht aber im zweiten Gebiet, wo die Maske vorhanden ist, ausgebildet wird; und, nach Ausbilden der Cu-Schicht, ein Entfernen der Maske.
  • Beispielsweise kann das Verfahren ferner umfassen: nach einem Entfernen der Maske, ein Entfernen der Cu-Keimschicht von der Passivierungsschicht im zweiten Gebiet.
  • Beispielsweise kann die Cu-Schicht im ersten Gebiet und im zweiten Gebiet ausgebildet werden, und die Passivierungsschicht kann zwischen der Barrierenschicht und der Cu-Schicht im zweiten Gebiet angeordnet werden.
  • Beispielsweise kann die Barrierenschicht in dem zweiten Gebiet als eine Signalrouting-Struktur strukturiert werden, und das Verfahren kann ferner umfassen: ein Strukturieren der Cu-Schicht im zweiten Gebiet unabhängig von der Signalrouting-Struktur.
  • Beispielsweise kann ein Ausbilden der Leistungs-Metallisierungsstruktur umfassen: nach Strukturieren der Schutzschicht und der Barrierenschicht, ein Ausbilden einer Passivierungsschicht auf der Schutzschicht; ein Entfernen der Passivierungsschicht im ersten Gebiet, nicht aber in einem zweiten Gebiet; und ein Ausbilden einer Cu-Schicht auf der Schutzschicht im ersten Gebiet und auf der Passivierungsschicht im zweiten Gebiet mittels physikalischer Gasphasenabscheidung.
  • Beispielsweise kann das Verfahren ferner umfassen: ein Entfernen der Cu-Schicht von der Passivierungsschicht im zweiten Gebiet.
  • Beispielsweise kann die Barrierenschicht im zweiten Gebiet als eine Signalrouting-Struktur strukturiert werden, und das Verfahren kann ferner umfassen: Strukturieren der Cu-Schicht im zweiten Gebiet unabhängig von der Signalrouting-Struktur.
  • Beispielsweise kann die Schutzschicht mit der Barrierenschicht und der Schutzschicht in-situ abgeschieden werden, und die Barrierenschicht kann gleichzeitig strukturiert werden.
  • Beispielsweise kann die Schutzschicht AlCu aufweisen, und die Barrierenschicht kann TiW aufweisen.
  • Beispielsweise kann ein Ausbilden der Schutzschicht umfassen: ein Abscheiden einer Schicht eines Oxids auf der Barrierenschicht unter Ausnutzung einer Atomlagenabscheidung.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die Elemente der Zeichnungen sind nicht notwendigerweise zueinander maßstabsgetreu. Gleiche Bezugsziffern bezeichnen entsprechende ähnliche Teile. Die Merkmale von verschiedenen veranschaulichten Ausführungsformen können kombiniert werden, außer sie schließen einander aus. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der Beschreibung, welche folgt, detailliert beschrieben.
    • 1 veranschaulicht eine partielle Schnittansicht einer Ausführungsform einer Halbleitervorrichtung.
    • 2A bis 2E veranschaulichen eine Ausführungsform eines Verfahrens zum Herstellen der in 1 gezeigten Halbleitervorrichtung.
    • 3 veranschaulicht eine partielle Schnittansicht einer anderen Ausführungsform einer Halbleitervorrichtung.
    • 4 veranschaulicht eine partielle Schnittansicht einer anderen Ausführungsform einer Halbleitervorrichtung.
    • 5A bis 5F veranschaulichen eine Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
    • 6A bis 6H veranschaulichen eine andere Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
    • 7A bis 7G veranschaulichen eine weitere Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
    • 8A bis 8E veranschaulichen eine andere Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • DETAILLIERTE BESCHREIBUNG
  • Die hierin beschriebenen Ausführungsformen liefern eine Halbleitervorrichtung, die ein Halbleitersubstrat, eine über dem Halbleitersubstrat ausgebildete Leistungs-Metallisierungsstruktur und eine Barrierenschicht umfasst, die zwischen der Leistungs-Metallisierungsstruktur und dem Halbleitersubstrat ausgebildet ist. Die Barrierenschicht verhindert eine Diffusion von Metallatomen von der Leistungs-Metallisierungsstruktur in Richtung zum Halbleitersubstrat. Die Leistungs-Metallisierungsstruktur ist mit der Barrierenschicht oder einer elektrisch leitfähigen Schicht, die auf der Barrierenschicht ausgebildet ist, in einem ersten Gebiet in direktem Kontakt, und eine Passivierungsschicht ist zwischen der Barrierenschicht und der Leistungs-Metallisierungsstruktur in einem zweiten Gebiet angeordnet. In einer Ausführungsform ist die Barrierenschicht als eine Signalrouting-Struktur im zweiten Gebiet strukturiert. Gemäß dieser Ausführungsform wird eine Signalrouting-Struktur durch die Barrierenschicht und nicht die darüberliegende Leistungs-Metallisierungsstruktur realisiert, welche aufgrund ihres verglichen mit der Barrierenschicht verhältnismäßig dicken Aufbaus eine geringere Routing-Dichte aufweisen kann. In einer anderen Ausführungsform sind das erste Gebiet und das zweite Gebiet direkt angrenzend, sind die Leistungs-Metallisierungsstruktur und die Barrierenschicht in dem ersten Gebiet und in dem zweiten Gebiet unstrukturiert bzw. nicht gemustert, und die Passivierungsschicht bedeckt einen Randbereich der Barrierenschicht im zweiten Gebiet. Gemäß dieser Ausführungsform ist im zweiten Gebiet eine unterlegscheibenartige Struktur ausgebildet und umfasst die Passivierungsschicht, die die Barrierenschicht von der Leistungs-Metallisierungsstruktur trennt. Die unterlegscheibenartige Struktur umgibt das erste Gebiet, wo die Leistungs-Metallisierungsstruktur und die Barrierenschicht nicht durch die Passivierungsschicht voneinander getrennt sind. In einer anderen Ausführungsform enthält die Halbleitervorrichtung sowohl die Signalrouting-Struktur als auch die unterlegscheibenartige Struktur. Entsprechende Herstellungsverfahren werden ebenfalls beschrieben.
  • 1 veranschaulicht eine partielle Schnittansicht einer Halbleitervorrichtung. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat 100, eine über dem Halbleitersubstrat 100 ausgebildete Leistungs-Metallisierungsstruktur 102 und eine zwischen der Leistungs-Metallisierungsstruktur 102 und dem Halbleitersubstrat 100 ausgebildete Barrierenschicht 104. Die Barrierenschicht 104 kann, wie in 1 gezeigt, mit dem Halbleitersubstrat 100 in Kontakt sein oder kann durch eine oder mehrere isolierende Schichten vom Halbleitersubstrat 100 getrennt sein. In jedem Fall kann das Halbleitersubstrat 100 ein beliebiger Typ eines Halbleitersubstrats sein, der typischerweise verwendet wird, um Logik- und/oder Leistungs-Halbleitervorrichtungen zu realisieren. Beispielsweise kann das Halbleitersubstrat 100 ein Si-Substrat, ein Si-on-Insulator-(SOI-)Substrat, ein GaN-Substrat, ein SiC-Substrat, ein GaAs-Substrat, ein anderer Typ eines III-V- oder II-VI-Substrats, etc. sein.
  • Verschiedene Kombinationen aus Leistungs-Metallisierungsstruktur/Barrierenschicht werden betrachtet. Beispielsweise kann die Leistungs-Metallisierungsstruktur 102 Cu aufweisen, und die Barrierenschicht 104 kann zumindest eines von Ti, TiW, W und Ta aufweisen. In einer anderen Ausführungsform weist die Leistungs-Metallisierungsstruktur 102 Al oder eine Al-Legierung auf, und die Barrierenschicht 104 weist zumindest eines von Ti, TiN und W auf. In noch einer anderen Ausführungsform weist die Leistungs-Metallisierungsstruktur 102 Au auf, und die Barrierenschicht 104 ist mit Au kompatibel. Eine gemeinsame Barrierenschicht für zumindest Cu- und Al-Metallsysteme ist TiW. Noch andere Kombinationen aus Leistungs-Metallisierungsstruktur/Barrierenschicht sind möglich.
  • Die Barrierenschicht 104 ist dafür konfiguriert, eine Diffusion von Metallatomen von der Leistungs-Metallisierungsstruktur 102 in Richtung zum Halbleitersubstrat 100 zu verhindern. Beispielsweise kann im Fall einer Cu-Metallisierung die Barrierenschicht 104 TiW oder irgendeine andere geeignete Metallschicht oder einen Stapel von Metall-Teilschichten umfassen, die dafür konfiguriert sind, eine Diffusion von Cu-Atomen von der Leistungs-Metallisierungsstruktur 102 in Richtung zum Halbleitersubstrat 100 zu verhindern.
  • In einem ersten Gebiet 106 der Halbleitervorrichtung ist die Leistungs-Metallisierungsstruktur 102 in direktem Kontakt mit der Barrierenschicht 104 oder einer auf der Barrierenschicht 104 ausgebildeten, dazwischenliegenden elektrisch leitfähigen Schicht 108. Das heißt, es gibt im ersten Gebiet 106 der Halbleitervorrichtung einen direkten elektrischen Kontakt zwischen der Leistungs-Metallisierungsstruktur 102 und der Barrierenschicht 104 oder auf der Barrierenschicht 104 ausgebildeten Zwischenschicht 108.
  • In einer Ausführungsform ist die Zwischenschicht 108 eine elektrisch leitfähige Haftvermittlerschicht, die dafür konfiguriert ist, eine Haftung der Leistungs-Metallisierungsstruktur 102 an der darunterliegenden Barrierenschicht 104 im ersten Gebiet 106 zu erhöhen. Für eine Cu-Metallisierung kann die Barrierenschicht 104 eine verhältnismäßig dicke Schicht aus TiW aufweisen, wohingegen die Zwischenschicht 108 eine verhältnismäßig dünne Schicht aus TiW oder Ti aufweisen kann. Eine Zwischenschicht 108 aus TiW oder Ti kann eine unwirksame Barriere gegen die Wanderung von Cu-Atomen sein, falls sie verhältnismäßig dünn ist, erhöht aber die Haftung der Leistungs-Metallisierungsstruktur 102 an der Barrierenschicht 104, falls sie als Teil des Prozesses der Leistungs-Metallisierungsstruktur gebildet wird. Im Fall einer Cu-Metallisierung kann die Haftvermittlerschicht 108 nicht nach einem Sputtern und Ätzen an die (dicke) darunterliegende Cu-Schicht gebunden werden, sondern kann stattdessen als Teil eines Prozesses einer elektrochemischen Abscheidung (ECD) gebildet werden, der genutzt wird, um die Cu-Schicht zu bilden.
  • Eine dünne Oxidationsschicht kann sich während einer Strukturierung unvermeidlich auf der Barrierenschicht 104 ausbilden. Um eine geeignete Haftung zu erzielen, können über den gleichen Prozess eine Zwischenschicht 108 aus TiW oder Ti und eine dickere Cu-Metallisierung gebildet werden. Alternativ dazu kann eine Oxidation verhindert werden, was in der nächsten Ausführungsform beschrieben wird.
  • In einer anderen Ausführungsform ist die Zwischenschicht 108 eine auf der Barrierenschicht 104 vor einem Strukturieren der Barrierenschicht 104 gebildete Antioxidationsschicht. Wie hierin später detaillierter beschrieben werden wird, wird die Barrierenschicht 104 vor einer Ausbildung der Leistungs-Metallisierungsstruktur 102 strukturiert/gemustert. In Abhängigkeit von der Zusammensetzung der Barrierenschicht 104 kann die Barrierenschicht 104 oxidieren, wenn sie während des Strukturierungs/Musterbildungsprozesses freigelegt ist. Beispielsweise oxidiert TiW, wenn es freigelegt ist, was die Haftfähigkeit der Barrierenschicht 104 an der Leistungs-Metallisierungsstruktur 102 verringern kann. Die Antioxidationsschicht 108 schützt die Barrierenschicht 104 während eines Strukturierens der Barrierenschicht 104 vor einer Oxidation. Für eine Cu-Metallisierung kann die Barrierenschicht 104 TiW aufweisen, wohingegen die Zwischenschicht 108 AlCu aufweisen kann. Die Zwischenschicht 108 aus AlCu ist dabei effektiv, eine Oxidation von TiW und anderen Arten von Barrierenschicht-Materialien zu verhindern. Noch andere Arten von Materialien können für die Zwischenschicht 108 verwendet werden. Je nach der Zusammensetzung der Zwischenschicht 108 und damit verbundenen Prozessierungsparametern kann die Zwischenschicht 108 im ersten Gebiet 106 der endgültigen Halbleitervorrichtung vorhanden sein oder kann nicht vorhanden sein.
  • Die Halbleitervorrichtung enthält auch eine elektrisch isolierende Passivierungsschicht 110, die zwischen der Barrierenschicht 104 und der Leistungs-Metallisierungsstruktur 102 in einem vom ersten Gebiet 106 verschiedenen zweiten Gebiet 112 der Halbleitervorrichtung angeordnet ist. Die Zwischenschicht 108 ist zwischen der Barrierenschicht 104 und der Passivierungsschicht 110 im zweiten Gebiet 112 angeordnet. Falls die Zwischenschicht 108 eine Antioxidationsschicht für die Barrierenschicht 104, wie hierin vorher beschrieben, ist, wird die Zwischenschicht 108 im zweiten Gebiet 112 identisch strukturiert wie die Barrierenschicht 104, da die Zwischenschicht 108 vor einem Strukturieren der Barrierenschicht 104 auf der Barrierenschicht 104 gebildet wird.
  • In einem ersten Abschnitt 112a des zweiten Gebiets 112 kann die Barrierenschicht 104 als eine Signalrouting-Struktur 114 strukturiert sein. Da die Barrierenschicht 104 signifikant dünner als die Leistungs-Metallisierungsstruktur 102, z.B. 2x, 5x, 10x, 20x, 50x oder noch dünner, ist, hat die Barrierenschicht 104 eine höhere Routing-Dichte als die Leistungs-Metallisierungsstruktur 102. Die Leistungs-Metallisierungsstruktur 102 kann über der Signalrouting-Struktur 114 im ersten Abschnitt 112a des zweiten Gebiets 112 der Halbleitervorrichtung wie in 1 gezeigt angeordnet sein. In diesem Fall ist die Signalrouting-Struktur 114 durch die Passivierungsschicht 110 im ersten Abschnitt 112a des zweiten Gebiets 112 von der darüberliegenden Leistungs-Metallisierungsstruktur 102 isoliert. Die Leistungs-Metallisierungsstruktur 102 kann unabhängig von der Signalrouting-Struktur 114 im ersten Abschnitt 112a des zweiten Gebiets 112 strukturiert werden. Das heißt, da die Signalrouting-Struktur 114 vor der Leistungs-Metallisierungsstruktur 102 gebildet wird, können die Leistungs-Metallisierungsstruktur 102 und die Signalrouting-Struktur 114 verschiedene oder unabhängige Routing-Ausgestaltungen aufweisen.
  • In einem zweiten Abschnitt 112b des zweiten Gebiets 112 der Halbleitervorrichtung grenzen die ersten und zweiten Gebiete 106, 112 direkt an. Die Leistungs-Metallisierungsstruktur 102 und die Barrierenschicht 104 können in dem ersten Gebiet 106 und in dem zweiten Abschnitt 112b des zweiten Gebiets 112 nicht gemustert sein, und die Passivierungsschicht 110 kann den Randbereich der Barrierenschicht 104 im zweiten Abschnitt 112b des zweiten Gebiets 112 bedecken, um eine unterlegscheibenartige Struktur 116 im zweiten Gebiet 112 auszubilden, das die Passivierungsschicht 110 enthält, die die Barrierenschicht 104 von der Leistungs-Metallisierungsstruktur 102 trennt. Die unterlegscheibenartige Struktur 116 umgibt das erste Gebiet 106, wo die Leistungs-Metallisierungsstruktur 102 und die Barrierenschicht 104 nicht durch die Passivierungsschicht 110 voneinander getrennt sind.
  • Die Barrierenschicht 104 kann sich lateral über die Seitenflächen 118 der Leistungs-Metallisierungsstruktur 102 im zweiten Abschnitt 112b des zweiten Gebiets 112 hinaus erstrecken, um die unterlegscheibenartige Struktur 116 zu bilden. Beispielsweise kann sich die Barrierenschicht 104 lateral über die Seitenflächen 118 der Leistungs-Metallisierungsstruktur 102 im zweiten Abschnitt 112b des zweiten Gebiets 112 um einen Betrag x, der zwischen 500 nm und 5 Mikrometer beträgt, hinaus erstrecken, um die unterlegscheibenartige Struktur 116 auszubilden. Die unterlegscheibenartige Struktur 116 dient als eine Risse verhindernde Druckspannungs-Zwischenschicht.
  • Die Halbleitervorrichtung kann sowohl die Signalrouting-Struktur 114 der Barrierenschicht im ersten Abschnitt 112a des zweiten Gebiets 112 der Vorrichtung als auch die unterlegscheibenartige Struktur 116 im zweiten Abschnitt 112b des zweiten Gebiets 112 der Vorrichtung, z.B. wie in 1 gezeigt, enthalten. In dieser Ausführungsform ist die Barrierenschicht 104 als eine Signalrouting-Struktur 114 strukturiert, und die Passivierungsschicht 110 ist im ersten Abschnitt 112a des zweiten Gebiets 112 der Halbleitervorrichtung zwischen der Signalrouting-Struktur 114 und der Leistungs-Metallisierungsstruktur 102 angeordnet. Die Leistungs-Metallisierungsstruktur 102 kann über der Signalrouting-Struktur 114 der Barrierenschicht angeordnet sein. In diesem Fall ist die Signalrouting-Struktur 114 der Barrierenschicht durch die Passivierungsschicht 110 im ersten Abschnitt 112a des zweiten Gebiets 112 der Vorrichtung von der Leistungs-Metallisierungsstruktur 102 isoliert. Die Leistungs-Metallisierungsstruktur 102 kann unabhängig von der Signalrouting-Struktur 114 der Barrierenschicht im ersten Abschnitt 112a des zweiten Gebiets 112 der Vorrichtung, wie hierin vorher beschrieben wurde, strukturiert sein.
  • 2A bis 2E veranschaulichen eine Ausführungsform eines Verfahrens zum Herstellen der in 1 gezeigten Halbleitervorrichtung.
  • 2A zeigt die Halbleitervorrichtung, nachdem die Zwischenschicht 108 auf der Barrierenschicht 104 ausgebildet ist, nachdem der Zwischen-/Barrierenschicht-Stapel 104/108 strukturiert ist, um eine Signalrouting-Struktur 114 im ersten Abschnitt 112a des zweiten Gebiets 112 der Vorrichtung auszubilden, und nachdem die Passivierungsschicht 110 auf dem strukturierten Zwischen-/Barrierenschicht-Stapel 104/108 ausgebildet ist. Gemäß dieser Ausführungsform ist die Zwischenschicht 108 eine vor einem Strukturieren der Barrierenschicht 104 auf der Barrierenschicht 104 ausgebildete Antioxidationsschicht. Beispielsweise kann die Barrierenschicht 104 TiW aufweisen, und die Zwischenschicht 108 kann AlCu aufweisen. In einem konkreteren Beispiel kann die Zwischenschicht 104 eine 30-70 nm dicke AlCu-Schicht sein, die auf einer TiW-Barrierenschicht 104 in-situ abgeschieden wurde. Eine nachfolgende Legierungsbildung solch einer AlCu-Zwischenschicht 108 mit einer dicken Leistungs-Metallisierungsstruktur 102 aus Cu verbessert eine Widerstandsfähigkeit gegen Ermüdung.
  • In einer Ausführungsform wird die Barrierenschicht 104 von der Zwischenschicht 108 in-situ bedeckt, um die Barrierenschicht 104 während des nachfolgenden Strukturierungs/Musterbildungsprozesses vor einer Oxidation zu schützen. Die Zwischenschicht 108 kann stattdessen ex-situ gebildet werden. Beispiele der Zwischenschicht 108 umfassen, sind aber nicht darauf beschränkt, dünne Metallfilme, z.B. 30-70 nm AlCu oder Ti, ultradünne Metallfilme, z.B. 2 nm Au, ultradünne Zwischenschicht-Dielektrikumsschichten, z.B. ALD (in Atomlagen abgeschiedenes) Al2O3, etc.
  • Die Zwischenschicht 108 kann eine oder mehrere Material-Teilschichten umfassen und wird gemäß der in 2A gezeigten Ausführungsform gleichzeitig mit der Barrierenschicht 104 strukturiert/gemustert. Die Zwischenschicht 108 kann auf der Barrierenschicht 104 bis zum Ende der Herstellung verbleiben oder kann in einer späteren Phase entfernt oder diffundiert werden. Beispielsweise kann die Zwischenschicht 108, bevor damit begonnen wird, die Leistungs-Metallisierungsstruktur 102 auszubilden, durch einen zweckbestimmten Entfernungsschritt mittels Diffusion der Zwischenschicht 108 in die Barrierenschicht 104 und/oder die Leistungs-Metallisierungsstruktur 102 während eines nachfolgenden Ausheilens etc. entfernt werden. Im Fall einer Zwischenschicht 108 auf Al-Basis und einer TiW-Barrierenschicht 104 schützt die Zwischenschicht 108 nicht nur die Barrierenschicht 104 während des nachfolgenden Strukturierungs/Musterbildungsprozesses vor einer Oxidation, sondern bleibt auch auf der Routing-Struktur 114 der Barrierenschicht zurück, wo sie die Leitfähigkeit der Barrierenschicht 104, die typischerweise einen höheren Widerstandswert aufweist, verbessert.
  • Der Zwischen-/Barrierenschicht-Stapel 104/108 kann gleichzeitig z.B. durch einen lithografisch unterstützten Plasmaätzprozess wie etwa Cl- und/oder F-basierte Plasmaätzprozesse strukturiert/gemustert werden. Der resultierende strukturierte Zwischen-/Barrierenschicht-Stapel 104/108 kann durch die Passivierungsschicht 110 passiviert werden. Jedes beliebige typische Passivierungsmaterial, z.B. wie etwa Siliziumnitrid und/oder Siliziumoxid, kann für die Passivierungsschicht 110 verwendet werden. Im Fall von Siliziumnitrid und/oder Siliziumoxid kann die Passivierungsschicht 110 mittels chemischer Gasphasenabscheidung (CVD) gebildet werden. Die Routing- und unterlegscheibenartigen Strukturen 114, 116 der Barrierenschicht werden durch den Strukturierungs/Musterbildungsprozess für den Zwischen-/Barrierenschicht-Stapel 104/108 definiert.
  • 2B zeigt die Halbleitervorrichtung, nachdem eine Maske 200 wie etwa ein Fotoresist auf der Passivierungsschicht 110 ausgebildet ist und nachdem der ungeschützte Teil der Passivierungsschicht 110 entfernt ist, um die Routing- und unterlegscheibenartigen Strukturen 114, 116 der Barrierenschicht freizulegen. Beispielsweise kann die Passivierungsschicht 110 lithografisch prozessiert und plasmastrukturiert werden, um Kontaktloch- und Pad-Öffnungen 202 zu den darunterliegenden Routing- und unterlegscheibenartigen Strukturen 114, 116 der Barrierenschicht zu definieren. Die Maske 200 wird dann entfernt.
  • 2C zeigt die Halbleitervorrichtung nach einer physikalischen Gasphasenabscheidung (PVD) einer Cu-Keimschicht 204 über der verbleibenden Passivierungsschicht 110 und dem freigelegten Teil der Zwischenschicht 108. Eine Cu-Keimschicht 204 kann im Fall einer Leistungs-Metallisierungsstruktur 102 aus Cu genutzt werden. Die Cu-Keimschicht 204 kann für andere Arten von Leistungs-Metallisierungsmaterialien wie etwa Al, Au, etc. weggelassen werden. Falls die Cu-Keimschicht 204 genutzt wird, kann eine (nicht dargestellte) dünne Al-Schicht auf der Passivierungsschicht 110 gebildet werden, um eine Haftung zwischen der Passivierungsschicht 110 und der nachfolgend gebildeten Leistungs-Metallisierungsstruktur 102 zu verbessern.
  • 2D zeigt die Halbleitervorrichtung nach einer elektrochemischen Abscheidung (ECD) eines dicken Leistungs-Metalls 206 aus Cu auf der Cu-Keimschicht 204. Eine Maske 208 wie etwa ein Fotoresist kann verwendet werden, um eine ECD des dicken Leistungs-Metalls 206 aus Cu in bestimmten Zonen der Vorrichtung zu verhindern, z.B. um eine unabhängige Strukturierung des dicken Leistungs-Metalls 206 aus Cu über der Routing-Struktur 114 zu ermöglichen, die durch die Barrierenschicht 104 gebildet wird, welche von der Passivierungsschicht 110 in diesem Gebiet 112a der Vorrichtung bedeckt bleibt. Wie in 2C und 2D gezeigt ist, wird die Leistungs-Metallisierungsstruktur 102 über der strukturierten Barrierenschicht 104 ohne Ausbilden einer zusätzlichen Barrierenschicht für die Leistungs-Metallisierungsstruktur 102 gebildet.
  • 2E zeigt die Halbleitervorrichtung, nachdem die Maske 208 entfernt ist. Das dicke Leistungs-Metall 206 aus Cu kann dann als eine Hartmaske zum Entfernen der freigelegten Cu-Keimschicht 204, z.B. mittels umfassender bzw. Deckschicht-Nassätzung, verwendet werden. Die Passivierungsschicht 110 stellt sicher, dass die darunterliegende Routing-Struktur 114 der Barrierenschicht von der darüberliegenden Leistungs-Metallisierungsstruktur 102 elektrisch isoliert ist, falls sie über der Routing-Struktur 114 vorhanden ist. Die Halbleitervorrichtung wird dann ausgeheilt, um die Leistungs-Metallisierungsstruktur 102 fertigzustellen. Die resultierende Vorrichtung ist in 1 dargestellt.
  • Wie oben erläutert wurde, kann ein gewisser Teil der oder die gesamte Zwischenschicht 108 als Folge des Ausheilprozesses diffundieren. In anderen Fällen kann es jedoch wenig bis keine Diffusion der Zwischenschicht 108 geben. In diesen Fällen bleibt die Zwischenschicht 108 wie in 1 gezeigt im Wesentlichen intakt.
  • 3 veranschaulicht eine Ausführungsform, in der die Zwischenschicht 108 in den Routing- und unterlegscheibenartigen Strukturen 114, 116 der Barrierenschicht im Wesentlichen intakt bleibt, nicht aber in dem Gebiet 106, wo die Passivierungsschicht 110 entfernt ist. Gemäß dieser Ausführungsform diffundiert die Zwischenschicht 108 in diesem Gebiet 106 in die Leistungs-Metallisierungsstruktur 102, und die Barrierenschicht 104 ist mit der Leistungs-Metallisierungsstruktur 102 in direktem Kontakt.
  • 4 veranschaulicht eine Ausführungsform, in der die Zwischenschicht 108 als eine definierte Schicht in der endgültigen Vorrichtung nicht vorhanden ist. In einer Ausführungsform wird die Zwischenschicht 108 mittels ALD gebildet und wird durch den anschließenden ECD-Prozess intrinsisch entfernt, der genutzt wird, um die Leistungs-Metallisierungsstruktur 102 auszubilden, und diffundiert daher weder in die Barrierenschicht 104 noch in die Leistungs-Metallisierungsstruktur 102. In einer anderen Ausführungsform diffundiert die Zwischenschicht 108 in die Barrierenschicht 104 und/oder die Leistungs-Metallisierungsstruktur 102. Beispielsweise können im Fall von AlCu als die Zwischenschicht 108 Bestandteile von Al während des Ausheilprozesses in die Barrierenschicht 104 und/oder die Leistungs-Metallisierungsstruktur 102 diffundieren.
  • 5A bis 5F veranschaulichen eine andere Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung mit der Routing-Struktur 114 der Barrierenschicht.
  • 5A zeigt die Halbleitervorrichtung, nachdem eine Barrierenschicht 104, die dafür konfiguriert ist, eine Diffusion von Metallatomen von oberhalb der Barrierenschicht 104 in Richtung zum Halbleitersubstrat 100 zu verhindern, über dem Substrat 100 ausgebildet ist und nachdem eine Zwischenschicht 108 wie etwa eine Antioxidationsschicht auf der Barrierenschicht 104 ausgebildet ist. Die Barrierenschicht 104 kann wie in 5A gezeigt mit dem Halbleitersubstrat 100 in Kontakt sein oder kann durch eine oder mehrere isolierende Schichten vom Halbleitersubstrat 100 getrennt sein. In jedem Fall kann das Halbleitersubstrat 100 ein beliebiger Typ eines Halbleitersubstrats sein, der typischerweise genutzt wird, um Logik- und/oder Leistungs-Halbleitervorrichtungen zu realisieren. Die Barrierenschicht 104 kann von der Zwischenschicht 108 in-situ oder ex-situ bedeckt werden, um die Barrierenschicht 104 während einer anschließenden Strukturierung/Musterbildung der Barrierenschicht 104 vor einer Oxidation zu schützen, z.B. wie zuvor hierin in Verbindung mit 2A beschrieben wurde.
  • 5B zeigt die Halbleitervorrichtung, nachdem die Zwischenschicht 108 und die Barrierenschicht 104 unter Ausnutzung einer Maske 300, z.B. durch einen Lithografie unterstützten Plasmaätzprozess wie etwa Cl- und/oder F-basierte Plasmaätzprozesse, gleichzeitig strukturiert/gemustert sind, um die Routing-Struktur 114 der Barrierenschicht zu definieren. Die Maske 300 wird dann entfernt.
  • 5C zeigt die Halbleitervorrichtung nach einer PVD einer Cu-Keimschicht 302 über der Struktur. Cu wird im Fall einer Leistungs-Metallisierung aus Cu typischerweise als Keimschicht 302 verwendet. Die Cu-Keimschicht 302 kann für andere Arten von Leistungs-Metallisierungsmaterialien wie etwa Al, Au, etc. weggelassen werden.
  • 5D zeigt die Halbleitervorrichtung nach einer ECD eines dicken Leistungs-Metalls 304 aus Cu auf der Cu-Keimschicht 302. Gemäß dieser Ausführungsform wird eine Maske 306 wie etwa ein Fotoresist genutzt, um eine ECD des dicken Leistungs-Metalls 304 aus Cu über der Routing-Struktur 114 der Barrierenschicht zu verhindern. Demgemäß ist die Leistungs-Metallisierungsstruktur 102 über der Routing-Struktur 114 der Barrierenschicht weggelassen. Im Unterschied zu der in 2A bis 2E veranschaulichten Ausführungsform kann die Passivierungsschicht 110 zwischen der Zwischenschicht 108 und der Leistungs-Metallisierungsstruktur 102 weggelassen werden, da sich die Leistungs-Metallisierungsstruktur 102 nicht über die Routing-Struktur 114 der Barrierenschicht erstreckt.
  • 5E zeigt die Halbleitervorrichtung, nachdem die Maske 306 entfernt ist und nachdem das dicke Leistungs-Metall 304 aus Cu als Hartmaske genutzt wurde, um die freigelegte Cu-Keimschicht 302 z.B. durch umfassendes Nassätzen zu entfernen.
  • 5F zeigt die Halbleitervorrichtung nach einem Ausheilen, das durchgeführt wird, um die Leistungs-Metallisierungsstruktur 102 fertigzustellen. Im Unterschied zu den in 1, 3 und 4 gezeigten Halbleitervorrichtungen weist die in 5F dargestellte Halbleitervorrichtung keine Passivierungsschicht zwischen der Zwischenschicht 108 und der Leistungs-Metallisierungsstruktur 102 auf, und die Leistungs-Metallisierungsstruktur 102 erstreckt sich nicht über der Routing-Struktur 114 der Barrierenschicht. Wie vorher hierin erläutert wurde, kann ein gewisser Teil der oder die gesamte Zwischenschicht 108 als Folge des Ausheilprozesses in die Barrierenschicht 104 und/oder die Leistungs-Metallisierungsstruktur 102 diffundieren, kann durch den ECD-Prozess intrinsisch entfernt werden, der genutzt wird, um die Leistungs-Metallisierungsstruktur 102 auszubilden, und diffundiert daher in weder die Barrierenschicht 104 noch die Leistungs-Metallisierungsstruktur 102, oder kann im Wesentlichen intakt bleiben.
  • 6A bis 6H veranschaulichen eine andere Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung mit der Routing-Struktur 114 der Barrierenschicht.
  • 6A zeigt die Halbleitervorrichtung, nachdem eine Barrierenschicht 104, die dafür konfiguriert ist, eine Diffusion von Metallatomen von oberhalb der Barrierenschicht 104 in Richtung zu einem Halbleitersubstrat 100 zu verhindern, über dem Substrat 100 ausgebildet ist und nachdem eine Zwischenschicht 108 wie etwa eine Antioxidationsschicht auf der Barrierenschicht 104 ausgebildet ist. Die Barrierenschicht 104 kann mit dem Halbleitersubstrat 100, wie in 6A gezeigt, in Kontakt sein oder kann durch eine oder mehrere isolierende Schichten vom Halbleitersubstrat 100 getrennt sein. In jedem Fall kann das Halbleitersubstrat 100 ein beliebiger Typ eines Halbleitersubstrats sein, der typischerweise genutzt wird, um Logik- und/oder Leistungs-Halbleitervorrichtungen zu realisieren. Die Barrierenschicht 104 kann von der Zwischenschicht 108 in-situ oder ex-situ bedeckt sein, um so die Barrierenschicht 104 während einer nachfolgenden Strukturierung/Musterbildung der Barrierenschicht 104 vor einer Oxidation zu schützen, z.B. wie hierin in Verbindung mit 2A zuvor beschrieben wurde.
  • 6B zeigt die Halbleitervorrichtung, nachdem die Zwischenschicht 108 und die Barrierenschicht 104 unter Verwendung einer Maske 400 gleichzeitig strukturiert/gemustert sind, wie hierin zuvor in Verbindung mit 2A beschrieben wurde, um die Routing-Struktur 114 der Barrierenschicht zu definieren.
  • 6C zeigt die Halbleitervorrichtung, nachdem eine Passivierungsschicht 110 auf dem strukturierten Zwischen-/Barrierenschicht-Stapel 104/108 ausgebildet ist, z.B. wie hierin zuvor in Verbindung mit 2A beschrieben wurde. Die Maske 400 wird dann entfernt.
  • 6D zeigt die Halbleitervorrichtung, nachdem eine weitere Maske 402 wie etwa ein Fotoresist auf der Passivierungsschicht 110 ausgebildet ist und nachdem der ungeschützte Teil der Passivierungsschicht 110 entfernt ist, um die darunterliegende Zwischenschicht 108 freizulegen, z.B. wie hierin zuvor in Verbindung mit 2B beschrieben wurde.
  • 6E zeigt die Halbleitervorrichtung nach einer PVD einer Cu-Keimschicht 404 über der Passivierungsschicht 110 und dem freigelegten Teil der Zwischenschicht 108, z.B. wie hierin in Verbindung mit 2C zuvor beschrieben wurde.
  • 6F zeigt die Halbleitervorrichtung nach einer ECD eines dicken Leistungs-Metalls 406 aus Cu auf der Cu-Keimschicht 404. Gemäß dieser Ausführungsform wird eine Maske 408 wie etwa ein Fotoresist verwendet, um eine ECD des dicken Leistungs-Metalls 406 aus Cu über der Routing-Struktur 114 der Barrierenschicht zu verhindern, z.B. wie zuvor in Verbindung mit 5D beschrieben wurde. Dementsprechend erstreckt sich die Leistungs-Metallisierungsstruktur 102 nicht über die Routing-Struktur 114 der Barrierenschicht.
  • 6G zeigt die Halbleitervorrichtung, nachdem die Maske 408 entfernt ist, und nach Verwendung des dicken Leistungs-Metalls 406 aus Cu als Hartmaske, um die freigelegte Cu-Keimschicht 404 zu entfernen, z.B. wie hierin zuvor in Verbindung mit 5E beschrieben wurde.
  • 6H zeigt die Halbleitervorrichtung nach einem Ausheilen, das durchgeführt wird, um die Leistungs-Metallisierungsstruktur 102 fertigzustellen. Ähnlich den in 1, 3 und 4 dargestellten Halbleitervorrichtungen weist die in 6H dargestellte Halbleitervorrichtung eine Passivierungsschicht 110 zwischen der Zwischenschicht 108 und der Leistungs-Metallisierungsstruktur 102 in einem Gebiet der Vorrichtung auf. Ähnlich der in 5F dargestellten Halbleitervorrichtung erstreckt sich die Leistungs-Metallisierungsstruktur 102 nicht über die Routing-Struktur 114 der Barrierenschicht für die in 6H dargestellte Halbleitervorrichtung in einem anderen Gebiet der Vorrichtung. Wie hierin zuvor erläutert wurde, kann ein gewisser Teil der oder die ganze Zwischenschicht 108 als Folge des Ausheilprozesses in die Barrierenschicht 104 und/oder die Leistungs-Metallisierungsstruktur 102 diffundieren, kann durch den ECD-Prozess, der genutzt wird, um die Leistungs-Metallisierungsstruktur 102 zu bilden, intrinsisch entfernt werden und diffundiert daher in weder die Barrierenschicht 104 noch die Leistungs-Metallisierungsstruktur 102 oder kann im Wesentlichen intakt bleiben.
  • 7A bis 7G veranschaulichen eine weitere Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung mit einer Routing-Struktur einer Barrierenschicht.
  • 7A zeigt die Halbleitervorrichtung, nachdem eine Barrierenschicht 104, die dafür konfiguriert ist, eine Diffusion von Metallatomen von oberhalb der Barrierenschicht 104 in Richtung zu einem Halbleitersubstrat 100 zu verhindern, über dem Substrat 100 ausgebildet ist und nachdem eine Zwischenschicht 108 wie etwa eine Antioxidationsschicht auf der Barrierenschicht 104 ausgebildet ist. Die Barrierenschicht 104 kann mit dem Halbleitersubstrat 100, wie in 7A gezeigt, in Kontakt sein oder kann durch eine oder mehrere isolierende Schichten vom Halbleitersubstrat 100 getrennt sein. In jedem Fall kann das Halbleitersubstrat 100 ein beliebiger Typ eines Halbleitersubstrats sein, der typischerweise genutzt wird, um Logik- und/oder Leistungs-Halbleitervorrichtungen zu realisieren. Die Barrierenschicht 104 kann von der Zwischenschicht 108 in-situ oder ex-situ bedeckt sein, um so die Barrierenschicht 104 während einer anschließenden Strukturierung/Musterbildung der Barrierenschicht 104 vor einer Oxidation zu schützen, z.B. wie hierin zuvor in Verbindung mit 2A beschrieben wurde.
  • 7B zeigt die Halbleitervorrichtung, nachdem die Zwischenschicht 108 und die Barrierenschicht 104 unter Verwendung einer Maske 500 gleichzeitig strukturiert/gemustert sind, z.B. wie hierin in Verbindung mit 2A zuvor beschrieben wurde, um die Routing-Struktur 114 der Barrierenschicht zu definieren.
  • 7C zeigt die Halbleitervorrichtung, nachdem eine Passivierungsschicht 110 auf dem strukturierten Zwischen-/Barrierenschicht-Stapel 104/108 ausgebildet ist, z.B. wie hierin zuvor in Verbindung mit 2A beschrieben wurde.
  • 7D zeigt die Halbleitervorrichtung, nachdem eine Maske 502 wie etwa ein Fotoresist auf der Passivierungsschicht 110 ausgebildet ist und nachdem der ungeschützte Teil der Passivierungsschicht 110 entfernt ist, um die Routing-Struktur 114 der Barrierenschicht freizulegen, z.B. wie hierin zuvor in Verbindung mit 2B beschrieben wurde.
  • 7E zeigt die Halbleitervorrichtung nach einer PVD einer dicken Leistungs-Metallisierung 504 aus Cu über der Passivierungsschicht 110 und dem freigelegten Teil der Zwischenschicht 108. Im Unterschied zu der in 2D, 5D und 6F veranschaulichen Ausführungsform wird die dicke Leistungs-Metallisierung 504 aus Cu als Deckschicht abgeschieden und anschließend gemustert.
  • 7F zeigt die Halbleitervorrichtung, nachdem eine Maske 506 wie etwa ein Fotoresist auf der als Deckschicht abgeschiedenen dicken Leistungs-Metallisierung 504 aus Cu ausgebildet ist und nachdem der freigelegte Teil der dicken Leistungs-Metallisierung 504 aus Cu z.B. über eine Ätzlösung aus H2PO4 - H2O2 geätzt ist.
  • 7G zeigt die Halbleitervorrichtung nach einem Ausheilen, das durchgeführt wird, um die Leistungs-Metallisierungsstruktur 102 fertigzustellen.
  • 8A bis 8E veranschaulichen eine Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung, wobei die Zwischenschicht 108 eine Haftvermittlerschicht ist, die dafür konfiguriert ist, eine Haftung der Leistungs-Metallisierungsstruktur 102 an der Barrierenschicht 104 in einem Gebiet der Vorrichtung zu erhöhen.
  • 8A zeigt die Halbleitervorrichtung, nachdem eine Barrierenschicht 104, die dafür konfiguriert ist, eine Diffusion von Metallatomen von oberhalb der Barrierenschicht 104 in Richtung zu einem Halbleitersubstrat 100 zu verhindern, über dem Substrat 100 ausgebildet ist. Die Barrierenschicht 104 kann mit dem Halbleitersubstrat 100, wie in 8A gezeigt, in Kontakt sein oder kann durch eine oder mehrere isolierende Schichten vom Halbleitersubstrat 100 getrennt sein. In jedem Fall kann das Halbleitersubstrat 100 ein beliebiger Typ eines Halbleitersubstrats sein, der typischerweise verwendet wird, um Logik- und/oder Leistungs-Halbleitervorrichtungen zu realisieren. Die Barrierenschicht 104 kann mit Stickstoff ausgeheilt werden, um dessen Robustheit zu erhöhen.
  • 8B zeigt die Halbleitervorrichtung, nachdem die Barrierenschicht 104 z.B. durch einen Plasmaätzprozess strukturiert ist, der eine (nicht dargestellte) Lithografiemaske wie etwa ein Fotoresist nutzt. Das Retikel-Design der Lithografiemaske und die Abmessungen der in der Barrierenschicht 104 ausgebildeten Öffnungen 600 definieren den Bereich einer positiven Randlänge (x) für die Barrierenschicht 104. Die Maske wird dann entfernt und die Struktur gereinigt, um einen Maskenrest zu entfernen.
  • 8C zeigt die Halbleitervorrichtung nach einem Leistungs-Metallisierungsprozess. In einer Haftung vermittelnden Zwischenschicht 108 wie etwa TiW oder Ti wird, z.B. über einen Sputterprozess, mit einer dicken Leistungs-Metallschicht 602 aus Cu über der Barrierenschicht 104 in-situ abgeschieden. In dieser Ausführungsform fungiert die Zwischenschicht 108 als Haftvermittler zwischen der darunterliegenden Barrierenschicht 104 und der darüberliegenden dicken Leistungs-Metallschicht 602 aus Cu. In einer anderen Ausführungsform ist die Haftung vermittelnde Zwischenschicht 108 eine TiW/Cu-Keimschicht, die über der Barrierenschicht 104 abgeschieden ist, und die dicke Leistungs-Metallschicht 602 aus Cu wird mit einem Resist auf der TiW/Cu-Keimschicht elektrochemisch abgeschieden. In jedem Fall ist die Haftung vermittelnde Zwischenschicht 108 im Wesentlichen dünner, z.B. etwa 50 nm im Fall einer Haftung vermittelnden Zwischenschicht aus TiW, als die Leistungs-Metallschicht 602 aus Cu.
  • 8D zeigt die Halbleitervorrichtung, nachdem eine Maske 604 wie etwa ein Fotoresist auf der Leistungs-Metallschicht 602 aus Cu ausgebildet ist. Die Maske 604 weist Öffnungen 606 auf, die mit den zuvor in die Barrierenschicht 104 strukturierten Merkmalen ausgerichtet sind.
  • 8E zeigt die Halbleitervorrichtung nach einem isotropischen Ätzen der Leistungs-Metallschicht 602 aus Cu und der Haftung vermittelnden Zwischenschicht 108 durch die Öffnungen 606 in der Maske 604, um die Leistungs-Metallisierungsstruktur 102 zu strukturieren/zu mustern. Das isotrope Ätzen liefert einen/eine gut definierten/e eindeutigen/e Rand/Stufe 608 in der Barrierenschicht 104 bezüglich der Leistungs-Metallisierungsstruktur 102. Das heißt, die in die Barrierenschicht 104 geätzten Ränder 608 erstrecken sich lateral weiter als die in die Leistungs-Metallisierungsstruktur 102 geätzten Ränder 610.
  • Der/die eindeutige Rand/Stufe 608 in der Barrierenschicht 104 vergrößert den Abstand für eine Metall-Elektromigration zwischen einem Leistungsanschluss der Halbleitervorrichtung und einem Steueranschluss der Vorrichtung und verteilt auch gleichmäßiger eine Spannung in der ILD, die während einer Wärmewechselbeanspruchung der Leistungs-Metallisierungsstruktur 102 induziert wird. Dementsprechend reduziert der/die eindeutige Rand/Stufe 608 in der Barrierenschicht 104 eine Spannung am geätzten Rand der Barrierenschicht 104, die andernfalls zu Rissen oder einer Ablösung führen kann. 8E enthält eine vergrößerte Darstellung, die die Barrierenschicht 104 zeigt, die sich lateral über die geätzten Seitenflächen 610 der Leistungs-Metallisierungsstruktur 102 in Gebieten, die mit den Öffnungen 606 in der Maske 604 ausgerichtet sind, um einen Betrag x hinaus erstreckt, der in einem Bereich z.B. zwischen 500 nm und 5 Mikrometer liegen kann.
  • Begriffe wie etwa „erster“, „zweiter“ und dergleichen werden verwendet, um verschiedene Elemente, Gebiete, Abschnitte etc. zu beschrieben, und sollen auch nicht beschränkend sein. Gleiche Begriffe beziehen sich die Beschreibung hindurch auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe offene Begriffe, die das Vorhandensein festgestellter Elemente oder Merkmale angeben, jedoch zusätzliche Elemente oder Merkmale nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Es versteht sich, dass, sofern nicht anderweitig konkret angegeben, die Merkmale der hierin beschriebenen verschiedenen Ausführungsformen miteinander kombiniert werden können.

Claims (21)

  1. Halbleitervorrichtung umfassend: ein Halbleitersubstrat (100); eine Leistungs-Metallisierungsstruktur (102), die über dem Halbleitersubstrat (100) ausgebildet ist; eine Barrierenschicht (104), die zwischen der Leistungs-Metallisierungsstruktur (102) und dem Halbleitersubstrat (100) ausgebildet ist, wobei die Barrierenschicht (104) dafür konfiguriert ist, eine Diffusion von Metallatomen von der Leistungs-Metallisierungsstruktur (102) in Richtung zum Halbleitersubstrat (100) zu verhindern, wobei die Leistungs-Metallisierungsstruktur (102) mit der Barrierenschicht (104) oder einer elektrisch leitfähigen Schicht, die auf der Barrierenschicht (104) ausgebildet ist, in einem ersten Gebiet (106) in direktem Kontakt ist; und eine Passivierungsschicht (110), die zwischen der Barrierenschicht (104) und der Leistungs-Metallisierungsstruktur (102) in einem zweiten Gebiet (112) angeordnet ist, wobei die Barrierenschicht (104) im zweiten Gebiet (112) als eine Signalrouting-Struktur (114) strukturiert ist, die Leistungs-Metallisierungsstruktur (102) über der Signalrouting-Struktur (114) im zweiten Gebiet (112) angeordnet ist und wobei die Signalrouting-Struktur (114) durch die Passivierungsschicht (110) im zweiten Gebiet (112) von der Leistungs-Metallisierungsstruktur (102) isoliert ist.
  2. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Leistungs-Metallisierungsstruktur (102) unabhängig von der Signalrouting-Struktur (114) im zweiten Gebiet (112) strukturiert ist.
  3. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das erste Gebiet (106) und das zweite Gebiet (112) direkt angrenzen, wobei die Leistungs-Metallisierungsstruktur (102) und die Barrierenschicht (104) im ersten Gebiet (106) und im zweiten Gebiet nicht gemustert sind und wobei die Passivierungsschicht einen Randbereich der Barrierenschicht im zweiten Gebiet bedeckt.
  4. Halbleitervorrichtung nach Anspruch 3, wobei sich die Barrierenschicht (104) über Seitenflächen (118) der Leistungs-Metallisierungsstruktur (102) im zweiten Gebiet (112) lateral hinaus erstreckt.
  5. Halbleitervorrichtung nach Anspruch 4, wobei sich die Barrierenschicht (104) über die Seitenflächen (118) der Leistungs-Metallisierungsstruktur (102) im zweiten Gebiet (112) um zwischen 500 nm und 5 Mikrometer lateral hinaus erstreckt.
  6. Halbleitervorrichtung umfassend: ein Halbleitersubstrat (100); eine Leistungs-Metallisierungsstruktur (102), die über dem Halbleitersubstrat (100) ausgebildet ist; eine Barrierenschicht (104), die zwischen der Leistungs-Metallisierungsstruktur (102) und dem Halbleitersubstrat (100) ausgebildet ist, wobei die Barrierenschicht (104) dafür konfiguriert ist, eine Diffusion von Metallatomen von der Leistungs-Metallisierungsstruktur (102) in Richtung zum Halbleitersubstrat (100) zu verhindern, wobei die Leistungs-Metallisierungsstruktur (102) mit der Barrierenschicht (104) oder einer elektrisch leitfähigen Schicht, die auf der Barrierenschicht (104) ausgebildet ist, in einem ersten Gebiet (106) in direktem Kontakt ist; und eine Passivierungsschicht (110), die zwischen der Barrierenschicht (104) und der Leistungs-Metallisierungsstruktur (102) in einem zweiten Gebiet (112) angeordnet ist, wobei die Passivierungsschicht (110) zwischen der Barrierenschicht (104) und der Leistungs-Metallisierungsstruktur (102) in einem Abschnitt (112a) des zweiten Gebiets (112), der vom ersten Gebiet (106) beabstandet ist, angeordnet ist, wobei die Barrierenschicht (104) als eine Signalrouting-Struktur (114) im Abschnitt (112a) des zweiten Gebiets (112), der vom ersten Gebiet (106) beabstandet ist, strukturiert ist, und die Leistungs-Metallisierungsstruktur (102) über der Signalrouting-Struktur (114) im Abschnitt (112a) des zweiten Gebiets (112), der vom ersten Gebiet (106) beabstandet ist, angeordnet ist und wobei die Signalrouting-Struktur (114) durch die Passivierungsschicht (110) von der Leistungs-Metallisierungsstruktur (102) isoliert ist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei die Leistungs-Metallisierungsstruktur (102) unabhängig von der Signalrouting-Struktur (114) im Abschnitt (112a) des zweiten Gebiets (112), der vom ersten Gebiet (106) beabstandet ist, strukturiert ist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend eine Zwischenschicht (108), die zwischen der Barrierenschicht (104) und der Passivierungsschicht (110) im zweiten Gebiet (112) angeordnet ist, wobei die Zwischenschicht (108) im zweiten Gebiet (112) identisch wie die Barrierenschicht (104) strukturiert ist.
  9. Halbleitervorrichtung nach Anspruch 8, wobei die Barrierenschicht (104) TiW aufweist, die Zwischenschicht (108) AlCu aufweist und die Leistungs-Metallisierungsstruktur (102) Cu aufweist.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend eine zweite Zwischenschicht, die zwischen der Passivierungsschicht (110) und der Leistungs-Metallisierungsstruktur (102) im zweiten Gebiet (112) angeordnet ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die Barrierenschicht (104) TiW aufweist, die zweite Zwischenschicht TiW aufweist und die Leistungs-Metallisierungsstruktur (102) Cu aufweist.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden einer Barrierenschicht (104) über einem Halbleitersubstrat (100), wobei die Barrierenschicht (104) dafür konfiguriert ist, eine Diffusion von Metallatomen von oberhalb der Barrierenschicht (104) in Richtung zum Halbleitersubstrat (110) zu verhindern; Strukturieren der Barrierenschicht (104); und nach einem Strukturieren der Barrierenschicht (104), Ausbilden einer Leistungs-Metallisierungsstruktur (102) über der strukturierten Barrierenschicht (104) ohne Ausbilden einer zusätzlichen Barrierenschicht für die Leistungs-Metallisierungsstruktur (102), wobei die Leistungs-Metallisierungsstruktur (102) mit der Barrierenschicht (104) oder einer elektrisch leitfähigen Schicht, die auf der Barrierenschicht (104) ausgebildet ist, in einem ersten Gebiet (106) in direktem Kontakt ist, und wobei ein Ausbilden der Leistungs-Metallisierungsstruktur umfasst: nach dem Strukturieren der Barrierenschicht, Ausbilden einer Haftvermittlerschicht auf der Barrierenschicht und einer Cu-Schicht auf der Haftvermittlerschicht, wobei die Haftvermittlerschicht dafür konfiguriert ist, eine Haftung der Leistungs-Metallisierungsstruktur an der Barrierenschicht im ersten Gebiet zu erhöhen; Ausbilden einer Maske auf der Cu-Schicht, wobei die Maske Öffnungen aufweist, die mit zuvor in die Barrierenschicht strukturierten Merkmalen ausgerichtet sind; und isotropes Ätzen der Cu-Schicht und der Haftvermittlerschicht durch die Öffnungen in der Maske, um die Leistungs-Metallisierungsstruktur zu strukturieren, und so, dass sich die Barrierenschicht über Seitenflächen der Leistungs-Metallisierungsstruktur in mit den Öffnungen in der Maske ausgerichteten Gebieten lateral hinaus erstreckt.
  13. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden einer Barrierenschicht (104) über einem Halbleitersubstrat (100), wobei die Barrierenschicht (104) dafür konfiguriert ist, eine Diffusion von Metallatomen von oberhalb der Barrierenschicht (104) in Richtung zum Halbleitersubstrat (110) zu verhindern; Strukturieren der Barrierenschicht (104); nach dem Strukturieren der Barrierenschicht (104), Ausbilden einer Leistungs-Metallisierungsstruktur (102) über der strukturierten Barrierenschicht (104) ohne Ausbilden einer zusätzlichen Barrierenschicht für die Leistungs-Metallisierungsstruktur (102), wobei die Leistungs-Metallisierungsstruktur (102) mit der Barrierenschicht (104) oder einer elektrisch leitfähigen Schicht, die auf der Barrierenschicht (104) ausgebildet ist, in einem ersten Gebiet (106) in direktem Kontakt ist, und ferner umfassend: vor dem Strukturieren der Barrierenschicht, Ausbilden einer Schutzschicht auf der Barrierenschicht, welche dafür konfiguriert ist, eine Oxidation der Barrierenschicht während der Strukturierung zu verhindern.
  14. Verfahren nach Anspruch 13, wobei ein Ausbilden der Leistungs-Metallisierungsstruktur umfasst: nach einem Strukturieren der Schutzschicht und der Barrierenschicht, Ausbilden einer Cu-Keimschicht auf der Schutzschicht; Ausbilden einer Maske auf der Cu-Keimschicht in einem zweiten Gebiet; Ausbilden einer Cu-Schicht auf der Cu-Keimschicht im ersten Gebiet, nicht aber im zweiten Gebiet, wo die Maske vorhanden ist; und nach Ausbilden der Cu-Schicht, Entfernen der Maske und der Cu-Keimschicht von der Schutzschicht im zweiten Gebiet.
  15. Verfahren nach Anspruch 13, wobei ein Ausbilden der Leistungs-Metallisierungsstruktur umfasst: nach dem Strukturieren der Schutzschicht und der Barrierenschicht, Ausbilden einer Passivierungsschicht auf der Schutzschicht; Entfernen der Passivierungsschicht im ersten Gebiet, nicht aber in einem zweiten Gebiet; Ausbilden einer Cu-Keimschicht auf der Schutzschicht im ersten Gebiet und auf der Passivierungsschicht im zweiten Gebiet; und Ausbilden einer Cu-Schicht auf der Cu-Keimschicht zumindest im ersten Gebiet.
  16. Verfahren nach Anspruch 15, ferner umfassend: vor dem Ausbilden der Cu-Schicht, Ausbilden einer Maske auf der Cu-Keimschicht im zweiten Gebiet, so dass die Cu-Schicht auf der Cu-Keimschicht im ersten Gebiet, nicht aber im zweiten Gebiet, wo die Maske vorhanden ist, ausgebildet wird; und nach Ausbilden der Cu-Schicht, Entfernen der Maske.
  17. Verfahren nach Anspruch 15, wobei die Barrierenschicht im zweiten Gebiet als eine Signalrouting-Struktur strukturiert wird, wobei das Verfahren ferner umfasst: Strukturieren der Cu-Schicht im zweiten Gebiet unabhängig von der Signalrouting-Struktur.
  18. Verfahren nach Anspruch 13, wobei ein Ausbilden der Leistungs-Metallisierungsstruktur umfasst: nach dem Strukturieren der Schutzschicht und der Barrierenschicht, Ausbilden einer Passivierungsschicht auf der Schutzschicht; Entfernen der Passivierungsschicht im ersten Gebiet, nicht aber in einem zweiten Gebiet; und Ausbilden einer Cu-Schicht auf der Schutzschicht im ersten Gebiet und auf der Passivierungsschicht im zweiten Gebiet mittels physikalischer Gasphasenabscheidung.
  19. Verfahren nach Anspruch 18, ferner umfassend: Entfernen der Cu-Schicht von der Passivierungsschicht im zweiten Gebiet.
  20. Verfahren nach Anspruch 18, wobei die Barrierenschicht im zweiten Gebiet als eine Signalrouting-Struktur strukturiert wird, wobei das Verfahren ferner umfasst: Strukturieren der Cu-Schicht im zweiten Gebiet unabhängig von der Signalrouting-Struktur.
  21. Verfahren nach Anspruch 13, wobei die Schutzschicht AlCu aufweist und die Barrierenschicht TiW aufweist.
DE102019118681.1A 2018-07-30 2019-07-10 Leistungs-Metallisierungsstruktur für Halbleitervorrichtungen Active DE102019118681B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/048,667 US10734320B2 (en) 2018-07-30 2018-07-30 Power metallization structure for semiconductor devices
US16/048,667 2018-07-30

Publications (2)

Publication Number Publication Date
DE102019118681A1 DE102019118681A1 (de) 2020-01-30
DE102019118681B4 true DE102019118681B4 (de) 2023-11-23

Family

ID=69149174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019118681.1A Active DE102019118681B4 (de) 2018-07-30 2019-07-10 Leistungs-Metallisierungsstruktur für Halbleitervorrichtungen

Country Status (3)

Country Link
US (3) US10734320B2 (de)
CN (1) CN110783308A (de)
DE (1) DE102019118681B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201721814D0 (en) * 2017-12-22 2018-02-07 Optoscribe Ltd Optical apparatus, optical assembly and methods of manufacture thereof
US11048053B2 (en) * 2019-11-27 2021-06-29 The Charles Stark Draper Laboratory, Inc. Movable flexure and MEMS elements for improved optical coupling to photonic integrated circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020640A (en) 1996-12-19 2000-02-01 Texas Instruments Incorporated Thick plated interconnect and associated auxillary interconnect
DE102009001017A1 (de) 2008-02-20 2009-08-27 Profine Gmbh Dichtung für Fenster-oder Türprofile
DE112009001017T5 (de) 2008-06-20 2011-04-28 Intel Corporation, Santa Clara Mehrschichtige Dickmetallisierungsstruktur für ein mikroelektronische Einrichtung, integrierte Schaltung, die diese beinhaltet, und Verfahren zum Herstellen einer integrierten Schaltung, die diese beeinhaltet

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988423A (en) 1987-06-19 1991-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating interconnection structure
JPH01309340A (ja) 1988-06-07 1989-12-13 Mitsubishi Electric Corp 半導体装置
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US6435947B2 (en) 1998-05-26 2002-08-20 Cabot Microelectronics Corporation CMP polishing pad including a solid catalyst
US6544880B1 (en) 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
JP2002261111A (ja) 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法
JP4565767B2 (ja) 2001-04-11 2010-10-20 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2002329722A (ja) * 2001-04-27 2002-11-15 Nec Corp 半導体装置及びその製造方法
US6720212B2 (en) * 2002-03-14 2004-04-13 Infineon Technologies Ag Method of eliminating back-end rerouting in ball grid array packaging
US7071537B2 (en) 2002-05-17 2006-07-04 Ixys Corporation Power device having electrodes on a top surface thereof
DE102004003538B3 (de) 2004-01-23 2005-09-08 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einer Logik- und Leistungs-Metallisierung ohne Intermetall-Dielektrikum und Verfahren zu ihrer Herstellung
US7541275B2 (en) 2004-04-21 2009-06-02 Texas Instruments Incorporated Method for manufacturing an interconnect
DE102004019588A1 (de) 2004-04-22 2005-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung von zumindest einer Schicht sowie elektrisches Bauelement mit Strukturen aus der Schicht
JP4696532B2 (ja) * 2004-05-20 2011-06-08 株式会社デンソー パワー複合集積型半導体装置およびその製造方法
DE102004059389B4 (de) 2004-12-09 2012-02-23 Infineon Technologies Ag Halbleiterbauelement mit Ausgleichsmetallisierung
US20070222087A1 (en) 2006-03-27 2007-09-27 Sangdo Lee Semiconductor device with solderable loop contacts
US7573137B2 (en) 2006-03-31 2009-08-11 Texas Instruments Incorporated Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
DE102006052202B3 (de) 2006-11-06 2008-02-21 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
US7871922B2 (en) * 2007-04-10 2011-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming interconnect structures that include forming air gaps between conductive structures
US8866255B2 (en) 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US8048761B2 (en) 2009-02-17 2011-11-01 Globalfoundries Singapore Pte. Ltd. Fabricating method for crack stop structure enhancement of integrated circuit seal ring
US20100314725A1 (en) 2009-06-12 2010-12-16 Qualcomm Incorporated Stress Balance Layer on Semiconductor Wafer Backside
JP2012191123A (ja) 2011-03-14 2012-10-04 Renesas Electronics Corp 半導体集積回路装置およびその製造方法ならびにそれを用いた電子システム
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8847335B2 (en) 2012-08-28 2014-09-30 Stmicroelectronics Pte Ltd. Membrane structure for electrochemical sensor
DE102012109995A1 (de) 2012-10-19 2014-04-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
US9196560B2 (en) 2013-10-31 2015-11-24 Infineon Technologies Austria Ag Semiconductor device having a locally reinforced metallization structure and method for manufacturing thereof
JP6303137B2 (ja) * 2013-12-27 2018-04-04 パナソニックＩｐマネジメント株式会社 半導体装置
US9831206B2 (en) 2014-03-28 2017-11-28 Intel Corporation LPS solder paste based low cost fine pitch pop interconnect solutions
KR20150139223A (ko) 2014-06-03 2015-12-11 삼성전자주식회사 반도체 소자
WO2016024946A1 (en) 2014-08-11 2016-02-18 Raytheon Company Hermetically sealed package having stress reducing layer
DE102015219183B4 (de) 2015-10-05 2019-06-06 Infineon Technologies Ag Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements
DE102016122318A1 (de) 2016-11-21 2018-05-24 Infineon Technologies Ag Anschlussstruktur eines Leistungshalbleiterbauelements
JP6814698B2 (ja) * 2017-06-05 2021-01-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10304782B2 (en) 2017-08-25 2019-05-28 Infineon Technologies Ag Compressive interlayer having a defined crack-stop edge extension

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020640A (en) 1996-12-19 2000-02-01 Texas Instruments Incorporated Thick plated interconnect and associated auxillary interconnect
DE102009001017A1 (de) 2008-02-20 2009-08-27 Profine Gmbh Dichtung für Fenster-oder Türprofile
DE112009001017T5 (de) 2008-06-20 2011-04-28 Intel Corporation, Santa Clara Mehrschichtige Dickmetallisierungsstruktur für ein mikroelektronische Einrichtung, integrierte Schaltung, die diese beinhaltet, und Verfahren zum Herstellen einer integrierten Schaltung, die diese beeinhaltet

Also Published As

Publication number Publication date
US20200335448A1 (en) 2020-10-22
DE102019118681A1 (de) 2020-01-30
US20200035610A1 (en) 2020-01-30
US20200219818A1 (en) 2020-07-09
US10734320B2 (en) 2020-08-04
US10978395B2 (en) 2021-04-13
CN110783308A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
DE10059773B4 (de) Halbleitervorrichtung
DE102008052470B4 (de) Verfahren zum Prozessieren eines Kontaktpads und Verfahren zum Herstellen eines integrierten Schaltkreiselementes
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE112009001017B4 (de) Mehrschichtige Dickmetallisierungsstruktur für ein mikroelektronische Einrichtung, integrierte Schaltung, die diese beinhaltet, und Verfahren zum Herstellen einer integrierten Schaltung, die diese beeinhaltet
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102019118681B4 (de) Leistungs-Metallisierungsstruktur für Halbleitervorrichtungen
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE102011053356A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE112019003120T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE112018007009T5 (de) Halbleitervorrichtung und Herstellungsverfahren für diese
DE112018003821B4 (de) Systeme und verfahren zum ausbilden eines in einer integrierten schaltungsanordnung integrierten dünnfilmwiderstandes
DE112021000239T5 (de) Verbindungsstrukturen mit rutheniumauskleidung mit kobaltinfusion und einer kobaltabdeckung
DE102004003538B3 (de) Integrierte Halbleiterschaltung mit einer Logik- und Leistungs-Metallisierung ohne Intermetall-Dielektrikum und Verfahren zu ihrer Herstellung
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE102017200452B4 (de) Verfahren zur Fertigung einer Halbleitervorrichtung
DE102021100639A1 (de) Verschaltungsstruktur einer halbleitervorrichtung
DE102014116262B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division