DE4239457C2 - Halbleiterwaferstruktur und Herstellungsverfahren dafür - Google Patents

Halbleiterwaferstruktur und Herstellungsverfahren dafür

Info

Publication number
DE4239457C2
DE4239457C2 DE4239457A DE4239457A DE4239457C2 DE 4239457 C2 DE4239457 C2 DE 4239457C2 DE 4239457 A DE4239457 A DE 4239457A DE 4239457 A DE4239457 A DE 4239457A DE 4239457 C2 DE4239457 C2 DE 4239457C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor wafer
insulation layer
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4239457A
Other languages
English (en)
Other versions
DE4239457A1 (en
Inventor
Masanobu Iwasaki
Katsuhiro Tsukamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4239457A1 publication Critical patent/DE4239457A1/de
Application granted granted Critical
Publication of DE4239457C2 publication Critical patent/DE4239457C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterwaferstruktur nach dem Oberbegriff des Patentanspruchs 1 sowie auf ein Herstellungsverfahren dafür.
In jüngster Zeit ist der Integrationsgrad von integrierten Halb­ leiterschaltungen stark angestiegen. Mit dem Anstieg des Integra­ tionsgrades wird der Durchmesser von Kontaktöffnungen verkleinert, und Störstellenbereiche werden flacher gebildet. Da ferner die Anzahl von Verbindungsschichten ansteigt und in der Form von Mehr­ fachschichten vorgesehen ist, werden Zwischenschicht-Isolations­ schichten, die die Verbindungsschichten voneinander isolieren, dick aufeinander gestapelt. Folglich wird das Längenverhältnis (Tiefe/Durchmesser) der Kontaktöffnung vergrößert.
Herkömmlich wurde eine Verbindungsschicht von Aluminium · Silizium (AlSi) oder dergleichen durch Sputtern aufgebracht. Allerdings kann durch die Richtwirkung von Plasma eine Kontaktöffnung nicht mit einem Film gleichmäßiger Dicke durch Sputtern bedeckt werden. Insbesondere wird an Seitenwandbereichen und Bodenabschnitten der Kontaktöffnung die Verbindungsschicht dünn. Wenn daher der Seiten­ wandbereich der Kontaktöffnung steil wird, wird die Verbindungs­ zwischenschicht an den Seitenwandbereichen und dem Bodenbereich unterbrochen.
Um das oben beschriebene Problem zu vermeiden, wurde ein Wolfram (W)-Stopfen durch Benutzen einer CVD (Chemical Vapor Deposition)- Methode entwickelt. Die Reduktion von Wolfram-Hexafluorid (WF6) unter Benutzung von Wasserstoff (H2) und die Reduktion unter Benut­ zung von Silan (SiH4) sind als Verfahren zum Bilden eines dünnen Wolframfilms unter Benutzung der CVD-Methode bekannt. Die jeweili­ gen Reaktionen der Reduktion sind wie folgt:
WF6 (g) + 3H2 (g) → W (s) + 6HF (g)
2WF6 (g) + 3SiH4 (g) → 2W (s) + 3SiF4 (g) + 6H2 (g),
wobei (g) und (s) die gasförmige bzw. feste Phase angeben.
Die Technik zum Bilden des CDV-Wolfram-Stopfens umfaßt eine selek­ tive Wolfram-Bildung und die Wolfram-Stopfen-Bildung durch Zurück­ ätzen. Die selektive Wolfram-Bildung bezieht sich auf eine Tech­ nik, bei der Wolfram nur in der Kontaktöffnung aufgewachsen wird, und aus diesem Grunde wird sie als ideale Technik zum Füllen be­ trachtet. Allerdings wurde sie aus den folgenden Gründen noch nicht praktisch benutzt.
Ein Grund ist, daß das Wachstum von Wolfram bei der selektiven Wolfram-Bildung vom Oberflächenzustand abhängt. Bei der selektiven Wolfram-Bildung, da das Wachstum von Wolfram vom Oberflächenzu­ stand abhängt, ist die Wachstumsreaktion von Wolfram verschieden, in Abhängigkeit von Unterschichten. Genauer gesagt, wenn Kontakt­ öffnungen nicht nur auf n-Typ Störstellenschichten gebildet wer­ den, sondern auch auf Unterschichten wie N-Typ und P-Typ Polysili­ ziumschichten (poly-Si), auf Wolfram-Polyzid (WSix/poly-Si)-Schich­ ten und Titan-Silizidschichten (TiSi2)1 ist es schwierig, gleichmä­ ßig diese ganzen auf verschiedenen Unterschichten gebildeten Kon­ taktöffnungen zu füllen. Zusätzlich ist die Tiefe einer Kontakt­ öffnung mit dem Siliziumsubstrat als unterliegende Schicht ver­ schieden von der Tiefe einer Kontaktöffnung mit einer Polysilizi­ umschicht als unterliegende Schicht, durch die Dicke der auf dem Substrat geschichteten Polysiliziumschicht, und daher ist es un­ möglich, diese Kontaktöffnungen gleichmäßig zu füllen.
Zweitens ist das Wachstum von Wolfram ebenfalls abhängig von der Oberflächenbedingung des Isolationsfilms bei der selektiven Wolf­ ram-Bildung. Genauer gesagt, wenn ein wenig Rückstand oder Schaden des vorhergehenden Schritts auf dem Isolationsfilm zurückgeblieben ist, wird ein derartiger Bereich eine Kernbildungsstelle, auf wel­ cher Wolfram wächst. Auf diese Weise entsteht ein Phänomen, das "verlorene Selektivität" (Lost Selectivity) genannt wird, und Wolfram wächst nicht nur in den Kontaktöffnungen, sondern auch auf dem Isolationsfilm.
Aus diesen Gründen ist eine selektive Wolframbildung nicht prak­ tisch.
Eine Bildung des Wolfram-Stopfens durch Ätzen bezieht sich auf eine Technik, bei welcher ein Sperrmetall wie Titannitrid (TiN) oder Titan-Wolfram (TiW) als Klebeschicht gebildet ist, ein Wolf­ ramfilm über den gesamten Wafer aufgebracht wird, und das Wolfram total weggeätzt wird, um die Wolfram-Stopfen in den Kontaktöffnun­ gen zu belassen. Verglichen mit der vorerwähnten Wolfram-Bildung ist die Bildung des Wolfram-Stopfens durch Zurückätzen vergleichs­ weise einfach, und eine praktische Anwendung kann erwartet werden. Eine herkömmliche Halbleitervorrichtung, die durch Benutzen der Wolfram-Stopfen-Bildung durch Zurückätzen hergestellt wird, und dessen Herstellungsverfahren wird nachfolgend beschrieben.
Die japanische Offenlegungsschrift Nr. 2-211 652 beschreibt nachfolgend einen Aufbau einer Halbleitervorrichtung.
Die Fig. 3 ist eine Schnittansicht mit dem schematischen Aufbau der in der Druckschrift beschriebenen Halblei­ tervorrichtung. Die Fig. 3 zeigt einen Zustand vor dem Abteilen des Chips vom Wafer, und es gibt einen Schneidelinienbereich 450, der während des Zerteilens geschnitten wird, zwischen den die Vor­ richtung bildenden Bereichen 460. Ein Oxidfilm 403 zum Isolieren von Elementen wird auf der Oberfläche des Halbleitersubstrats 402 gebildet. Eine Isolationsschicht 407 ist auf der Oberfläche des Halbleitersubstrats 402 gebildet. Die Isolationsschicht 407 weist eine Öffnung 451 und einen Schneidelinienbereich 450 auf. Durch diese Öffnung 451 wird ein Bereich der Oberfläche des Halbleiter­ substrats 402 freigelegt. Am Schneidelinienbereich 450 ist eine Wolframverbindungsschicht 401 auf der Isolationsschicht 407 gebil­ det. Die Wolframverbindungsschicht 401 bedeckt die Isolations­ schicht 407 am Schneidelinienbereich 450. Die Wolframverbindungs­ schicht 401 füllt die Öffnung der Isolationsschicht 407. An den die Vorrichtung bildenden Bereichen 460 wird ein Isolationsfilm 423 auf der Isolationsschicht 407 und auf der Wolframverbindungs­ schicht 401 gebildet.
Die in der Druckschrift offenbarte Halbleitervorrichtung ist wie oben beschrieben aufgebaut. Bei dieser Halbleitervorrichtung wird verhindert, daß die durch das Zerteilen bewirkten Risse des Isola­ tionsfilms andere Chips erreichen, durch die Isolationsschicht 407 und einen Wolfram-Stopfen 401 am Schneidelinienbereich 450. Aller­ dings entsteht das folgende Problem, wenn der Schneidelinienbe­ reich 450 durch die Klinge eines Substratzerteilers geschnitten wird.
Die Fig. 5 ist eine Perspektivansicht mit dem Schneidelinienbe­ reich der Halbleitervorrichtung, wie sie in der Druckschrift of­ fenbart ist, nach dem Schneiden des Schneidelinienbereichs. Wie in Fig. 5 gezeigt, ist bei der offenbarten Halbleitervorrichtung eine Wolframverbindungsschicht 401 zum Bedecken der gesamten Ober­ fläche der Isolationsschicht 407 am Schneidelinienbereich 450 ge­ bildet. Wenn daher diese geschnitten wird, muß zuerst die Wolfram­ verbindungsschicht 401 geschnitten werden, wie in Fig. 4 ge­ zeigt. Durch dieses Schneiden streuen Stücke der Wolframverbin­ dungsschicht 401 und können möglicherweise Bonding-Anschlußberei­ che 413 überbrücken, wie in Fig. 5 gezeigt. Das Schneiden der Verbindungsschicht führt daher möglicherweise zu einem Kurzschluß zwischen Bonding-Anschlußbereichen. Zusätzlich müssen zwei Schich­ ten, das heißt die Wolframverbindungsschicht 401 und die Isola­ tionsschicht 407 geschnitten werden. Wenn daher die Wolframverbin­ dungsschicht 401 aus einem Material mit großer Härte gebildet ist, nutzt die Klinge 440 des Substratzerteilers ab, und die Anzahl von Fehlern würde ansteigen. Mit anderen Worten weist diese Lösung nach dem Stand der Technik das Problem einer kurzen Nutzungsdauer der Klinge 440 des Substratzerteilers auf.
Aus der DE 40 20 195 A1 ist eine Halbleiterwaferstruktur nach dem Oberbegriff des Patentanspruchs 1 bekannt.
Bei dieser Vorrichtung sind die Öffnungen in der Isolationsschicht durch Nuten realisiert, mit denen ein beim Schneiden eines Halbleiterwafers entstehender Riß angehalten werden kann.
Ein derartiger Aufbau ist allerdings von der Herstellung her aufwendig, und ferner ist durch die ununterbrochenen und durchgezogenen Nuten die mechanische Stabilität des Halbleiterwafers beeinträchtigt.
Ferner ist eine Halbleiterwaferstruktur nach dem Oberbegriff des Patentanspruchs 1 aus der DE 31 43 216 C2 bekannt.
Aufgabe der vorliegenden Erfindung ist es daher, eine Halbleiterwaferstruktur nach dem Oberbegriff des Patentanspruchs 1 zu schaffen, deren Herstellung vereinfacht und deren mechanische Stabilität verbessert ist.
Die Aufgabe wird durch die Halbleiterwaferstruktur nach dem Pa­ tentanspruch 1 sowie das Verfahren nach dem Patentanspruch 9 gelöst.
Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrie­ ben.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigt
Fig. 1 eine vergrößerte Draufsicht auf einen Wafer entsprechend einer Ausführungsform der Erfindung;
Fig. 2 eine Schnittansicht entlang der Linie m-m aus Fig. 1;
Fig. 3 eine Schnittansicht mit dem schematischen Auf­ bau einer Halbleitervorrichtung aus dem Stand der Technik;
Fig. 4 eine Schnittansicht mit der Art und Weise des Schneidens der Halbleitervorrichtung, wie sie im Stand der Technik offenbart ist; und
Fig. 5 eine Perspektivansicht mit der Halbleitervor­ richtung nach dem Schneiden, wie im Stand der Technik offenbart.
Eine Ausführungsform der vorliegenden Erfindung wird nachfolgend beschrieben. Wie in den Fig. 1 und 2 gezeigt, ist ein Schneidelinienbereich 150 zwischen eine Vorrichtung bildenden Be­ reichen 160 vorgesehen. Am Schneidelinienbereich 150 verbleibt eine Isolationsschicht 107 auf der Oberfläche des Halbleitersubstrats 2. Eine Mehrzahl von Aus­ richtmarkierungen 20 vom abgesenkten Typ werden auf der Isola­ tionsschicht 107 gebildet. Eine Mehrzahl von lochförmigen Öffnun­ gen 151 werden die die Vorrichtung bildenden Bereiche umgebend in der Isolationsschicht 107 gebildet. Die Öffnungen 151 werden mit Wolfram oder dergleichen gefüllt.
Bei der Ausführungsform umgibt eine Wolframstraße 101a mit einer Anzahl von Löchern den die Vorrichtung bildenden Bereich, wie oben erwähnt.
Obwohl eine Wolframstraße den die Vorrichtung bildenden Bereich umgibt, können zwei oder mehr Wolframstraßen zum Umgeben des die Vorrichtung bil­ denden Bereichs vorgesehen sein.
Obwohl eine Wolframschicht, die durch die CVD-Methode gebildet ist, in die Öffnungen gefüllt wird, die in dem Isolationsfilm des Schneidelinienbereichs bei den oben beschriebenen zwei Ausführungs­ formen gebildet sind, kann jedes Material benutzt werden, das vollständig die Öffnungen füllen kann und eine Verbindung mit dem Isolationsfilm herstellen kann, wie zum Beispiel Polysilizium, Aluminium-Silizium (AlSi), Aluminium · Kupfer (AlCu) oder Molybdän (Mo).

Claims (11)

1. Halbleiterwaferstruktur mit
einem Halbleitersubstrat (2) mit einer Mehrzahl von Halbleiter­ vorrichtungsbereichen (160) und einer Mehrzahl von Schneide­ linienbereichen (150), die die Vorrichtungsbereiche voneinander trennen, und
einer Isolationsschicht (107) eines ersten Materials auf einer Oberfläche des Substrats, wobei die Isolationsschicht eine Mehr­ zahl von Öffnungen (151) aufweist, die jeweils einen entspre­ chenden der Vorrichtungsbereiche umgeben und voneinander elek­ trisch isoliert sind, dadurch gekennzeichnet, daß die Öffnungen (151) als Mehrzahl von diskontinuierlichen Löchern ausgeführt sind.
2. Halbleiterwaferstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die Öffnungen jeweils mit einer Schicht eines zweiten Materials gefüllt sind, die innerhalb der Öffnung eingeschlossen ist.
3. Halbleiterwaferstruktur nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß das erste Material Siliziumoxid ist.
4. Halbleiterwafervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleitervorrichtungsbereiche Feldeffekttransistoren aufweisen.
5. Halbleiterwafervorrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch einen leitenden Bereich (6) auf der Oberfläche des Halbleitersubstrats im Halbleitervorrichtungsbereich, wobei die Isolationsschicht ein zweites Loch (52) umfaßt, das sich von der Oberfläche der Isolationsschicht erstreckt und den leitenden Bereich erreicht, und eine zweite Füllschicht (101b) eines leitenden Materials im wesentlichen nur im zweiten Loch gebildet ist.
6. Halbleiterwafervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der leitende Bereich (6) ein Störstellenbereich eines Feldeffekttransistors ist, der in der Oberfläche des Halbleitersubstrats gebildet ist.
7. Halbleiterwafervorrichtung nach Anspruch 6, gekennzeichnet durch eine Verbindungsschicht, die auf der Isolationsschicht (107) gebildet ist, wobei die zweite Füllschicht (101b) elektrisch den Störstellenbereich mit der Verbindungsschicht verbindet.
8. Halbleiterwafervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die zweite Füllschicht (101b) und das zweite Material Wolfram ist.
9. Verfahren zum Herstellen der Halbleiterwaferstruktur nach Anspruch 1, mit den Schritten:
Bilden des Halbleitervorrichtungsbereichs (160) mit einer Vorrichtung in der Hauptoberfläche des Halbleitersubstrats (2),
Bilden der Isolierschicht (107) des ersten Materials zum Bedecken des Halbleitervorrichtungsbereichs,
Bilden der Öffnungen, die den Halbleitervorrichtungsbereich umgebend angeordnet sind und sich von einer Oberfläche der Isolationsschicht auf die Hauptoberfläche des Halbleitersubstrats in der Isolationsschicht erstrecken, und
Bilden einer Füllschicht (101a) eines zweiten Materials im wesentlichen nur in den Löchern.
10. Verfahren zum Herstellen einer Halbleiterwaferstruktur nach Anspruch 9, dadurch gekennzeichnet, daß der Schritt zum Bilden der Füllschicht (101a) die Schritte umfaßt:
Bilden einer oberen Schicht zum Füllen der Löcher (51) und zum Bedecken der Oberfläche der Isolationsschicht (107) und
Entfernen der oberen Schicht zum Freilegen der Oberfläche der Isolationsschicht.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Schritt zum Bilden der Füllschicht (101a) die Schritte umfaßt:
Bilden einer oberen Schicht zum Füllen der Löcher (51) und zum Bedecken der Oberfläche der Isolationsschicht (107) und
Ätzen der oberen Schicht zum Freilegen der Oberfläche der Isolationsschicht.
DE4239457A 1991-11-27 1992-11-24 Halbleiterwaferstruktur und Herstellungsverfahren dafür Expired - Lifetime DE4239457C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3312257A JP2890380B2 (ja) 1991-11-27 1991-11-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE4239457A1 DE4239457A1 (en) 1993-06-03
DE4239457C2 true DE4239457C2 (de) 1995-04-06

Family

ID=18027064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4239457A Expired - Lifetime DE4239457C2 (de) 1991-11-27 1992-11-24 Halbleiterwaferstruktur und Herstellungsverfahren dafür

Country Status (6)

Country Link
US (2) US5945716A (de)
JP (1) JP2890380B2 (de)
KR (1) KR960016772B1 (de)
DE (1) DE4239457C2 (de)
IT (1) IT1255960B (de)
TW (1) TW222711B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176688A (ja) * 1993-12-20 1995-07-14 Mitsubishi Electric Corp 半導体集積回路
US6184118B1 (en) * 1998-03-02 2001-02-06 United Microelectronics Corp. Method for preventing the peeling of the tungsten metal after the metal-etching process
JPH11340167A (ja) 1998-05-22 1999-12-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000269293A (ja) * 1999-03-18 2000-09-29 Fujitsu Ltd 半導体装置
JP3548061B2 (ja) * 1999-10-13 2004-07-28 三洋電機株式会社 半導体装置の製造方法
US6610592B1 (en) * 2000-04-24 2003-08-26 Taiwan Semiconductor Manufacturing Company Method for integrating low-K materials in semiconductor fabrication
US6630746B1 (en) * 2000-05-09 2003-10-07 Motorola, Inc. Semiconductor device and method of making the same
JP2003197854A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品
JP4434606B2 (ja) 2003-03-27 2010-03-17 株式会社東芝 半導体装置、半導体装置の製造方法
JP2005109145A (ja) 2003-09-30 2005-04-21 Toshiba Corp 半導体装置
FR2893182B1 (fr) * 2005-11-10 2007-12-28 Atmel Grenoble Soc Par Actions Procede de decoupe de puces de circuit-integre sur substrat aminci
ITTO20100332A1 (it) * 2010-04-21 2011-10-22 St Microelectronics Srl Procedimento per la fabbricazione di piastrine semiconduttrici e piastrina semiconduttrice con trincea di protezione
JP2017028056A (ja) * 2015-07-21 2017-02-02 トヨタ自動車株式会社 半導体装置の製造方法
US10109599B2 (en) * 2016-12-21 2018-10-23 Globalfoundries Inc. Integrated circuit structure with continuous metal crack stop
KR102542621B1 (ko) * 2018-08-17 2023-06-15 삼성전자주식회사 반도체 장치
JP7443097B2 (ja) * 2020-03-09 2024-03-05 キオクシア株式会社 半導体ウェハおよび半導体チップ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392150A (en) * 1980-10-27 1983-07-05 National Semiconductor Corporation MOS Integrated circuit having refractory metal or metal silicide interconnect layer
JPS5776860A (en) * 1980-10-31 1982-05-14 Toshiba Corp Semiconductor device and its manufacture
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
JPS63127551A (ja) * 1986-11-17 1988-05-31 Toshiba Corp 半導体装置の製造方法
US4977439A (en) * 1987-04-03 1990-12-11 Esquivel Agerico L Buried multilevel interconnect system
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
JPH01186655A (ja) * 1988-01-14 1989-07-26 Fujitsu Ltd 半導体集積回路
JP2769331B2 (ja) * 1988-09-12 1998-06-25 株式会社日立製作所 半導体集積回路の製造方法
JPH02188942A (ja) * 1989-01-17 1990-07-25 Fujitsu Ltd 多層配線構造を備えた半導体装置の製造方法
JP2737979B2 (ja) * 1989-02-10 1998-04-08 三菱電機株式会社 半導体装置
JPH0750700B2 (ja) * 1989-06-27 1995-05-31 三菱電機株式会社 半導体チップの製造方法
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten

Also Published As

Publication number Publication date
KR960016772B1 (ko) 1996-12-20
DE4239457A1 (en) 1993-06-03
IT1255960B (it) 1995-11-17
JPH05152433A (ja) 1993-06-18
ITMI922707A0 (it) 1992-11-26
US6211070B1 (en) 2001-04-03
JP2890380B2 (ja) 1999-05-10
KR930011167A (ko) 1993-06-23
TW222711B (de) 1994-04-21
US5945716A (en) 1999-08-31
ITMI922707A1 (it) 1994-05-26

Similar Documents

Publication Publication Date Title
DE60126960T2 (de) Verbesserter rissunterbrecher für halbleiterchips
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE4234666C2 (de) Verbindungsstruktur und Herstellungsverfahren dafür
DE69737762T2 (de) Verbesserungen in Bezug auf integrierte Schaltungen
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112013004276B4 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
EP0132720B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102017123445A1 (de) Vergrabene Metallleiterbahn und Verfahren zu deren Herstellung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE3834241A1 (de) Halbleitereinrichtung
WO2000074134A1 (de) Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
DE102018203792B4 (de) Nicht-Dorn-Schnittbildung
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE102006053435B4 (de) Speicherzellenanordnungen und Verfahren zum Herstellen von Speicherzellenanordnungen
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE102018211683B4 (de) Verfahren zur herstellung von metallisierungsebenen
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE10313793A1 (de) Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren
DE112021000239T5 (de) Verbindungsstrukturen mit rutheniumauskleidung mit kobaltinfusion und einer kobaltabdeckung
DE4238080C2 (de) Verbindungsstruktur für leitende Schichten einer Halbleitervorrichtung und ein Verfahren zu deren Herstellung
DE102014116262B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right
R071 Expiry of right