JP2003197854A - 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品 - Google Patents

両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品

Info

Publication number
JP2003197854A
JP2003197854A JP2001394441A JP2001394441A JP2003197854A JP 2003197854 A JP2003197854 A JP 2003197854A JP 2001394441 A JP2001394441 A JP 2001394441A JP 2001394441 A JP2001394441 A JP 2001394441A JP 2003197854 A JP2003197854 A JP 2003197854A
Authority
JP
Japan
Prior art keywords
semiconductor device
double
semiconductor substrate
connection type
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001394441A
Other languages
English (en)
Inventor
Naoharu Senba
直治 仙波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2001394441A priority Critical patent/JP2003197854A/ja
Priority to US10/327,044 priority patent/US20030127724A1/en
Priority to CN02159369A priority patent/CN1430278A/zh
Priority to TW091137574A priority patent/TW571415B/zh
Priority to KR1020020084140A priority patent/KR20030055171A/ko
Publication of JP2003197854A publication Critical patent/JP2003197854A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

(57)【要約】 【課題】 貫通ビア形成プロセス技術を必要としない
で、半導体素子の係止が半導体基板の両面に可能な、低
コストで実装密度の高い両面接続型半導体装置と多段積
層型半導体装置を提供する。 【解決手段】 両面に外部接続用のパッドを有し、半導
体基板の両面に半導体素子が形成され、パッド間および
パッドと前記半導体素子とは導体部４，８で電気的に接
続されている多重接続可能な両面接続型半導体装置であ
る。ここで半導体素子は、選択的不純物拡散法によって
半導体基板１の両面に形成されており、導体部４も、半
導体基板１の両面から選択的不純物拡散法によって必要
な箇所のみ不純物が拡散され、拡散部分の半導体基板１
の比抵抗が下がることによって電気的な導通が可能とな
るように形成されており、導体部４がアイソレーション
５，６によって、半導体素子と電気的に絶縁されてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、両面接続型半導体
装置、多段積層型半導体装置、およびその製造方法に関
し、特に半導体拡散プロセスを用いて形成された両面接
続型半導体装置に関する。
【０００２】
【従来の技術】従来の技術における両面接続型半導体装
置は、ＮＩＫＫＥＩ ＭＩＣＲＯＤＥＶＩＣＥＳの２０
００年５月号 Ｐ１６０〜１６４に開示されているよう
に半導体素子のパッド位置に、エッチング、光、液中に
おける電解（光励起法）或はプラズマエッチング法等に
よって、貫通ビアを形成してチップ表裏の電気的機械的
な接続を行う構造となっている。以下、図１３を用いて
詳細に説明する。チップ５１のパッド位置に、エッチン
グ、光、液中における電解（光励起法）或はプラズマエ
ッチング法等によって、貫通ビア５２を形成する〔図１
３（ａ）〕。次に貫通ビア５２の内面にＣＶＤ法、熱酸
化法等によって酸化膜５３を形成してチップ５１との電
気的な絶縁を確保する。〔図１３（ｂ）〕。酸化膜５３
が形成されている貫通ビア５２に導電性の電極材５４を
埋め込みパッドの上下接続用の導体を形成する〔図１３
（ｃ）〕。最後に、多段接続するために、電極材５４が
形成されているチップ５１の、貫通ビア５２同士の上下
位置合わせを行い、導電材５６を用いてリフロー法、加
熱処理法等によって所望の段数を接続し、多段接続型半
導体装置を形成し、その後、マザーボード５５にやはり
導電材５６を用いてリフロー法、加熱処理法等によって
実装した構造となっている。場合によっては、マザーボ
ードの実装用にメタルバンプ５７を形成している場合も
ある〔図１３（ｄ）〕。
【０００３】
【発明が解決しようとする課題】従来技術では、半導体
素子のパッド位置に上下の導通を取るために、エッチン
グ、光、液中における電解（光励起法）法等によって貫
通ビアを形成している。この実行のためには、従来の半
導体拡散プロセスから逸脱する貫通ビア形成プロセス技
術とこれに準じた設備投資が必要である。更に貫通ビア
の形成工程は、半導体素子を形成した後となるため、貫
通ビア形成工程では半導体素子を何らかの手段で保護
し、完了後には保護手段を除去する工程が必要となり、
異種のプロセス混在と全体のプロセス数が増加してしま
うために高コストとなる。また、各々のプロセスには高
度の技術が必要となる。更に上下の導通手段として半導
体基板とは異なった性質を持つ電極材を用いているた
め、熱膨張及び熱伝導等の差により、貫通ビア部にクラ
ック、欠け等が発生し、リーク電流の増大、半導体素子
とのショート不良等を起こして、品質の低下を招くおそ
れがある。また、ベアチップ実装であるため、実装密度
は向上するが半導体素子の形成が半導体基板の片面のみ
である。そのため、従来と比べ実装密度は飛躍的には向
上しない等の問題点がある。
【０００４】本発明の目的は、貫通ビア形成プロセス技
術を必要としないで、半導体素子の形成が半導体基板の
両面に可能な、低コストで実装密度の高い両面接続型半
導体装置と多段積層型半導体装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明の両面接続型半導
体装置は、両面に外部接続用のパッドを有し、半導体基
板の両面に半導体素子が形成され、前記パッド間および
パッドと半導体素子とは導体部で電気的に接続されてい
る両面接続型半導体装置であって、半導体素子は、選択
的不純物拡散法によって半導体基板の両面に形成されて
おり、導体部は、半導体基板の両面から選択的不純物拡
散法によって必要な箇所のみ不純物が拡散され、拡散部
分のその半導体基板の比抵抗が下がることによって電気
的な導通が可能となるように形成されており、且つ、導
体部がアイソレーションによって半導体素子と電気的に
絶縁されていることを特徴とする。
【０００６】導体部と半導体素子とは、さらに、導体メ
タル配線あるいは半導体基板への不純物拡散法によって
形成されたジャンクション或は導体によって電気的に接
続されていてもよい。
【０００７】また、半導体素子が、半導体基板の両面に
同一パターンが対向した位置で配置されていても、半導
体基板の両面に同一パターンが１８０度回転して対向し
た位置で配置されていてもよい。
【０００８】さらに、両面のパッドまたは片面のパッド
にバリアメタルが形成されていてもよく、両面のパッド
または片面のパッドにメタルバンプおよび導電性樹脂バ
ンプの少なくとも何れかが形成されていてもよく、実装
用のバンプを除いて全体が樹脂封止されていてもよい。
【０００９】本発明の多段積層型半導体装置は、２個以
上の上述の両面接続型半導体装置が、相互に接続するた
めの所望のパッドが対向するように多段に積層され、対
向するパッドの間が導電性樹脂バンプおよびメタルバン
プの少なくとも何れかによって接続されていることを特
徴とする。
【００１０】上面と下面のパッドに、導電性樹脂バンプ
およびメタルバンプの少なくとも何れかが形成されてい
てもよく、何れか一面のパッドに、導電性樹脂バンプお
よびメタルバンプの少なくとも何れかが形成されていて
もよく、実装用のバンプを除いて全体が樹脂封止されて
いてもよい。
【００１１】本発明の両面接続型半導体装置の製造方法
は、両面が研磨仕上げされた半導体基板の両面に所定の
厚さの第１の酸化膜を形成する処理と、半導体基板に設
けられるパッドを含む近傍領域の第１の酸化膜を除去す
る処理と、半導体基板の第１の酸化膜が除去された領域
に、不純物の拡散またはイオン注入を行って、貫通を含
む所定の深さまで第１のアイソレーションを形成する処
理と、半導体基板の両面に所定の厚さの第２の酸化膜を
形成し、第１のアイソレーションが形成された領域内の
導体部を形成する領域のその第２の酸化膜を除去する処
理と、半導体基板の第２の酸化膜が除去された領域に不
純物の拡散またはイオン注入を行って、貫通を含む所定
の深さまで導電部を形成する処理とを行って、電気的に
多段接続するための導通部分を形成する。
【００１２】次に半導体基板の両面に所定の厚さの第３
の酸化膜を形成し、半導体基板の両面に形成される半導
体素子の形成領域を含む所定の領域のその第３の酸化膜
を除去して、所定の深さの不純物拡散またはイオン注入
を行って、既に形成された導通部とこれから形成される
半導体素子とを電気的に分離するための第２のアイソレ
ーションを半導体基板の両面に形成する処理と、第２の
アイソレーション上に第４の酸化膜を形成して所定の半
導体素子の形成領域のその第４の酸化膜を除去し、第４
の酸化膜の除去された半導体素子の形成領域に不純物拡
散またはイオン注入を行って、半導体素子形成のための
第１のベースを形成する処理と、第１のベース上に第５
の酸化膜を形成して所定の半導体素子の形成領域のその
第５の酸化膜を除去し、第５の酸化膜の除去された半導
体素子の形成領域に、不純物拡散またはイオン注入を行
って、半導体素子形成のための第２のベースを形成して
トランジスタを形成し、必要に応じて同様の処理を繰り
返して拡散抵抗、ダイオードを含むＩＣ構成要素を形成
する処理と、を行って半導体素子を形成する。
【００１３】次に、半導体基板の両面に第６の酸化膜を
形成し、ＩＣ回路を形成するトランジスタ、ダイオード
及び拡散抵抗並びに導体部の各々のコンタクトに必要な
部分の酸化膜を除去する処理と、半導体基板の両面にア
ルミ系、銅系等の導体薄膜を形成し、ＩＣ回路を形成す
る導体として必要な部分の導体薄膜を残してその導体薄
膜を除去して導体を形成する処理と、を行ってＩＣ回路
を形成する。
【００１４】次に、半導体基板の両面に保護膜を形成
し、ＩＣ回路の外部引き出しパッドの部分のみその保護
膜を除去し、保護膜の除去された外部引き出しパッド上
にバリアメタルを形成し、そのバリアメタル上に導電性
のバンプを形成する処理と、を実行して両面接続型半導
体装置を完成することを特徴とする。
【００１５】半導体素子の形成が、半導体基板の両面か
らの同時の不純物拡散によって行われてもよく、半導体
素子の両面導通部分の形成が、半導体基板の両面からの
同時の不純物拡散によって行われてもよい。また、半導
体素子の形成と半導体素子の両面導通部分の形成とが、
半導体基板の両面からの同時の不純物拡散によって同時
に行われてもよい。本発明の電子部品は、上述の両面接
続型半導体装置あるいは多段積層型半導体装置が実装さ
れていることを特徴とする。
【００１６】本発明では、半導体素子のパッド位置にお
ける上下の導通を取るために、従来の半導体拡散プロセ
スをそのまま用いて導通部を形成している。そのため、
半導体素子の形成及び導通手段の形成は、同時拡散か或
は個々の拡散でよく、その工程順序を変えるだけでよ
い。従って、従来技術で必要であった半導体素子の保護
手段及びそれを除去する工程が不要となり、異種のプロ
セス混在もなく、全体のプロセス数も増加しない。ま
た、上下の導通手段に、半導体基板そのものを使用して
いるため、熱膨張及び熱伝導等の差による品質の低下は
ない。高密度という観点からは、パッケージ実装ではな
くベアチップ実装でありチップサイズと同等サイズが実
現できて、且つ、半導体素子を半導体基板の両面に形成
しているため、従来と比べて２倍の高密度実装が実現で
きる。
【００１７】
【発明の実施の形態】本発明の両面接続型半導体装置
は、従来の半導体拡散プロセスを用いて、半導体基板の
両面に半導体素子を形成した構造と、この両面半導体素
子構造の半導体チップを多段接続するための手段とし
て、やはり従来の半導体拡散プロセスを用いて、両面半
導体素子のパッド部の所要部分に不純物拡散を行い、半
導体基板の比抵抗を下げて電気的な導通部分を形成した
構造とを有している。また、本発明の多段積層型半導体
装置はこの両面接続型半導体装置を積み重ねて相互に接
続した構成となっている。
【００１８】以下、本発明の実施の形態について、図面
を参照して詳細に説明する。図１は本発明の第１の実施
の形態の両面接続型半導体装置の模式的断面図である。
【００１９】第１の実施の形態の両面接続型半導体装置
は、半導体基板１の両面に形成された第２のアイソレー
ション６に、第１のベース２や第２のベース３を含む半
導体素子のＩＣ回路が形成されており、半導体素子形成
領域外に半導体基板の両面を電気的に導通する導通部４
が設けられ、その周囲には第１のアイソレーション５が
形成されて導通部４と半導体素子とを電気的に分離して
いる。半導体素子のパッドと導通部４とは酸化膜７上に
形成された導体８で接続され、導通部４のパッドにはそ
れぞれバリアメタル２１を介してバンプ１０が形成さ
れ、バンプ１０の形成部を除く半導体基板の両面の全面
が保護膜９で保護されている。
【００２０】半導体素子は、選択的不純物拡散法によっ
て半導体基板１の両面に形成されており、導体部４は、
半導体基板１の両面から選択的不純物拡散法によって必
要な箇所のみ不純物が拡散され、拡散部分の半導体基板
１の比抵抗が下がることによって電気的な導通が可能と
なるように形成されている。
【００２１】次に第１の実施の形態の両面接続型半導体
装置の製造方法について説明する。図２〜図５の（ａ）
〜（ｒ）は、第１の実施の形態の両面接続型半導体装置
の製造プロセスの概要を説明するための模式的断面図で
ある。先ず、Ｓｉ、ＧａＡｓ、ＧａＧｅなどの半導体基
板１が準備される〔図２（ａ）〕。半導体基板１の両面
を半導体素子が形成可能なレベルまで研削と研磨を実施
する〔図２（ｂ）〕。所定の厚さに研磨された半導体基
板の両面に熱酸化法、ＣＶＤ法等により所定の厚さの酸
化膜形成を行い第１の酸化膜７１を形成する〔図２
（ｃ）〕。
【００２２】まず、半導体基板１の両面を貫通して形成
されて電気的に多段接続を可能とする導通部４を、半導
体素子から電気的に分離するための第１のアイソレーシ
ョン５を形成するために、公知のフォトレジスト技術を
用いて半導体基板１の両面にフォトレジストを塗布し、
マスクを用いて両面の露光現像を行い（不図示）、第１
のアイソレーション５形成領域の第１の酸化膜７１を除
去する〔図２（ｄ）〕。半導体基板１の両面の第１の酸
化膜７１が除去された部分に熱拡散或はイオン注入法等
によってアイソレーション形成のための第１の不純物の
拡散或はイオン注入１１を行って半導体基板を貫通する
絶縁層５９を形成する〔図２（ｅ）〕。半導体基板１の
導通部４の上下を通じてのアイソレーションを十分に確
保するためには、熱拡散或はイオン注入法等によっての
第１の不純物の拡散或はイオン注入のみの拡散時間では
不充分であるため、アイソレーション成長領域が上下で
接続されるまで所定の温度で所定の時間、追加熱拡散を
実施する。
【００２３】次に図２（ｃ）、（ｄ）に示したと同様に
再び第２の酸化膜を半導体基板１の両面に形成の後に、
導通部４の形成領域に当る部分の第２の酸化膜を除去し
て、半導体基板の第２の酸化膜が除去された部分に導電
体作成のための第２の不純物の拡散或はイオン注入１２
を行って半導体基板を貫通する電気的導通部分である導
通部４を形成する〔図３（ｆ）〕。半導体基板導通部分
の上下を通じての電気的導通を十分に確保するために
は、熱拡散或はイオン注入法等によっての第２の不純物
の拡散或はイオン注入のみの拡散時間では不充分である
ため、導通が確保できるまで所定の温度で所定の時間、
追加熱拡散を実施する。例えば半導体基板１の厚さが５
０μmであった場合、Ｂｃ１３、Ｐｏ１３、その他の半
導体デバイス製造用不純物の拡散時間は、拡散温度が１
０００℃近傍の時、表面濃度にもよるが、１時間当りの
拡散深さが２〜３μmとなるので、両面の導通を確保す
るためには、９〜１３時間を必要とする。
【００２４】以上述べたプロセスによって、導通部４の
形成が完了したので、次は半導体基板１の両面に半導体
素子を形成する。半導体基板の両面に第３の酸化膜を形
成した後、フォトレジスト技術により両面にフォトレジ
ストを塗布する（不図示）。マスクを用いて半導体基板
１の両面の所定の位置の第３の酸化膜を除去する〔図３
（ｇ）〕。第３の酸化膜７３が除去された部分にアイソ
レーション形成用の第３の不純物拡散或はイオン注入１
３を行い、前の工程で形成した導通部４とこれから形成
される半導体素子とを電気的に分離するためのアイソレ
ーション拡散を実施して第２のアイソレーション６を形
成する。〔図３（ｈ）〕。
【００２５】次に半導体基板１の両面に第４の酸化膜７
４を形成する〔図３（ｉ）〕。次に、先に形成した導通
部４から分離されている第２のアイソレーション領域６
に半導体素子を形成するため、半導体基板１の両面にフ
ォトレジスト技術によりフォトレジストを塗布し、マス
クを用いて半導体基板１の両面のデバイス形成領域の第
４の酸化膜７４を除去する〔図３（ｊ）〕。第４の酸化
膜７４が除去された領域に半導体素子形成用の第４の不
純物拡散或はイオン注入１４を行い、半導体素子形成の
第１のベース２を形成する。〔図４（ｋ）〕。次に半導
体基板１の両面に第５の酸化膜７５を形成する〔図４
（ｌ）〕。次に、半導体基板１の両面にフォトレジスト
技術によりフォトレジストを塗布し、マスクを用いて所
定の位置の第５の酸化膜７５を除去する〔図４
（ｍ）〕。第５の酸化膜７５が除去された部分に半導体
素子形成用の第５の不純物拡散或はイオン注入１５を行
い、半導体素子形成の第２のベース３を形成する。〔図
４（ｎ）〕。この段階で基本的なトランジスタが形成さ
れる。同様な手順で、ＩＣ回路に必要な拡散抵抗、ダイ
オード等を形成する（不図示）。
【００２６】最後にＩＣ回路を形成するために、半導体
基板１の両面に第６の酸化膜を形成して、半導体基板１
の両面にフォトレジストを塗布して、ＩＣ回路を形成す
るトランジスタ、ダイオード及び拡散抵抗の各々のコン
タクトの必要な部分及び導体部４に合わせたマスクを用
いて露光現像して、接続に必要な部分の第６の酸化膜を
除去する（不図示）。次にアルミ系、銅系等の電極材料
の蒸着、スパッター、メッキ等によって第６の酸化膜が
除去された部分を含めて所定の領域に導体薄膜を形成し
た後、両面にフォトレジストを塗布して、ＩＣ回路を形
成する導体のみを残すパターンが描かれたマスクを用い
て両面を露光現像して、接続に必要な部分の導体薄膜を
残しＩＣとしての導体８の形成を完了する〔図４
（ｏ）〕。ここまでのプロセスで基本的な両面拡散型の
両面接続型半導体装置が完了する。
【００２７】次に、半導体素子保護用として、両面に酸
化膜或はポリイミド等の保護膜９を形成する〔図５
（ｐ）〕。保護膜９の両面にフォトレジストを塗布し
て、ＩＣ回路の外部引き出しパッドの部分のみ保護膜９
を除去するためのマスクを用いて両面を露光現像して、
外部引き出しパッド部分の保護膜９の除去を行って保護
膜開口部を形成した後に、その開口部に無電解Ｎｉ−Ａ
ｕめっき等でバリアメタル２１を形成する〔図５
（ｑ）〕。次に保護膜９を除去した部分に導電性のバン
プ１０を形成する〔図５（ｒ）〕。バンプ１０はメタル
バンプであっても導電性樹脂であってもよい。
【００２８】ここでは、半導体素子の形成及び導通手段
の形成が別に行われることとしているが、同時に実施す
ることもできる。
【００２９】これにより、第１のアイソレーション５お
よび第２のアイソレーション６によって、ある使用電圧
以下では電気的に絶縁された半導体素子２，３及び両面
を導通する導通部４と、それらを接続する導体８とから
なり、多段接続用のバンプ１０、半導体素子２、３保護
用の保護膜９を有した両面拡散型の両面接続型半導体装
置が完成し、この両面接続型半導体装置を積層すること
で、第２の実施の形態の多段積層型半導体装置を形成す
ることができる。
【００３０】次に本発明の第２の実施の形態について説
明する。図６は本発明の第２の実施の形態の多段積層型
半導体装置の模式的断面図であり、第１の実施の形態で
説明した両面接続型半導体装置１００を４段接続した例
を示す。バンプ１０を両面に形成した１段目の両面接続
型半導体装置１１１、２段目の両面接続型半導体装置１
１２、３段目の両面接続型半導体装置１１３、４段目の
両面接続型半導体装置１１４のデバイスを位置合わせし
て積層して、リフロー法、加熱処理法等によってバンプ
１０から形成したバンプ接続２０５を用いて、４段構成
の多段積層型半導体装置２００を形成した例である。こ
の多段積層型半導体装置はチップサイズと全く同サイズ
であり、且つ、両面拡散によって両面に半導体素子が形
成されているため、従来技術の多段積層型半導体装置と
比較して２倍の高密度実装が実現できる。
【００３１】次に本発明の第３の実施の形態について説
明する。図７は本発明の第３の実施の形態の両面接続型
半導体装置を電子部品に搭載した状態を示す模式的部分
断面図であり、第１の実施の形態で説明した両面接続型
半導体装置１００の１段品をリフロー法、加熱処理法等
によって電子部品を形成するマザーボード３０１に直接
実装した例を示す。この両面接続型半導体装置１００は
チップサイズと全く同サイズであり、且つ、両面拡散に
よって両面に半導体素子が形成されているため、従来技
術と比較して２倍の高密度実装が実現できる。
【００３２】次に本発明の第４の実施の形態について説
明する。図８は本発明の第４の実施の形態の多段積層型
半導体装置を電子部品に搭載した状態を示す模式的部分
断面図であり、第２の実施の形態で説明した両面接続型
半導体装置が４段積層された多段積層型半導体装置を、
リフロー法、加熱処理法等によってマザーボード３０２
に直接実装した例を示す。この多段積層型半導体装置は
チップサイズと全く同サイズであり、且つ、両面拡散に
よって両面に半導体素子が形成されているため、従来技
術の多段積層型半導体装置と比較して２倍の高密度実装
が実現できる。
【００３３】次に本発明の第５の実施の形態について説
明する。図９は本発明の第５の実施の形態の両面接続型
半導体装置を樹脂封止した状態を示す模式的部分断面図
であり、第１の実施の形態で説明した両面接続型半導体
装置１００の１段品の片面のバンプを除いて、封止樹脂
４０１によって樹脂封止された両面接続型半導体装置１
０１であり、樹脂封止によって信頼性を向上させた構造
となっている。なお、片面のバンプを取り除かないで樹
脂封止してもよい。両面拡散によって両面に半導体素子
が形成されているため、従来技術と比較して２倍の高密
度実装が実現できる。
【００３４】次に本発明の第６の実施の形態について説
明する。図１０は本発明の第６の実施の形態の多段積層
型半導体装置を樹脂封止した状態を示す模式的部分断面
図であり、第２の実施の形態で説明した多段積層型半導
体装置２００が封止樹脂４０２によって樹脂封止された
多段積層型半導体装置２０１であり、樹脂封止によって
信頼性を向上させた構造となっている。なお、封止され
る面のバンプを取り除いて樹脂封止してもよい。両面拡
散によって両面に半導体素子が形成されているため、従
来技術の単段の半導体装置と比較して８倍の高密度実装
が実現できる。
【００３５】次に本発明の第７の実施の形態について説
明する。図１１は本発明の第７の実施の形態である、樹
脂封止された両面接続型半導体装置を電子部品に搭載し
た状態を示す模式的部分断面図であり、第５の実施の形
態で説明した樹脂封止された両面接続型半導体装置１０
１をバンプ１０を介してリフロー法、加熱処理法等によ
って電子部品を形成するマザーボード３０３に直接実装
した例を示す。この両面接続型半導体装置１０１は両面
拡散によって両面に半導体素子が形成されているため、
従来技術と比較して２倍の高密度実装が実現できる。
【００３６】次に本発明の第８の実施の形態について説
明する。図１２は本発明の第８の実施の形態である、樹
脂封止された多段積層型半導体装置を電子部品に搭載し
た状態を示す模式的部分断面図であり、第６の実施の形
態で説明した両面接続型半導体装置が４段積層されて樹
脂封止された多段積層型半導体装置２０１を、リフロー
法、加熱処理法等によって電子部品を形成するマザーボ
ード３０４に直接実装した例を示す。この多段積層型半
導体装置２０１は両面拡散によって両面に半導体素子が
形成されているため、従来技術の単段の半導体装置と比
較して８倍の高密度実装が実現できる。
【００３７】
【発明の効果】以上説明したように本発明の両面接続型
半導体装置および両面接続型半導体装置を積層した多段
積層半導体装置は、半導体素子のパッド位置に上下の導
通を取るので、従来の半導体拡散プロセスをそのまま用
いて形成できるという効果がある。そのため、半導体素
子の形成及び導通手段の形成は、同時拡散か或は個々の
拡散でよく工程順序を変えるだけでよい。従って、上下
の導通をとる導通体の形成に当っても、既に完成してい
る半導体素子を保護するための保護手段及びそれを除去
する工程が不要となり、異種のプロセスの混在もなく、
全体のプロセス数も増加しないという効果がある。ま
た、上下の導通手段に、半導体基板そのものを使用して
いるため、熱膨張や熱伝導等の差による品質の低下はな
い。高密度という観点からは、基本はパッケージ実装で
はなくベアチップ実装でありチップサイズと同等の半導
体装置が実現できて、且つ、半導体素子を半導体基板の
両面に形成しているため、単段の場合でも従来と比べ２
倍となって集積度が飛躍的に向上するという効果があ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の両面接続型半導体
装置の模式的断面図である。
【図２】第１の実施の形態の両面接続型半導体装置の製
造プロセスの概要を説明するための第１の模式的断面図
である。（ａ）は半導体基板を示す。（ｂ）は表面研磨
された半導体基板を示す。（ｃ）は第１の酸化膜の形成
された半導体基板を示す。（ｄ）は第１のアイソレーシ
ョン形成領域の酸化膜が除去された半導体基板を示す。
（ｅ）は第１のアイソレーションとなる絶縁層が形成さ
れた半導体基板を示す。
【図３】第１の実施の形態の両面接続型半導体装置の製
造プロセスの概要を説明するための第２の模式的断面図
である。（ｆ）は第１のアイソレーションに囲まれて導
通部が形成された半導体基板を示す。（ｇ）は第２のア
イソレーションの形成領域の第３の酸化膜が除去された
半導体基板を示す。（ｈ）は第２のアイソレーションが
形成された半導体基板を示す。（ｉ）は第４の酸化膜の
形成された半導体基板を示す。（ｊ）は半導体素子の形
成領域の第４の酸化膜が除去された半導体基板を示す。
【図４】第１の実施の形態の両面接続型半導体装置の製
造プロセスの概要を説明するための第３の模式的断面図
である。（ｋ）は半導体素子の第１のベースが形成され
た半導体基板を示す。（ｌ）は第５の酸化膜の形成され
た半導体基板を示す。（ｍ）は所定の半導体素子の形成
領域の第５の酸化膜が除去された半導体基板を示す。
（ｎ）は半導体素子の第２のベースが形成された半導体
基板を示す。（ｏ）は導体の形成された半導体基板を示
す。
【図５】第１の実施の形態の両面接続型半導体装置の製
造プロセスの概要を説明するための第４の模式的断面図
である。（ｐ）は保護膜の形成された半導体基板を示
す。（ｑ）はバンプ形成領域の保護膜が除去された半導
体基板を示す。（ｒ）はバンプが形成されて完成した両
面接続型半導体装置を示す。
【図６】本発明の第２の実施の形態の多段積層型半導体
装置の模式的断面図である。
【図７】本発明の第３の実施の形態の両面接続型半導体
装置を電子部品に搭載した状態を示す模式的部分断面図
である。
【図８】本発明の第４の実施の形態の多段積層型半導体
装置を電子部品に搭載した状態を示す模式的部分断面図
である。
【図９】本発明の第５の実施の形態の両面接続型半導体
装置を樹脂封止した状態を示す模式的部分断面図であ
る。
【図１０】本発明の第６の実施の形態の多段積層型半導
体装置を樹脂封止した状態を示す模式的部分断面図であ
る。
【図１１】本発明の第７の実施の形態である、樹脂封止
された両面接続型半導体装置を電子部品に搭載した状態
を示す模式的部分断面図である。
【図１２】本発明の第８の実施の形態である、樹脂封止
された多段積層型半導体装置を電子部品に搭載した状態
を示す模式的部分断面図である。
【図１３】従来技術の両面接続型半導体装置の製造プロ
セスの概要を説明するための模式的断面図である。
（ａ）は貫通ビアが形成された半導体基板を示す。
（ｂ）は貫通ビアの内面に酸化膜が形成された半導体基
板を示す。（ｃ）酸化膜が形成されている貫通ビアに導
電性の電極材が埋め込まれた半導体基板を示す。（ｄ）
所望の段数の半導体基板を接続し、多段接続型半導体装
置が形成された状態を示す。
【符号の説明】
１ 半導体基板 ２ 第１のベース ３ 第２のベース ４ 導通部 ５ 第１のアイソレーション ６ 第２のアイソレーション ７ 酸化膜 ８ 導体 ９ 保護膜 １０ バンプ １１ 第１の不純物の拡散或はイオン注入 １２ 第２の不純物の拡散或はイオン注入 １３ 第３の不純物の拡散或はイオン注入 １４ 第４の不純物の拡散或はイオン注入 １５ 第５の不純物の拡散或はイオン注入 ２１ バリアメタル ５１ チップ ５２ 貫通ビア ５３ 酸化膜 ５４ 電極材 ５５ マザーボード ５６ 導電材 ５７ メタルバンプ ５９ 絶縁層 ７１ 第１の酸化膜 ７４ 第４の酸化膜 ７５ 第５の酸化膜 １００，１０１ 両面接続型半導体装置 １１１ １段目の両面接続型半導体装置 １１２ ２段目の両面接続型半導体装置 １１３ ３段目の両面接続型半導体装置 １１４ ４段目の両面接続型半導体装置 ２００，２０１ 多段積層型半導体装置 ２０５ バンプ接続 ３０１，３０２，３０３，３０４ マザーボード ４０１，４０２ 封止樹脂

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 両面に外部接続用のパッドを有し、半導
    体基板の両面に半導体素子が形成され、前記パッド間お
    よび前記パッドと前記半導体素子とは導体部で電気的に
    接続されている両面接続型半導体装置であって、 前記半導体素子は、選択的不純物拡散法によって半導体
    基板の両面に形成されており、 前記導体部は、前記半導体基板の両面から選択的不純物
    拡散法によって必要な箇所のみ不純物が拡散され、拡散
    部分の該半導体基板の比抵抗が下がることによって電気
    的な導通が可能となるように形成されており、且つ、前
    記導体部がアイソレーションによって、半導体素子と電
    気的に絶縁されている、ことを特徴とする両面接続型半
    導体装置。
  2. 【請求項２】 前記導体部と前記半導体素子とは、さら
    に、導体メタル配線あるいは半導体基板への不純物拡散
    法によって形成されたジャンクション或は導体によって
    電気的に接続されている、請求項１に記載の両面接続型
    半導体装置。
  3. 【請求項３】 前記半導体素子が、前記半導体基板の両
    面に同一パターンが対向した位置で配置されている、請
    求項１または請求項２に記載の両面接続型半導体装置。
  4. 【請求項４】 前記半導体素子が、前記半導体基板の両
    面に同一パターンが１８０度回転して対向した位置で配
    置されている、請求項１または請求項２に記載の両面接
    続型半導体装置。
  5. 【請求項５】 両面の前記パッドにバリアメタルが形成
    されている、請求項１または請求項２に記載の両面接続
    型半導体装置。
  6. 【請求項６】 片面の前記パッドにバリアメタルが形成
    されている、請求項１または請求項２に記載の両面接続
    型半導体装置。
  7. 【請求項７】 両面の前記パッドにメタルバンプおよび
    導電性樹脂バンプの少なくとも何れかが形成されてい
    る、請求項１または請求項２に記載の両面接続型半導体
    装置。
  8. 【請求項８】 片面の前記パッドにメタルバンプおよび
    導電性樹脂バンプの少なくとも何れかが形成されてい
    る、請求項１または請求項２に記載の両面接続型半導体
    装置。
  9. 【請求項９】 実装用のバンプを除いて全体が樹脂封止
    されている、請求項５から請求項８の何れか１項に記載
    の両面接続型半導体装置。
  10. 【請求項１０】 ２個以上の請求項１から請求項４の何
    れか１項に記載の両面接続型半導体装置が、相互に接続
    するための所望のパッドが対向するように多段に積層さ
    れ、対向する前記パッドの間が導電性樹脂バンプおよび
    メタルバンプの少なくとも何れかによって接続されてい
    る、ことを特徴とする多段積層型半導体装置。
  11. 【請求項１１】 上面と下面のパッドに、導電性樹脂バ
    ンプおよびメタルバンプの少なくとも何れかが形成され
    ている、請求項１０に記載の多段積層型半導体装置。
  12. 【請求項１２】 何れか一面のパッドに、導電性樹脂バ
    ンプおよびメタルバンプの少なくとも何れかが形成され
    ている、請求項１０に記載の多段積層型半導体装置。
  13. 【請求項１３】 実装用のバンプを除いて全体が樹脂封
    止されている、請求項１１または請求項１２の何れか１
    項に記載の多段積層型半導体装置。
  14. 【請求項１４】 請求項１に記載の両面接続型半導体装
    置の製造方法であって、 両面が研磨仕上げされた半導体基板の両面に所定の厚さ
    の第１の酸化膜を形成する処理と、 前記半導体基板に設けられるパッドを含む近傍領域の前
    記第１の酸化膜を除去する処理と、 前記半導体基板の前記第１の酸化膜が除去された領域
    に、不純物の拡散またはイオン注入を行って、貫通を含
    む所定の深さまで第１のアイソレーションを形成する処
    理と、 前記半導体基板の両面に所定の厚さの第２の酸化膜を形
    成し、前記第１のアイソレーションが形成された領域内
    の導体部を形成する領域の該第２の酸化膜を除去する処
    理と、 前記半導体基板の前記第２の酸化膜が除去された領域
    に、不純物の拡散またはイオン注入を行って、貫通を含
    む所定の深さまで導電部を形成する処理と、 前記半導体基板の両面に所定の厚さの第３の酸化膜を形
    成し、前記半導体基板の両面に形成される半導体素子の
    形成領域を含む所定の領域の該第３の酸化膜を除去し
    て、所定の深さの不純物拡散またはイオン注入を行っ
    て、既に形成された前記導通部とこれから形成される半
    導体素子とを電気的に分離するための第２のアイソレー
    ションを前記半導体基板の両面に形成する処理と、 前記第２のアイソレーション上に第４の酸化膜を形成し
    て所定の半導体素子の形成領域の該第４の酸化膜を除去
    し、前記第４の酸化膜の除去された半導体素子の形成領
    域に、不純物拡散またはイオン注入を行って、半導体素
    子形成のための第１のベースを形成する処理と、 前記第１のベース上に第５の酸化膜を形成して所定の半
    導体素子の形成領域の該第５の酸化膜を除去し、前記第
    ５の酸化膜の除去された半導体素子の形成領域に、不純
    物拡散またはイオン注入を行って、半導体素子形成のた
    めの第２のベースを形成してトランジスタを形成し、必
    要に応じて同様の処理を繰り返して拡散抵抗、ダイオー
    ドを含むＩＣ構成要素を形成する処理と、 前記半導体基板の両面に第６の酸化膜を形成し、ＩＣ回
    路を形成するトランジスタ、ダイオード及び拡散抵抗並
    びに前記導体部の各々のコンタクトに必要な部分の酸化
    膜を除去する処理と、 前記半導体基板の両面にアルミ系、銅系等の導体薄膜を
    形成し、ＩＣ回路を形成する導体として必要な部分の導
    体薄膜を残して該導体薄膜を除去して導体を形成する処
    理と、 前記半導体基板の両面に保護膜を形成し、ＩＣ回路の外
    部引き出しパッドの部分のみ該保護膜を除去し、保護膜
    の除去された外部引き出しパッド上にバリアメタルを形
    成し、該バリアメタル上に導電性のバンプを形成する処
    理と、を実行することを特徴とする両面接続型半導体装
    置の製造方法。
  15. 【請求項１５】 前記半導体素子の形成が、前記半導体
    基板の両面からの同時の不純物拡散によって行われる、
    請求項１４に記載の両面接続型半導体装置の製造方法。
  16. 【請求項１６】 前記半導体素子の両面導通部分の形成
    が、前記半導体基板の両面からの同時の不純物拡散によ
    って行われる、請求項１４に記載の両面接続型半導体装
    置の製造方法。
  17. 【請求項１７】 前記半導体素子の形成と前記半導体素
    子の両面導通部分の形成とが、前記半導体基板の両面か
    らの同時の不純物拡散によって同時に行われる、請求項
    １４に記載の両面接続型半導体装置の製造方法。
  18. 【請求項１８】 請求項１または請求項２に記載の両面
    接続型半導体装置が実装されている、ことを特徴とする
    電子部品。
  19. 【請求項１９】 請求項９に記載の両面接続型半導体装
    置が実装されている、ことを特徴とする電子部品。
  20. 【請求項２０】 請求項１０に記載の多段積層型半導体
    装置が実装されている、ことを特徴とする電子部品。
  21. 【請求項２１】 請求項１３に記載の多段積層型半導体
    装置が実装されている、ことを特徴とする電子部品。
JP2001394441A 2001-12-26 2001-12-26 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品 Pending JP2003197854A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001394441A JP2003197854A (ja) 2001-12-26 2001-12-26 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品
US10/327,044 US20030127724A1 (en) 2001-12-26 2002-12-24 Double side connected type semiconductor apparatus
CN02159369A CN1430278A (zh) 2001-12-26 2002-12-26 双侧连接型半导体装置
TW091137574A TW571415B (en) 2001-12-26 2002-12-26 Double side connected type semiconductor apparatus
KR1020020084140A KR20030055171A (ko) 2001-12-26 2002-12-26 양면접속형 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001394441A JP2003197854A (ja) 2001-12-26 2001-12-26 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品

Publications (1)

Publication Number Publication Date
JP2003197854A true JP2003197854A (ja) 2003-07-11

Family

ID=19188870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001394441A Pending JP2003197854A (ja) 2001-12-26 2001-12-26 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品

Country Status (5)

Country Link
US (1) US20030127724A1 (ja)
JP (1) JP2003197854A (ja)
KR (1) KR20030055171A (ja)
CN (1) CN1430278A (ja)
TW (1) TW571415B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223166A (ja) * 2004-02-06 2005-08-18 Hitachi Ltd 半導体パッケージ
KR100610938B1 (ko) 2004-01-09 2006-08-09 세이코 엡슨 가부시키가이샤 전자 부품, 전자 부품의 제조 방법 및 전자기기
JPWO2006011601A1 (ja) * 2004-07-29 2008-05-01 京セラ株式会社 機能素子及びその製造方法、並びに機能素子実装構造体
JP2009508357A (ja) * 2005-09-14 2009-02-26 フリースケール セミコンダクター インコーポレイテッド 半導体積層ダイ／ウェーハの構成およびパッケージング、ならびにその方法
JP2011507283A (ja) * 2007-12-20 2011-03-03 モサイド・テクノロジーズ・インコーポレーテッド 直列接続された集積回路を積層する方法およびその方法で作られたマルチチップデバイス
JP2011508936A (ja) * 2007-12-20 2011-03-17 モーセッド・テクノロジーズ・インコーポレイテッド データ記憶装置及び積層可能構成
CN101996956A (zh) * 2009-08-24 2011-03-30 索尼公司 半导体装置及半导体装置的生产方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
WO2004082023A1 (ja) * 2003-03-10 2004-09-23 Hamamatsu Photonics K.K. ホトダイオードアレイおよびその製造方法並びに放射線検出器
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
TWI391634B (zh) * 2008-05-07 2013-04-01 Imu Solutions Inc 分離式水平儀
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
EP2317553B1 (en) * 2009-10-28 2012-12-26 STMicroelectronics Srl Double-sided semiconductor structure and method for manufacturing the same
KR101142338B1 (ko) * 2010-06-17 2012-05-17 에스케이하이닉스 주식회사 반도체 칩 및 그의 제조방법 및 이를 이용한 스택 패키지
EP2602818A1 (en) * 2011-12-09 2013-06-12 Ipdia An interposer device
KR20150080945A (ko) * 2013-12-27 2015-07-13 삼성전기주식회사 전력 반도체 소자
CN106104770B (zh) * 2014-03-12 2019-02-15 株式会社晶磁电子日本 层叠半导体集成电路装置
US20160095221A1 (en) * 2014-09-27 2016-03-31 Qualcomm Incorporated Integration of electronic elements on the backside of a semiconductor die
US10269720B2 (en) 2016-11-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packaging
CN115295526B (zh) * 2022-09-26 2023-01-31 广州粤芯半导体技术有限公司 半导体结构及其制备方法
CN115424980B (zh) * 2022-11-04 2023-02-07 成都复锦功率半导体技术发展有限公司 一种芯片双面互连的堆叠封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2013735A1 (ja) * 1968-07-05 1970-04-10 Gen Electric Inf Ita
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
JP2890380B2 (ja) * 1991-11-27 1999-05-10 三菱電機株式会社 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610938B1 (ko) 2004-01-09 2006-08-09 세이코 엡슨 가부시키가이샤 전자 부품, 전자 부품의 제조 방법 및 전자기기
JP2005223166A (ja) * 2004-02-06 2005-08-18 Hitachi Ltd 半導体パッケージ
JPWO2006011601A1 (ja) * 2004-07-29 2008-05-01 京セラ株式会社 機能素子及びその製造方法、並びに機能素子実装構造体
JP4722047B2 (ja) * 2004-07-29 2011-07-13 京セラ株式会社 機能素子及びその製造方法、並びに機能素子実装構造体
JP2009508357A (ja) * 2005-09-14 2009-02-26 フリースケール セミコンダクター インコーポレイテッド 半導体積層ダイ／ウェーハの構成およびパッケージング、ならびにその方法
JP2011507283A (ja) * 2007-12-20 2011-03-03 モサイド・テクノロジーズ・インコーポレーテッド 直列接続された集積回路を積層する方法およびその方法で作られたマルチチップデバイス
JP2011508936A (ja) * 2007-12-20 2011-03-17 モーセッド・テクノロジーズ・インコーポレイテッド データ記憶装置及び積層可能構成
US9183892B2 (en) 2007-12-20 2015-11-10 Conversant Intellectual Property Management Inc. Data storage and stackable chip configurations
CN101996956A (zh) * 2009-08-24 2011-03-30 索尼公司 半导体装置及半导体装置的生产方法

Also Published As

Publication number Publication date
TW571415B (en) 2004-01-11
US20030127724A1 (en) 2003-07-10
CN1430278A (zh) 2003-07-16
TW200303080A (en) 2003-08-16
KR20030055171A (ko) 2003-07-02

Similar Documents

Publication Publication Date Title
JP2003197854A (ja) 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品
US10522499B2 (en) Bonded structures
US7663244B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
CN101510536B (zh) 半导体装置及半导体装置的制造方法
US7872357B2 (en) Protection for bonding pads and methods of formation
CN101064294B (zh) 电路装置及电路装置的制造方法
US6594891B1 (en) Process for forming multi-layer electronic structures
JP2008091852A (ja) 積層パッケージおよびその製造方法
CN102668047B (zh) 半导体装置
WO2007023950A1 (ja) 半導体装置の製造方法
JP2005191436A (ja) 半導体装置およびその製造方法
JP4828537B2 (ja) 半導体装置
TWI701775B (zh) 半導體結構及其製造方法
CN101958247A (zh) 半导体器件处理方法
CN101192582B (zh) 半导体结构及其制造方法
KR20130075552A (ko) 반도체 패키지 및 그의 제조 방법
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
US20040089930A1 (en) Simplified stacked chip assemblies
TWI776698B (zh) 晶片封裝結構及其形成方法
US20240096771A1 (en) Wafer based molded flip chip routable ic package
JP2006179542A (ja) 半導体装置
KR100374300B1 (ko) 반도체용 구리 배선 제조 방법
CN112201616A (zh) 改善铜互连工艺中铜丘的方法
KR100941656B1 (ko) 반도체 장치 및 그 제조 방법