KR20030055171A - 양면접속형 반도체장치 - Google Patents

양면접속형 반도체장치 Download PDF

Info

Publication number
KR20030055171A
KR20030055171A KR1020020084140A KR20020084140A KR20030055171A KR 20030055171 A KR20030055171 A KR 20030055171A KR 1020020084140 A KR1020020084140 A KR 1020020084140A KR 20020084140 A KR20020084140 A KR 20020084140A KR 20030055171 A KR20030055171 A KR 20030055171A
Authority
KR
South Korea
Prior art keywords
semiconductor device
double
semiconductor substrate
semiconductor
sides
Prior art date
Application number
KR1020020084140A
Other languages
English (en)
Inventor
센바나오지
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20030055171A publication Critical patent/KR20030055171A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

양면 위의 외부접속용의 패드들, 반도체기판의 양면에 형성된 반도체소자들 및 패드 사이 및 패드와 상기 반도체소자 사이에 전기적 접속을 행하는 도통부를 구비한 양면접속형 반도체장치가 개시되고, 반도체소자들은 선택적불순물확산법에 의해 반도체기판의 양면에 형성되고, 도통부들은 불순물이 선택적불순물확산법에 의해 반도체기판의 양면의 소정의 부분들에만 확산되는 방식으로 형성되어, 반도체기판의 확산된 부분들의 비저항이 감소하여 전기적 도통이 가능하게 되고, 동시에 상기 도통부들은 절연부들에 의해 반도체소자로부터 전기적으로 절연된다.

Description

양면접속형 반도체장치{Double side connected type semiconductor apparatus}
본 발명은 양면접속형 반도체장치에 관한 것으로서, 보다 상세하게는 반도체확산프로세스를 이용하여 형성된 양면접속형 반도체장치에 관한 것이다.
종래의 양면접속형 반도체장치는 NIKKEI MICRODEVICES의 2000년 5월호 160 내지 164쪽에 개시된 바와 같이 반도체소자의 패드위치에 식각, 광 또는 액체에서의 전해(광여기법) 또는 플라즈마식각법 등으로 관통비아를 형성하여 칩양면을 전기적으로 기계적으로 접속하게 하는 구조를 가진다. 이하, 도 13을 참조하여 상세하게 설명한다. 칩(51)의 패드위치들에 식각, 광 또는 액체에서의 전해(광여기법) 또는 플라즈마식각법 등으로 관통비아들(52)이 형성된다(도 13a). 다음, 산화막들(53)이 CVD법 또는 열산화법과 같은 방법으로 관통비아들(52)의 내면상에 형성되어, 칩(51)으로부터의 전기적 절연이 확보된다(도 13b). 도전성전극재들(54)은 산화막들(53)이 형성된 관통비아들(52)에 채워져, 패드들의 상하접속용 도체들이 형성된다(3c). 마지막으로, 다단접속을 위해, 도전성전극재들(54)이 형성된 칩들(51)의 관통비아(52)에 수직위치맞춤이 행해진 후, 리플로우법 및 열처리법과 같은 방법들에 의해 도전재(56)를 사용하여 소망하는 단수로 접속되어, 다단접속형 반도체장치가 형성된다. 그 후, 이 다단접속형 반도체장치는 리플로우법 및 열처리법과 같은 방법에 의해 도전재(56)를 사용하여 모기판(55)위에 탑재되는 구조를 가진다. 어떤 경우에는, 금속범프들(57)이 모기판에 고정되어 형성될 수 있다(도 13d).
종래 기술에서는, 반도체소자의 패드 위치에 상하의 도통을 취하기 위해, 식각, 광 또는 액체에 있어서의 전해(광여기법)법 등에 의해 관통비아들을 형성한다. 이를 실행하기 위해서는, 종래의 반도체확산프로세스와는 다른 관통비아형성프로세스기술과 이것에 준하는 설비투자가 필요하다. 게다가, 관통비아의 형성공정은 반도체소자를 형성한 후이기 때문에, 관통비아의 형성공정에서는 반도체소자를 소정의 수단으로 보호하고, 완료후에는 보호수단을 제거하는 공정이 필요하게 되어, 다른 종류의 공정들의 혼재와 전체 공정수의 증가 때문에 비용이 증가한다. 또한, 각각의 공정에는 고도의 기술이 필요하게 된다. 게다가, 상하의 도통수단으로서 반도체기판과는 다른 성질을 가지는 전극재를 이용하기 때문에, 열팽창 및 열전도 등의 차이로 인해 관통비아부에서의 크랙, 흠집 등이 발생하며, 리크(leak)전류가 증가하고, 전극재가 반도체소자에 관련하여 단락불량 등을 일으키고, 이는 품질의 저하를 초래할 우려가 있다. 또한 베어칩조립으로 인해 실장밀도는 향상하지만, 반도체소자는 반도체기판의 일면에서만 형성된다. 그러므로, 종래와 비교해서 실장밀도가 비약적으로 향상하지 않는 문제들이 잔존하고 있다.
도 1은 본 발명의 제1실시예의 양면접속형 반도체장치의 개략적인 단면도,
도 2a 내지 2e는 제1실시예의 양면접속형 반도체장치의 제조공정의 개요를 설명하는 개략적인 단면도들,
도 3f 내지 3j는 도 2에 도시한 제1실시예의 양면접속형 반도체장치의 제조공정의 개요를 설명하는 개략적인 단면도들,
도 4k 내지 4o는 도 3에 도시한 제1실시예의 양면접속형 반도체장치의 제조공정 개요를 설명하는 개략적인 단면도들,
도 5p 내지 5r은 도 4에 뒤이어 제1실시예의 양면접속형 반도체장치의 제조공정의 개요를 설명하는 개략적인 단면도들,
도 6은 본 발명의 제2실시예의 다단적층형 반도체장치의 개략적인 단면도,
도 7은 본 발명의 제3실시예의 양면접속형 반도체장치를 전자부품에 탑재한 상태를 보여주는 개략적 부분단면도,
도 8은 본 발명의 제4실시예의 다단적층형 반도체장치를 전자부품에 탑재한 상태를 보여주는 개략적 부분단면도,
도 9는 본 발명의 제5실시예의 양면접속형 반도체장치가 수지봉지된 상태를보여주는 개략적 부분단면도,
도 10은 본 발명의 제6실시예의 다단적층형 반도체장치가 수지봉지된 상태를 보여주는 개략적 부분단면도,
도 11은 본 발명의 제7실시예의 수지봉지된 양면접속형 반도체장치를 전자부품에 탑재한 상태를 보여주는 개략적 부분단면도,
도 12는 본 발명의 제8실시예의 수지봉지된 다단적층형 반도체장치를 전자부품에 탑재한 상태를 보여주는 개략적 부분단면도, 및
도 13a 내지 13d는 종래 기술의 양면접속형 반도체장치의 제조공정의 개요를 설명하기 위한 개략적 단면도들.
<도면의 주요부분에 대한 부호의 설명>
1:반도체기판2:제1베이스(base)
3:제2베이스4 도통부
5:제1절연부6:제2절연부
7:산화막8:도체
9:보호막10:범프
21:장벽금속57:금속범프
59:절연층71:제1산화막
74:제4산화막75:제5산화막
본 발명은 양면에 외부접속용의 패드들을 가지고, 반도체기판의 양면에 반도체소자들이 형성되며, 패드들 사이 및 패드들과 반도체소자들 사이에 전기적 접속을 행하는 도통부들을 가지는 양면접속형 반도체장치에 관한 것으로서, 반도체소자들은 선택적 불순물확산법에 의해 반도체기판의 양면에 형성되고, 도통부들을 반도체기판의 양면의 필요한 영역에만 선택적불순물확산법에 의해 불순물이 확산되어,반도체기판의 확산 부분의 비저항이 내려 감에 따라 전기적 도통이 가능하게 되도록 형성되고, 도통부들은 절연부(isolation)에 의해 반도체소자와 전기적으로 절연되는 것을 특징으로 한다.
본 발명의 상술한 및 다른 목적들, 특징들 및 이점들은 첨부된 도면들을 참조한 다음의 설명에 의해서 보다 명확해질 것이다.
본 발명의 양면접속형 반도체장치는, 종래의 반도체확산프로세스를 이용하여 반도체기판의 양면에 반도체소자들이 형성된 구성을 가지고, 또한 양면의 반도체소자들의 패드유닛들의 요구된 부분들에 불순물을 확산시키고 반도체기판의 비저항을 감소시킴으로써, 양면반도체소자구성을 가진 반도체칩들을 다단접속하기 위한 수단으로서 또한 종래의 양면반도체확산프로세스를 이용함으로써, 전기적 도통부들이 형성되는 구성을 가진다. 게다가, 본 발명의 다단적층형 반도체장치는 양면접속형 반도체장치가 적층되고 상호접속된 구성을 가진다.
이하, 본 발명의 실시예들을 도면을 참조하여 상세하게 설명한다.
[제1실시예]
도 1은 본 발명의 제1실시예의 양면접속형 반도체장치의 개략적 단면도이다. 제1실시예의 양면접속형 반도체장치에서, 제1베이스들(2) 및 제2베이스들(3)을 구비한 반도체소자들의 IC들은 반도체기판(1)의 양면에 형성된 제2절연부들(6) 위에 형성되고, 반도체기판의 양면을 전기적으로 도통시키는 도통부들(4)은 반도체소자형성영역 외부에 마련되고, 또 제1절연부들(5)이 도통부들(4)을 반도체소자들로부터 전기적으로 절연시키기 위해 도통부들(4) 주위에 형성된다. 반도체소자들 및 도통부들들(4)의 패드들은 산화막들(7)상에 형성된 도체들(8)에 의해 접속되고, 범프들(10)은 장벽금속들(21)을 개재하여 도통부들(4)의 각각의 패드들 위에 형성되고, 범프들(10)이 형성된 부분들을 제외한 반도체기판의 양면의 전체 표면들은 보호막들(9)에 의해 보호된다.
반도체소자들은 선택적불순물확산법에 의해 반도체기판(1)의 양면에 형성되고, 도통부들(4)은 불순물이 선택적불순물확산법에 의해 반도체기판(1)의 양면 위의 소망하는 부분에만 확산되는 방식으로 형성되어, 확산된 부분에서의 반도체기판(1)의 비저항의 감소에 의해 전기적 도통이 가능하게 한다.
다음으로 제1실시예의 양면접속형 반도체장치의 제조방법을 설명한다. 도 2a 내지 5r은 제1실시예의 양면접속형 반도체장치의 제조방법의 개요를 설명하는 개략적 단면도들이다. 먼저, Si, GaAs, GaGe 등의 반도체기판(1)이 마련된다(도 2a). 반도체기판(1)의 양면은 반도체소자들이 그 위에 형성되도록 하는 레벨로 연삭되고 연마된다(도 2b). 소정의 두께를 가진 산화막들이 열산화법 또는 CVD법 등의 방법에 의해 소정의 두께로 연마된 반도체기판의 양면에 형성되어, 제1산화막들(71)이 형성된다(도 2c).
먼저, 반도체기판(1)의 양면을 관통하여 형성되고 전기적으로 다단접속을 가능하게 하는 도통부들(4)을 반도체소자로부터 전기적으로 절연시키기 위한 제1절연부들(5)을 형성하기 위해, 포토레지스트가 공지의 포토레지스트법을 이용하여 반도체기판(1)의 양면에 도포되어 양면이 마스크(미도시)를 이용하여 노광 및 현상되고, 그 후 제1절연부들(5)이 형성되는 영역들에서의 제1산화막들(71)이 제거된다(도 2d). 절연부들을 형성하기 위한 제1불순물확산 또는 이온주입(11)이 반도체기판(1)의 양면 위의 제1산화막들(71)이 제거된 부분들에 열확산 또는 이온주입법 등의 방법으로 행해져서, 반도체기판을 관통하는 절연층들(59)이 형성된다(도 2e). 반도체기판(1)의 도통부들(4)의 상면 및 하면간을 통한 절연을 충분히 확보하기 위해서는, 열확산 또는 이온주입법 등의 방법에 의한 제1불순물확산 또는 이온주입만의 확산시간이 충분하지 않기 때문에, 추가적인 열확산이 절연부성장영역들이 상면 및 하면에 접속될 때까지의 소정의 기간에 대해 소정의 온도로 실시된다.
다음, 도 2c 및 2d에 보인 방식으로, 제2산화막들이 반도체기판(1)의 양면에 다시 형성된 후, 도통부들(4)이 형성되는 영역들에 대응하는 부분들에서의 제2산화막들은 제거되고, 도체를 생성하기 위한 제2불순물확산 또는 이온주입(12)이 반도체기판상의 제2산화막들이 제거된 부분에 행해져서, 반도체기판을 관통하는 전기적 도통부로서의 도통부들(4)이 형성된다(도 3f). 반도체기판의 도통부의 상면 및 하면을 통한 전기적 도통을 충분히 확보하기 위해서는, 열확산 또는 이온주입법 등의 방법에 의한 제2불순물확산 또는 이온주입만에 의해서는 확산시간이 충분하기 않기 때문에, 추가적인 열확산이 도통이 확보될 수 있을 때까지의 기간에 대해 소정의 온도로 실시된다. 예컨대, 반도체기판(1)의 두께가 50㎛이면, Bc13, Po13 및 다른 반도체소자제조용 불순물이 확산되기 위한 시간에 대해, 시간당 확산깊이는 확산온도가 거의 1000℃인 경우에 표면온도에 영향을 받지만, 2 내지 3㎛가 된다. 따라서, 양면에 도통을 확보하기 위해서는 9시간 내지 13시간이 소요된다.
도통부들(4)의 형성이 상술한 공정들에 의해 완료되었기 때문에, 다음으로 반도체소자들이 반도체기판(1)의 양면에 형성될 것이다. 제3산화막들이 반도체기판의 양면에 형성된 후, 포토레지스트들이 포토레지스트법에 의해 양면에 도포된다(미도시). 반도체기판(1)의 양면상의 소정의 위치들에서의 제3산화막들이 마스크를 이용하여 제거된다(도 3g). 절연부들을 형성하기 위한 제3불순물확산 또는 이온주입(13)이 제3산화막들(73)이 제거된 부분에 행해지고, 절연부확산이 이전 공정에서 형성된 도통부들(4)을 이후에 형성될 반도체소자로부터 전기적으로 절연시키기 위해 행해져서, 제2절연부(6)가 형성된다(도 3h).
다음, 제4산화막들(74)이 반도체기판(1)의 양면에 형성된다(도 3i). 그 후, 포토레지스트가 이전에 형성된 도통부들(4)로부터 격리된 제2절연부(6)에 반도체소자를 형성시키기 위해 포토레지스트법으로 반도체기판(1)의 양면에 도포되고, 소자들이 반도체기판(1)의 양면에 형성되는 영역들에서의 제4산화막(74)은 마스크를 이용하여 제거된다(도 3j). 반도체소자를 형성하기 위한 제4불순물확산 또는 이온주입(14)이 제4산화막들(74)이 제거된 영역들에 행해져서, 반도체소자 형성용의 제1베이스들(2)이 형성된다(도 4k). 그 후, 제5산화막들(75)이 반도체기판(1)의 양면에 형성된다(도 4l). 그 후, 포토레지스트가 포토레지스트법으로 반도체기판(1)의 양면에 도포되고, 소정의 위치들에서의 제5산화막들(75)은 마스크를 이용하여 제거된다(도 4m). 반도체소자를 형성하기 위한 제5불순물확산 또는 이온주입(15)이 제5산화막들(75)이 제거된 영역들에 행해져서, 반도체소자 형성용 제2베이스들(3)이 형성된다(도 4n). 이 단계에서, 기본 트랜지스터들이 형성된다. 동일한 과정을 통해서, IC들, 다이오드들 등을 위해 필요한 확산저항기들이 형성된다(미도시).
마지막으로, IC들을 형성하기 위해, 제6산화막들이 반도체기판(1)의 양면에 형성되고, 포토레지스트가 반도체기판(1)의 양면에 도포되고, 노광 및 현상이 IC들을 구성하는 트랜지스터들, 다이오드들 및 확산저항기들의 접촉될 필요가 있는 각 부분과 도통부(4)에 적합한 마스크를 이용하여 행해진 후, 접속을 위해 필요한 부분에서의 제6산화막들이 제거된다(미도시). 다음, 도체박막들이, 예컨대 알루미늄계재료 또는 구리계재료와 같은 전극재의 증착, 스퍼터링 또는 도금에 의해 제6산화막들이 제거된 부분들을 포함하는 소정의 영역들에 형성된다. 그 후, 포토레지스트가 양면에 도포되고, 양면은 IC들을 형성하기 위한 도체들을 남겨두게끔 패턴들이 그려진 마스크를 이용하여 노광 및 현상되어, IC들로서의 도체들(8)의 형성이 완료되고, 접속에 필요한 부분들에서의 도체박막들은 남겨진다(도 4o). 상기 공정들로, 양면확산형의 기본적인 양면접속형 반도체장치가 완성된다.
그 후, 산화막 또는 폴리이미드와 같은 보호막들(9)이 반도체소자들을 보호하기 위해 양면에 형성된다(도 5p). 보호막들(9)의 양면에 포토레지스트가 도포되고, 양면은 IC들의 외부인출패드들의 부분들에서만 보호막들(9)을 제거하기 위해 마스크를 이용하여 노광 및 현상되고, 외부인출패드들의 부분들에서의 보호막들(9)은 보호막개구들을 형성하기 위해 제거되고, 그 후 장벽금속들(21)은 무전해Ni-Au도금 등에 의해 개구들 내에 형성된다(도 5q). 다음, 도전범프들(10)이 보호막들(9)이 제거된 부분들에 형성된다(도 5r). 범프들(10)은 금속범프 또는 도전성수지들이어도 된다.
여기서는, 반도체소자의 형성 및 도통수단들의 형성이 개별적으로 수행되지만, 그것들이 동시에 수행될 수도 있다.
이 방식으로, 양면확산형의 양면접속형 반도체장치가 완성되고, 이 반도체장치는 제1절연부들(5) 및 제2절연부들(6)에 의해 소정의 공급전압하에서 전기적으로 절연된 반도체소자들(2 및 3), 양면을 도통시키기 위한 도통부들(4) 및 반도체소자들과 도통부들을 접속하기 위한 도체들(8)을 구비하고, 다단접속용 범프들(10) 및 반도체소자들(2 및 3) 보호용 보호막들(9)을 구비한다. 양면접속형 반도체장치들을 적층함으로써, 제2실시예의 다단적층형 반도체장치를 형성할 수 있다.
[제2실시예]
다음, 본 발명의 제2실시예를 설명한다. 도 6은 본 발명의 제2실시예의 다단적층형 반도체장치의 개략적 단면도로서, 제1실시예에서 설명한 양면접속형 반도체장치들(100)이 4단으로 접속된 예를 보여준다. 이 예에서, 양면에 형성된 범프들(10)을 가진 제1단의 양면접속형 반도체장치, 제2단의 양면접속형 반도체장치, 제3단의 양면접속형 반도체장치 및 제4단의 양면접속형 반도체장치의 소자들이 위치되어 적층됨으로써, 리플로우법 또는 열처리법과 같은 방법에 의해 범프들(10) 간에 형성된 범프접속들(205)을 사용하여 4단으로 구성된 다단적층형 반도체장치(200)가 형성된다. 이 다단적층형 반도체장치의 크기는 칩크기에 정확히 일치하고, 반도체소자들은 양면확산에 의해 양면에 형성됨으로써, 이 장치는 종래 기술의 다단적층형 반도체장치에 비해 두배정도의 고밀도실장을 달성할 수 있다.
[제3실시예]
본 발명의 제3실시예를 설명한다. 도 7은 본 발명의 제3실시예의 양면접속형 반도체장치가 전자부품에 탑재된 상태를 보여주는 개략적 부분단면도로서, 제1실시예의 양면접속형 반도체장치(100)의 1단완성품이 전자부품을 형성하기 위해 리플로우법 또는 열처리법과 같은 방법에 의해 모기판(301)에 직접 탑재된 예를 보여준다. 이 양면접속형 반도체장치(100)의 크기는 칩크기에 정확히 일치하고, 반도체소자들은 양면확산에 의해 양면에 형성됨으로써, 이 장치는 종래 기술의 장치에 비해 두배정도의 고밀도실장을 달성할 수 있다.
[제4실시예]
다음, 본 발명의 제4실시예를 설명한다. 도 8은 본 발명의 제4실시예의 다단적층형 반도체장치가 전자부품에 탑재된 상태를 보여주는 개략적 부분단면도로서, 제2실시예에서 설명한 양면접속형 반도체장치들(100)을 적층함으로써 4단으로 구성된 다단적층형 반도체장치가 리플로우법 또는 열처리법과 같은 방법에 의해 모기판(302)상에 직접 탑재된 예를 보여준다. 이 다단적층형 반도체장치의 크기는 칩크기에 정확히 일치하고, 반도체소자들은 양면확산에 의해 양면에 형성됨으로써, 이 장치는 종래 기술의 다단적층형 반도체장치에 비해 두배정도의 고밀도실장을 달성할 수 있다.
[제5실시예]
다음, 본 발명의 제5실시예를 설명한다. 도 9는 본 발명의 제5실시예의 양면접속형 반도체장치가 수지봉지된 상태를 보여주는 개략적 부분단면도이다. 범프들은 제1실시예에서 설명한 양면접속형 반도체장치(100)의 1단완성품의 일면에서 제거되고, 이 일면은 봉지수지(401)에 의해 수지봉지됨으로써, 수지봉지에 의해 신뢰성이 고양된 구성을 가진 양면접속형 반도체장치(101)가 얻어진다. 수지봉지는 일면의 범프들을 제거하지 않고 행해질 수 있다. 반도체소자들이 양면확산에 의해 양면에 형성됨으로써, 이 장치는 종래 기술의 장치에 비해 두배정도의 고밀도실장을 달성할 수 있다.
[제6실시예]
다음, 본 발명의 제6실시예를 설명한다. 도 10은 본 발명의 제6실시예의 다단적층형 반도체장치가 수지봉지된 상태를 보여주는 개략적 부분단면도이고, 제2실시예에서 설명한 다단적층형 반도체장치(200)가 봉지수지(402)에 의해 수지봉지됨으로써, 수지봉지에 의해 신뢰성이 고양된 구성을 가진 다단적층형 반도체장치(201)가 얻어진다. 수지봉지는 봉지될 일면 위의 범프들을 제거한 후에 행해져도 된다. 반도체소자들이 양면확산에 의해 양면에 형성됨으로써, 이 장치는 종래 기술의 1단반도체장치에 비해 8배정도의 고밀도실장을 달성할 수 있다.
[제7실시예]
다음, 본 발명의 제7실시예를 설명한다. 도 11은 본 발명의 제7실시예의 수지봉지된 양면접속형 반도체장치가 전자부품에 탑재된 상태를 보여주는 개략적 부분단면도로서, 제5실시예에서 설명한 수지봉지된 양면접속형 반도체장치(101)가 전자부품들을 형성하기 위해 리플로우법 또는 열처리법과 같은 방법에 의해 범프들(10)을 개재하여 모기판(303)에 직접 탑재된 예를 보여준다. 이 양면접속형 반도체장치(101)에서, 반도체소자들이 양면확산에 의해 양면에 형성됨으로써, 종래기술의 장치에 비해 두배정도의 고밀도실장을 달성할 수 있다.
[제8실시예]
다음, 본 발명의 제8실시예를 설명한다. 도 12는 본 발명의 제8실시예의 수지봉지된 다단적층형 반도체장치가 전자부품에 탑재된 상태를 보여주는 개략적인 단면도로서, 제6실시예에서 설명한 양면접속형 반도체장치를 적층하고 수지봉지함으로써 4단으로 구성된 다단적층형 반도체장치(201)가 전자부품을 형성하기 위해 리플로우법 또는 열처리법과 같은 방법에 의해 모기판(304)상에 직접 탑재된 예를 보여준다. 다단적층형 반도체장치(201)에서, 반도체소자가 양면확산에 의해 양면에 형성됨으로써, 종래 기술의 1단반도체장치에 비해 8배정도의 고밀도실장을 달성할 수 있다.
본 발명이 특정 실시예들을 참조하여 설명되었지만, 이 설명은 제한된 의미로 해석되어서는 안 된다. 설명한 실시예들의 다양한 변경들은 본 발명의 설명을 참조하여 당업자에게 자명할 것이다.
상술한 바와 같이, 본 발명에 따른 양면접속형 반도체장치 및 양면접속형 반도체장치를 적층하여 구성된 다단적층형 반도체장치의 이점은 그것들이 종래의 반도체확산프로세스를 그대로 이용하여 형성될 수 있다는 것인데, 이는 반도소자들의 패드위치들에서 상하접속이 유지되기 때문이다. 따라서, 반도체소자들이 형성되거나 또는 도통수단이 형성되는 경우에는 동시확산이나 개별확산이 가능해지고, 공정순서만이 바뀔 수 있다. 결과적으로, 상하도통용 도통수단이 형성되는 경우, 이미완성된 반도체소자들을 보호하기 위한 보호수단과 보호수단을 제거하기 위한 공정을 가질 필요가 없기 때문에, 다른 종류의 공정과 혼재되지 않아, 전체 공정수가 증가되지 않는 이점이 있다. 게다가, 반도체기판 자체는 상하도통수단용으로 사용되기 때문에, 열확산 및 열전도의 차이로 인한 품질의 저하가 발생하지 않는다.
고밀도라는 측면에서 보면, 기본은 패키징이 아니라 베어칩조립이므로, 칩크기와 동일한 반도체장치가 얻어지고, 또 반도체소자들은 반도체기판의 양면에 형성되기 때문에, 집적도는 1단의 경우에서조차 종래 보다 두배정도로 비약적으로 향상될 수 있다.

Claims (9)

  1. 양면 위의 외부접속용의 패드들, 반도체기판의 양면에 형성된 반도체소자들 및 상기 패드들 사이 및 상기 패드들과 상기 반도체소자들 사이의 전기적 접속을 행하는 도체부들을 구비한 양면접속형 반도체장치로서,
    상기 반도체소자는 선택적불순물확산법에 따라 상기 반도체기판의 양면에 형성되고,
    상기 도체부들은 선택적불순물확산법에 의해 불순물이 상기 반도체기판의 양면 위의 소정의 영역들에만 확산되는 방식으로 형성되어, 상기 반도체기판의 확산영역들의 비저항이 낮아져 전기적 도통을 가능하게 하며, 상기 도체부들은 절연부들에 의해 반도체소자들과 전기적으로 절연되는 양면접속형 반도체장치.
  2. 제1항에 있어서, 상기 도체부들 및 상기 반도체소자들은 도체금속배선 또는 반도체기판에의 불순물확산법에 의해 형성된 접합부들 또는 도체들에 의해 전기적으로 접속되는 양면접속형 반도체장치.
  3. 제1항에 있어서, 상기 반도체소자들은 상기 반도체기판의 양면에 동일한 패턴이 서로 대향하는 위치들에 배치되는 양면접속형 반도체기판.
  4. 제1항에 있어서, 상기 반도체소자들은 상기 반도체기판의 양면에 동일한 패턴이 180°회전한 상태로 서로 대향하는 위치들에 배치되는 양면접속형 반도체장치.
  5. 제1항에 있어서, 장벽금속들은 양면의 상기 패드들에 형성되는 양면접속형 반도체장치.
  6. 제1항에 있어서, 장벽금속들은 일면의 상기 패드들에 형성되는 양면접속형 반도체장치.
  7. 제1항에 있어서, 금속범프들 또는 도전성수지범프들 중의 적어도 하나는 양면의 상기 패드들에 형성되는 양면접속형 반도체장치.
  8. 제1항에 있어서, 금속범프들 또는 도전성수지범프들 중의 적어도 하나는 일면의 상기 패드들에 형성되는 양면접속형 반도체장치.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서, 탑재용 범프들을 제외한 전체는 수지봉지되는 양면접속형 반도체장치.
KR1020020084140A 2001-12-26 2002-12-26 양면접속형 반도체장치 KR20030055171A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00394441 2001-12-26
JP2001394441A JP2003197854A (ja) 2001-12-26 2001-12-26 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品

Publications (1)

Publication Number Publication Date
KR20030055171A true KR20030055171A (ko) 2003-07-02

Family

ID=19188870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084140A KR20030055171A (ko) 2001-12-26 2002-12-26 양면접속형 반도체장치

Country Status (5)

Country Link
US (1) US20030127724A1 (ko)
JP (1) JP2003197854A (ko)
KR (1) KR20030055171A (ko)
CN (1) CN1430278A (ko)
TW (1) TW571415B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
CN100438054C (zh) * 2003-03-10 2008-11-26 浜松光子学株式会社 光电二极管阵列及其制造方法和放射线检测器
JP4379307B2 (ja) 2004-01-09 2009-12-09 セイコーエプソン株式会社 電子部品及び電子機器
JP2005223166A (ja) * 2004-02-06 2005-08-18 Hitachi Ltd 半導体パッケージ
JP4722047B2 (ja) * 2004-07-29 2011-07-13 京セラ株式会社 機能素子及びその製造方法、並びに機能素子実装構造体
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
US7358616B2 (en) * 2005-09-14 2008-04-15 Freescale Semiconductor, Inc. Semiconductor stacked die/wafer configuration and packaging and method thereof
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
TWI391634B (zh) * 2008-05-07 2013-04-01 Imu Solutions Inc 分離式水平儀
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
EP2317553B1 (en) * 2009-10-28 2012-12-26 STMicroelectronics Srl Double-sided semiconductor structure and method for manufacturing the same
KR101142338B1 (ko) * 2010-06-17 2012-05-17 에스케이하이닉스 주식회사 반도체 칩 및 그의 제조방법 및 이를 이용한 스택 패키지
EP2602818A1 (en) * 2011-12-09 2013-06-12 Ipdia An interposer device
KR20150080945A (ko) * 2013-12-27 2015-07-13 삼성전기주식회사 전력 반도체 소자
JP6611703B2 (ja) 2014-03-12 2019-11-27 株式会社ＴｈｒｕＣｈｉｐ Ｊａｐａｎ 積層半導体集積回路装置
US20160095221A1 (en) * 2014-09-27 2016-03-31 Qualcomm Incorporated Integration of electronic elements on the backside of a semiconductor die
US10269720B2 (en) 2016-11-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packaging
CN115295526B (zh) * 2022-09-26 2023-01-31 广州粤芯半导体技术有限公司 半导体结构及其制备方法
CN115424980B (zh) * 2022-11-04 2023-02-07 成都复锦功率半导体技术发展有限公司 一种芯片双面互连的堆叠封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2013735A1 (ko) * 1968-07-05 1970-04-10 Gen Electric Inf Ita
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
JP2890380B2 (ja) * 1991-11-27 1999-05-10 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW571415B (en) 2004-01-11
JP2003197854A (ja) 2003-07-11
CN1430278A (zh) 2003-07-16
US20030127724A1 (en) 2003-07-10
TW200303080A (en) 2003-08-16

Similar Documents

Publication Publication Date Title
KR20030055171A (ko) 양면접속형 반도체장치
US5126286A (en) Method of manufacturing edge connected semiconductor die
US7525186B2 (en) Stack package having guard ring which insulates through-via interconnection plug and method for manufacturing the same
US7285850B2 (en) Support elements for semiconductor devices with peripherally located bond pads
CN101510536B (zh) 半导体装置及半导体装置的制造方法
KR101277429B1 (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
US5146308A (en) Semiconductor package utilizing edge connected semiconductor dice
US6399897B1 (en) Multi-layer wiring substrate
CN1314117C (zh) 集成电路封装结构及集成电路封装方法
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
US20010016415A1 (en) Method of improving copper pad adhesion
US5196377A (en) Method of fabricating silicon-based carriers
CN1947247A (zh) 通用互连芯片
US6717252B2 (en) Semiconductor device
JPH0817859A (ja) 半導体装置
CN101958247A (zh) 半导体器件处理方法
CN106653735A (zh) 半导体器件及其制造方法
US6746956B1 (en) Hermetic seal for silicon die with metal feed through structure
KR100803643B1 (ko) 집적 회로 패키지의 제조 방법
KR100678878B1 (ko) 집적 회로 패키지 및 그 제조 방법
US20110045668A1 (en) Method of manufacturing wafer level device package
CA2017340C (en) Hybrid module electronics package
US6703286B1 (en) Metal bond pad for low-k inter metal dielectric
CN1228827C (zh) 半导体芯片封装结构及工序
KR100374300B1 (ko) 반도체용 구리 배선 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application