JPH0817859A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0817859A
JPH0817859A JP6152086A JP15208694A JPH0817859A JP H0817859 A JPH0817859 A JP H0817859A JP 6152086 A JP6152086 A JP 6152086A JP 15208694 A JP15208694 A JP 15208694A JP H0817859 A JPH0817859 A JP H0817859A
Authority
JP
Japan
Prior art keywords
wiring layer
interlayer insulating
insulating film
lower wiring
uppermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6152086A
Other languages
English (en)
Other versions
JP3432284B2 (ja
Inventor
Masahiko Nozaki
雅彦 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15208694A priority Critical patent/JP3432284B2/ja
Priority to US08/344,572 priority patent/US5502337A/en
Publication of JPH0817859A publication Critical patent/JPH0817859A/ja
Application granted granted Critical
Publication of JP3432284B2 publication Critical patent/JP3432284B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 本発明は、十分に大きな許容電流を持ち、か
つワイヤボンディング時の機械的ストレスによって、層
間絶縁膜にクラックが発生しないように改良された、ボ
ンディングパッドの電極構造に関する。 【構成】 半導体基板１の上に、直接的に層間絶縁膜２
ａ，２ｂが設けられている。層間絶縁膜２ａ，２ｂの上
に最上層配線層４が設けられている。ボンディングパッ
ドとして用いる最上層配線層の部分４ａの直下には、下
層配線層が存在しないため、ワイヤボンディング時に、
層間絶縁膜２ｂ，２ｂ中にクラックは発生しない。ま
た、最上層配線層４と下層配線層３ａ，３ｂが接続され
ているので、ボンディングパッドに入った電流は、これ
らの配線層に分散される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、一般に、半導体装置
に関するものであり、より特定的には、十分に大きな許
容電流を持ち、かつワイヤボンディング時の機械的スト
レスによって、層間絶縁膜にクラックが発生しないよう
に改良された、ボンディングパッドの電極構造に関す
る。
【０００２】
【従来の技術】図８は、従来のウエハの平面図である。
ウエハ１０には、複数個のチップ１１が形成される。チ
ップ１１には、半導体素子が形成されている（図示せ
ず）。
【０００３】図９は、チップ１１の拡大図である。チッ
プ１１には、回路（Ｉ／Ｏバッファ回路あるいは入力保
護回路）１２が設けられている。また、チップ１１に
は、ボンディングパッド１３が設けられている。
【０００４】図１０を参照して、チップ１１は、金属フ
レーム１４上に搭載され、ワイヤ１５でリード１７とボ
ンディングされた後、樹脂１６で封止される。ワイヤ１
５は、ボンディングパッド１３とリード１７とを接続す
る。図１１は、チップ上の端子、すなわちボンディング
パッドの部分の拡大図である。ボンディングパッド１３
はワイヤボンディング領域１８と、引き出し線領域１９
とに区分される。引き出し線領域１９には、ワイヤボン
ディング領域１８と回路１２とを接続するための引き出
し線が配置される。
【０００５】図１２は、従来の、ボンディングパッドの
電極構造の断面図である。図１２は、図１１におけるＸ
ＩＩ−ＸＩＩ線に沿う断面図である。
【０００６】図１２を参照して、ボンディングパッド
は、シリコン基板１の上に設けられた第１の層間絶縁膜
２ａを備える。第１の層間絶縁膜２ａの上に下層配線層
３が設けられる。下層配線層３を覆うように、第１の層
間絶縁膜２ａの上に第２の層間絶縁膜２ｂが設けられ
る。第２の層間絶縁膜２ｂ中に、下層配線層３の表面の
一部を露出させるためのバイアホール５が設けられてい
る。バイアホール５を通って、下層配線層３に接触する
ように、第２の層間絶縁膜２ｂの上に最上層配線層４が
設けられている。最上層配線層４の表面はボンディング
パッドとして用いられ、ワイヤ１５がボンディングされ
る。
【０００７】図１２に示すボンディングパッドの電極構
造は、次のような問題点を有する。すなわち、バイヤホ
ール５の径が０．８μｍ程度以下になると、バイアホー
ル５内に導電材料を埋込み、その後、その上に上層配線
層４を形成するという技術が必要となってくる。この技
術によると、導電材料、たとえばタングステンを、ＣＶ
Ｄ法により、コンタクトホール５内に埋込まれるように
シリコン基板１の上に堆積する必要がある。その後、ド
ライエッチングで、堆積されたタングステンをエッチバ
ックし、バイアホール５内にのみタングステンを埋込む
必要がある。しかし、この場合、図１２に示すような大
きなバイアホール５では、次に述べる理由により、その
実現が困難であった。
【０００８】すなわち、図１３を参照して、導電材料、
たとえばタングステン膜２１を、ＣＶＤ法により、シリ
コン基板１の上に堆積する。その後、図１４を参照し
て、タングステン膜２１をドライエッチング法でエッチ
バックすると、図のように、大きなバイアホール５で
は、バイアホール５内をタングステンで埋込むことがで
きずに、わずかに、バイアホール５の側壁部にタングス
テン膜２１がエッチング残渣として残るのみである。こ
のようなエッチング残渣は剥がれると、異物となって、
歩留り上、深刻な影響を与える。これが、図１２に示す
ボンディングパッドの電極構造を採用する場合の問題点
である。
【０００９】図１５は、導電材料の埋込技術を採用して
製造した、従来の、ボンディングパッドの電極構造の断
面図である。
【００１０】図１５を参照して、ボンディングパッド部
は、シリコン基板１の上に形成された第１の層間絶縁膜
２ａを含む。第２の層間絶縁膜２ａの上に下層配線層３
が設けられる。下層配線層３を覆うように、第１の層間
絶縁膜２ａの上に第２の層間絶縁膜２ｂが設けられる。
第２の層間絶縁膜２ｂの上に最上層配線層４が設けられ
る。第２の層間絶縁膜２ｂ中には、最上層配線層４と下
層配線層３とを結ぶ、導電材料による埋込みに適した大
きさのバイアホール６が設けられる。バイアホール６内
に、最上層配線層４と下層配線層３とを電気的に接続す
るための導電材料６ａが埋込まれている。最上層配線層
４はボンディングパッドとして用いられ、ワイヤ１５が
ボンディングされている。
【００１１】なお、ボンディングパッドの電極構造を多
層配線構造にするのは、次の理由による。
【００１２】すなわち、電極１個当たりの電流量が大き
くなってくると、１層配線だと、エレクトロマイグレー
ションにより配線が切れてしまうので、この断線を防止
するために、多層配線の幾層かに電流を分散させる必要
があるからである。したがって、電極のどこかで、多層
配線間の接続をとる必要があるのである。従来は、以上
のように、ワイヤボンディング領域で多層配線間の接続
をとっていた。
【００１３】
【発明が解決しようとする課題】以上のように、図１２
に示す、従来のボンディングパッドの電極構造ではバイ
アホールの埋込技術に対応できない。また、図１５に示
すボンディングパッドの電極構造では、図１６を参照し
て、ワイヤボンディング時に、層間絶縁膜２ｂの、最上
層配線層と下層配線層とで挟まれた部分に、クラック２
２が発生し、信頼性上の問題を抱えるという欠点があっ
た。
【００１４】それゆえに、この発明の目的は、エレクト
ロマイグレーションによる配線の断線を起こさないよう
に改良されたボンディングパッドの電極構造を得ること
にある。
【００１５】この発明の他の目的は、ワイヤボンディン
グ時に、層間絶縁膜中にクラックが発生しないように改
良された、ボンディングパッドの電極構造を提供するこ
とにある。
【００１６】
【課題を解決するための手段】この発明の第１の局面に
従う半導体装置は、半導体基板を備える。上記半導体基
板の上に下層配線層が設けられている。上記下層配線層
の上および上記下層配線層が存在しない領域を覆うよう
に上記半導体基板の上に層間絶縁膜が設けられている。
上記層間絶縁膜の上であって、かつ上記下層配線層の上
および上記下層配線層が存在しない領域の上を被覆する
ように、最上層配線層が設けられている。上記層間絶縁
膜中に、上記最上層配線層と上記下層配線層とを接続す
るためのバイアホールが設けられている。上記バイアホ
ール内に、上記最上層配線層と上記下層配線層とを電気
的に接続するための導電部材が埋込まれている。上記最
上層配線層の、上記下層配線層が存在しない領域の上部
分は、ボンディングパッドとして用いられている。
【００１７】この発明の第２の局面に従う半導体装置
は、半導体基板を備える。上記半導体基板の上に回路が
設けられている。上記半導体基板の上に、上記回路から
離されて、ワイヤボンディング部が設けられている。上
記半導体基板の上に、上記ワイヤボンディング部と上記
回路と接続する引き出し線部が設けられている。上記ワ
イヤボンディング部は、上記半導体基板の上に直接的に
設けられた第１の層間絶縁膜と、該第１の層間絶縁膜の
上に直接的に設けられた最上層配線層とを含む。
【００１８】上記引き出し線部は、上記半導体基板の上
に設けられた下層配線層と、上記下層配線層を覆うよう
に上記半導体基板の上に設けられた第２の層間絶縁膜
と、上記第２の層間絶縁膜の上に設けられた上記最上層
配線層と、を含む。上記第２の層間絶縁膜中に、上記最
上層配線層と上記下層配線層とを接続するためのバイア
ホールが設けられている。上記バイアホール中に、上記
最上層配線層と上記下層配線層とを電気的に接続するた
めの導電部材が埋込まれている。
【００１９】この発明の第３の局面に従う半導体装置
は、半導体基板を備える。上記半導体基板の上に、その
中央に空間部ができるように環状に下層配線層が設けら
れている。上記空間部を埋めるように、かつ上記下層配
線層を覆うように、上記半導体基板の上に層間絶縁膜が
設けられている。上記層間絶縁膜の上であって、かつ上
記空間部の上および上記下層配線層の上を覆うように、
最上層配線層が設けられている。上記層間絶縁膜中に、
上記環状の下層配線層と上記最上層配線層と接続するた
めのバイアホールが設けられている。上記バイアホール
内に、上記下層配線層と上記最上層配線層とを電気的に
接続するための導電部材が埋込まれている。上記最上層
配線層の、上記空間部の上に位置する部分は、ボンディ
ングパッドとして用いられている。
【００２０】
【作用】この発明の第１の局面に従う半導体装置によれ
ば、最上層配線層と下層配線層とを接続しているので、
ボンディングパッドに入った電流は、これらの配線層に
分散される。また、ボンディングパッドとして用いる最
上層配線層の部分の直下には、下層配線層が存在しない
ため、換言すれば、最上層配線層と下層配線層とで挟ま
れた、層間絶縁膜の一部分が存在しないため、ワイヤボ
ンディング時に、層間絶縁膜中にクラックが発生しな
い。
【００２１】この発明の第２の局面に従う半導体装置に
よれば、引き出し線部において、最上層配線装置と下層
配線層とを接続しているので、ボンディングパッドに入
った電流は、これらの配線層に分散される。また、ワイ
ヤボンディング部において、最上層配線層の下には、下
層配線層が存在しないため、ワイヤボンディング時に、
層間絶縁膜中にクラックは発生しない。
【００２２】この発明の第３の局面に従う半導体装置に
よれば、最上層配線層と、下層配線層とを接続している
ので、ボンディングパッドに入る電流は、これらの配線
層に分散される。また、環状に設けられた下層配線層
の、中央の空間部の上に、ボンディングパッドを形成し
ているので、ボンディングパッドの直下には下層配線層
は存在しない。そのため、ワイヤボンディング時に、層
間絶縁膜中にクラックは発生しない。
【００２３】
【実施例】以下、この発明の実施例を図について説明す
る。
【００２４】実施例１ 図１は、この発明の実施例１に係る、半導体装置の、ボ
ンディングパッドの平面図である。図２は、図１におけ
るＩＩ−ＩＩ線に沿う断面図であり、図３は、図１にお
けるＩＩＩ−ＩＩＩ線に沿う断面図である。図１を参照
して、実施例１に係る半導体装置のボンディングパッド
は、ワイヤボンディング領域１８と引き出し線領域１９
とに分けられている。ワイヤボンディング領域１８にお
いては、図２を参照して、シリコン基板１の上に直接的
に層間絶縁膜２ａ，２ｂが設けられている。層間絶縁膜
２ａ，２ｂの上に直接的に最上層配線層４が設けられて
いる。ボンディングパッドとして用いる、最上層配線層
４の部分４ａ、の直下には、下層配線層が存在しないた
め、換言すれば最上層配線層４と下層配線層とで挟まれ
た、層間絶縁膜の一部分が存在しないため、ワイヤ１５
をボンディングするときに、層間絶縁膜２ａ，２ｂにス
トレスがかかっても、層間絶縁膜２ａ，２ｂ中にクラッ
クは発生しない。
【００２５】図３を参照して、引き出し線領域１９にお
いては、シリコン基板１の上に第１の層間絶縁膜２ａが
設けられる。第１の層間絶縁膜２ａの上に、第１の下層
配線層３ｂが設けられている。第１の下層配線層３ｂを
覆うように、第１の層間絶縁膜２ａの上に第２の層間絶
縁膜２ｂが設けられている。第２の層間絶縁膜２ｂの上
に、第２の下層配線層３ａが設けられている。第２の下
層配線層３ａを覆うように、第２の層間絶縁膜２ｂの上
に第３の層間絶縁膜２ｃが設けられている。第３の層間
絶縁膜２ｃの上に、最上層配線層４が設けられている。
第２の層間絶縁膜２ｂ中に、第２の配線層３ａと第１の
下層配線層３ｂとを接続するための第１のバイアホール
６ｂが設けられている。第１のバイアホール６ｂ中に
は、第１の下層配線層３ｂ、第２の下層配線層３ａとを
電気的に接続するための導電部材１００が埋込まれてい
る。第３の層間絶縁膜中に、最上層配線層４と第２の下
層配線層３ａとを接続するための第２のバイアホール６
ａが設けられている。第２のバイアホール６ａ中には、
最上層配線層４と第２の下層配線層３ａとを電気的に接
続するための導電部材１０１が埋込まれている。図２と
図３を参照して、ワイヤ１５から最上層配線層４に入っ
た電流は、最上層配線層４と第２の下層配線層３ａと第
１の下層配線層３ｂに分散される。その結果、電流容量
の十分大きな、ボンディングパッドの電極が得られる。
【００２６】実施例２ 実施例１では、図３を参照して下層配線層を２層（３
ａ，３ｂ）形成する場合を例示したが、この発明はこれ
に限られるものではない。すなわち、図４を参照して、
最上層配線層４から数えて連続して形成される配線層の
数を、電流を分散させるに必要な数にすればよい。図４
では、下層配線層３ａを１層だけ設けた場合を例示して
いる。電流を分散させているので、大電流がボンディン
グパッドに流れても、エレクトロマイグレーションによ
る断線は生じない。
【００２７】実施例３ 図５は、実施例３に係るボンディングパッドの電極の平
面図である。図６は、図５におけるＶＩ−ＶＩ線に沿う
断面図である。
【００２８】これらの図を参照して、実施例に係るボン
ディングパッドの電極は、シリコン基板１の上に設けら
れた第１の層間絶縁膜２ａを備える。第１の層間絶縁膜
２ａの上に、その中央に空間部ができるように第１の下
層配線層３ｂが環状に設けられている。第１の下層配線
層３ｂを覆うように、第１の層間絶縁膜２ａの上に第２
の層間絶縁膜２ｂが設けられている。第２の層間絶縁膜
２ｂの上に、その中央部に空間部ができるように、第２
の下層配線層３ａが環状に設けられている。第２の下層
配線層３ａを覆うように、第２の層間絶縁膜２ｂの上に
第３の層間絶縁膜２ｃが設けられている。第３の層間絶
縁膜２ｃの上であって、空間部の上および第１の下層配
線層３ａ，第２の下層配線層３ｂを覆うように、最上層
配線層４が設けられている。第２の層間絶縁膜２ｂ中に
は、第１の下層配線層３ｂと第２の下層配線層３ａとを
接続するための第１のバイアホール６ｂが設けられてい
る。第３の層間絶縁膜２ｃ中には、第２の下層配線層３
ａと最上層配線層４とを接続するための第２のバイアホ
ール６ａが設けられている。第１のバイアホール６ｂ中
には、第１の下層配線層３ｂと第２の下層配線層３ａと
を電気的に接続する導電部材が埋込まれている。第３の
層間絶縁膜２ｃ中には、最上層配線層４と第２の下層配
線層３ａとを電気的に接続するための導電部材が埋込ま
れている。
【００２９】最上層配線層４の、空間部の上に位置する
部分４ａは、ボンディングパッドとして用いられてお
り、ワイヤ１５がボンディングされている。
【００３０】環状に設けられた下層配線層３ａ，３ｂの
中央の空間部の上に、ボンディングパッドを形成してい
るので、ボンディングパッドの直下には下層配線層は存
在しない。その結果、ワイヤ１５をボンディングすると
きに、層間絶縁膜２ａ，２ｂ，２ｃにストレスがかかっ
ても、層間絶縁膜２ａ，２ｂ，２ｃ中にクラックは発生
しない。また、最上層配線層４と第２の下層配線層３ａ
と第１の下層配線層３ｂとを電気的に接続しているの
で、ボンディングパッドに入った電流は、これらの配線
層に分散される。その結果、大電流がボンディングパッ
ドに流れても、エレクトロマイグレーションによる断線
は生じない。
【００３１】実施例４ 実施例４に係るボンディングパッドでは、下層配線層を
２層設けた場合を例示したが、この発明はこれに限られ
るものではない。すなわち、図７を参照して、最上層配
線層４から数えて連続して形成される配線層の数を、電
流を分散させるに必要な数だけ選べばよい。図７に示す
ボンディングパッドにおいては、下層配線層３ａを１層
だけ設けている。
【００３２】
【発明の効果】以上説明したとおり、この発明の第１の
局面に従う半導体装置によれば、最上層配線層と下層配
線層とを電気的接続しているので、ボンディングパッド
に入った電流は、これらの配線層に分散される。その結
果、大電流がボンディングパッドに流れても、エレクト
ロマイグレーションによる断線は生じない。その結果、
十分に大きな許容電流を持つボンディングパッドの電極
構造となる。
【００３３】また、ボンディングパッドとして用いる最
上層配線層の部分の直下には、下層配線層が存在しない
ため、ワイヤボンディング時に、層間絶縁膜中にクラッ
クが発生しない。その結果、高信頼性を有する半導体装
置となる。
【００３４】この発明の第２の局面に従う半導体装置に
よれば、引き出し線部において、最上層配線層と下層配
線層とを電気的接続しているので、ボンディングパッド
に入った電流は、これらの配線層に分散される。その結
果、大電流がボンディングパッドに流れても、エレクト
ロマイグレーションによる断線は生じない。その結果、
十分に大きな許容電流を持つ、ボンディングパッドの電
極となる。また、ワイヤボンディング部において、最上
層配線層の下には、下層配線層が存在しないので、ワイ
ヤボンディング時に、層間絶縁膜中にクラックは発生し
ない。その結果、高信頼性を有する半導体装置が得られ
る。
【００３５】この発明の第３の局面に従う半導体装置に
よれば、最上層配線層と、環状に設けられた下層配線層
とを電気的接続しているので、ボンディングパッドに入
る電流は、これらの配線層に分散される。その結果、大
電流がボンディングパッドに流れても、エレクトロマイ
グレーションによる断線は生じない。
【００３６】また、環状に設けられた下層配線層の、中
央の空間部の上に、ボンディングパッドを形成している
ので、ボンディングパッドの直下には下層配線層は存在
しない。そのため、ワイヤボンディング時に、層間絶縁
膜中にクラックは発生しない。
【図面の簡単な説明】
【図１】 本発明の実施例１に係る半導体装置の、ボン
ディングパッドの部分の平面図である。
【図２】 図１におけるＩＩ−ＩＩ線に沿う断面図であ
る。
【図３】 図１におけるＩＩＩ−ＩＩＩ線に沿う断面図
である。
【図４】 実施例２に係る、半導体装置の、ボンディン
グパッドの、引き出し線部領域の断面図である。
【図５】 本発明の実施例３に係る半導体装置の、ボン
ディングパッドの平面図である。
【図６】 図５におけるＶＩ−ＶＩ線に沿う断面図であ
る。
【図７】 実施例４に係る半導体装置の、ボンディング
パッドの断面図である。
【図８】 従来のウエハの平面図である。
【図９】 従来のチップの拡大図である。
【図１０】 従来の樹脂封止パッケージの概念図であ
る。
【図１１】 従来のボンディングパッドの拡大図であ
る。
【図１２】 従来のボンディングパッドの断面図であ
る。
【図１３】 図１２に示すボンディングパッドの電極構
造を採用する場合の問題点を示す第１の製造工程図であ
る。
【図１４】 図１２に係るボンディングパッドの電極構
造を採用する場合の問題点を示す第２の製造工程図であ
る。
【図１５】 第２の従来のボンディングパッドの断面図
である。
【図１６】 第２の従来のボンディングパッドの問題点
を示す断面図である。
【符号の説明】
１ シリコン基板、２ａ，２ｂ，２ｃ 層間絶縁膜、３
ａ，３ｂ 下層配線層、６ａ，６ｂ バイアホール。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板の上に設けられた下層配線層と、 前記下層配線層の上および前記下層配線層が存在しない
    領域を覆うように前記半導体基板の上に設けられた層間
    絶縁膜と、 前記層間絶縁膜の上であって、前記下層配線層の上およ
    び前記下層配線層が存在しない領域の上を被覆するよう
    に設けられた最上層配線層と、 前記層間絶縁膜中に設けられ、前記最上層配線層と前記
    下層配線層とを接続するためのバイアホールと、 前記バイアホール内に埋込まれ、前記最上層配線層と前
    記下層配線層とを電気的接続するための導電部材と、を
    備え、 前記最上層配線層の、前記下層配線層が存在しない領域
    の上部分は、ボンディングパッドとして用いられてい
    る、半導体装置。
  2. 【請求項２】 前記下層配線層は、前記最上層配線層か
    ら数えて２番目の配線層である、請求項１に記載の半導
    体装置。
  3. 【請求項３】 半導体基板と、 前記半導体基板の上に設けられた回路と、 前記半導体基板の上に、前記回路から離されて設けられ
    たワイヤボンディング部と、 前記半導体基板の上に設けられ、前記ワイヤボンディン
    グ部と前記回路とを接続する引き出し線部と、を備え、 前記ワイヤボンディング部は、前記半導体基板の上に直
    接的に設けられた第１の層間絶縁膜と、該第１の層間絶
    縁膜の上に直接的に設けられた最上層配線層とを含み、 前記引き出し線部は、 前記半導体基板の上に設けられた下層配線層と、 前記下層配線層を覆うように前記半導体基板の上に設け
    られた第２の層間絶縁膜と、 前記第２の層間絶縁膜の上に設けられた前記最上層配線
    層と、 前記第２の層間絶縁膜中に設けられた、前記最上層配線
    層と前記下層配線層と接続するためのバイアホールと、 前記バイアホール中に埋込まれ、前記最上層配線層と前
    記下層配線層とを電気的接続するための導電部材とを含
    む、 半導体装置。
  4. 【請求項４】 前記下層配線層は、前記最上層配線層か
    ら数えて２番目の配線層である、請求項３に記載の半導
    体装置。
  5. 【請求項５】 前記２番目の配線層の下には、さらに、
    第３の層間絶縁膜を介して、前記最上層配線層から数え
    て３番目の配線層が存在し、 前記２番目の配線層と前記３番目の配線層は前記第３の
    層間絶縁膜中に設けられたバイアホールに埋込まれた導
    電材料で電気的接続されている、請求項４に記載の半導
    体装置。
  6. 【請求項６】 半導体基板と、 前記半導体基板の上に、その中央に空間部ができるよう
    に環状に設けられた下層配線層と、 前記空間部を埋めるように、かつ前記下層配線層を覆う
    ように、前記半導体基板の上に設けられた層間絶縁膜
    と、 前記層間絶縁膜の上であって、かつ前記空間部の上およ
    び前記下層配線層の上を覆うように設けられた最上層配
    線層と、 前記層間絶縁膜中に設けられ、前記環状の下層配線層と
    前記最上層配線層とを接続するためのバイアホールと、 前記バイアホール内に埋込まれ、前記下層配線層と、前
    記最上層配線層とを電気的に接続する導電部材と、を備
    え、 前記最上層配線層の、前記空間部の上に位置する部分
    は、ボンディングパッドとして用いられている、半導体
    装置。
  7. 【請求項７】 前記下層配線層は、前記最上層配線層か
    ら数えて２番目の配線層である、請求項６に記載の半導
    体装置。
  8. 【請求項８】 前記バイアホールは、前記ボンディング
    パッドを取囲むように、前記層間絶縁膜中に複数個設け
    られている、請求項６に記載の半導体装置。
JP15208694A 1994-07-04 1994-07-04 半導体装置 Expired - Lifetime JP3432284B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15208694A JP3432284B2 (ja) 1994-07-04 1994-07-04 半導体装置
US08/344,572 US5502337A (en) 1994-07-04 1994-11-18 Semiconductor device structure including multiple interconnection layers with interlayer insulating films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15208694A JP3432284B2 (ja) 1994-07-04 1994-07-04 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003049688A Division JP2003282574A (ja) 2003-02-26 2003-02-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH0817859A true JPH0817859A (ja) 1996-01-19
JP3432284B2 JP3432284B2 (ja) 2003-08-04

Family

ID=15532746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15208694A Expired - Lifetime JP3432284B2 (ja) 1994-07-04 1994-07-04 半導体装置

Country Status (2)

Country Link
US (1) US5502337A (ja)
JP (1) JP3432284B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223438B1 (en) 1996-07-05 2001-05-01 Braun Gmbh Dry shaving apparatus
US6308414B1 (en) 1996-07-05 2001-10-30 Braun Gmbh Dry shaving apparatus
US6313540B1 (en) 1998-12-25 2001-11-06 Nec Corporation Electrode structure of semiconductor element
JP2001351920A (ja) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100319896B1 (ko) * 1998-12-28 2002-01-10 윤종용 반도체 소자의 본딩 패드 구조 및 그 제조 방법
KR100368115B1 (ko) * 2001-01-26 2003-01-15 삼성전자 주식회사 반도체 소자의 본딩 패드 구조 및 그 제조방법
KR100480590B1 (ko) * 1998-08-25 2005-06-08 삼성전자주식회사 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법
JP2005327763A (ja) * 2004-05-12 2005-11-24 Nec Electronics Corp 半導体装置
JP2014072519A (ja) * 2012-09-28 2014-04-21 Taiwan Semiconductor Manufactuaring Co Ltd パッド構造
JP2014090096A (ja) * 2012-10-30 2014-05-15 Seiko Instruments Inc 半導体装置
JP2021061453A (ja) * 2014-10-13 2021-04-15 ゼネラル・エレクトリック・カンパニイ ワイヤボンドを有するパワーオーバーレイ構造体およびその製造方法
US11594502B2 (en) 2017-07-13 2023-02-28 Fuji Electric Co., Ltd. Semiconductor device having conductive film

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
US6300688B1 (en) 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
US5965903A (en) * 1995-10-30 1999-10-12 Lucent Technologies Inc. Device and method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein
KR100197989B1 (ko) * 1996-06-24 1999-06-15 김영환 정전기 보호회로를 구비한 반도체장치
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
KR100230428B1 (ko) 1997-06-24 1999-11-15 윤종용 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법
KR19990039156A (ko) * 1997-11-11 1999-06-05 윤종용 반도체 소자의 패드 및 그 제조방법
EP0923126A1 (en) * 1997-12-05 1999-06-16 STMicroelectronics S.r.l. Integrated electronic device comprising a mechanical stress protection structure
JP3415010B2 (ja) * 1997-12-05 2003-06-09 株式会社リコー 半導体装置
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
TW410392B (en) * 1998-01-23 2000-11-01 Rohm Co Ltd Damascene interconnection and semiconductor device
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
JP3407020B2 (ja) * 1998-05-25 2003-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
US6163074A (en) * 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
JP3898350B2 (ja) * 1998-08-06 2007-03-28 富士通株式会社 半導体装置
KR100505614B1 (ko) * 1998-08-17 2005-09-26 삼성전자주식회사 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
KR100292407B1 (ko) * 1998-10-07 2001-06-01 윤종용 스트레스완화적층물을구비하는반도체장치및그제조방법
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
EP1845759A1 (en) * 1998-12-16 2007-10-17 Ibiden Co., Ltd. Conductive connecting pin and package substrate
US6020647A (en) * 1998-12-18 2000-02-01 Vlsi Technology, Inc. Composite metallization structures for improved post bonding reliability
US6191481B1 (en) 1998-12-18 2001-02-20 Philips Electronics North America Corp. Electromigration impeding composite metallization lines and methods for making the same
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6486051B1 (en) * 1999-03-17 2002-11-26 Intel Corporation Method for relieving bond stress in an under-bond-pad resistor
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
CN1167128C (zh) * 1999-04-14 2004-09-15 国际商业机器公司 电熔化熔断器及其阵列和排列
JP2001118927A (ja) * 1999-10-22 2001-04-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6365970B1 (en) * 1999-12-10 2002-04-02 Silicon Integrated Systems Corporation Bond pad structure and its method of fabricating
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
TW456013B (en) * 2000-07-04 2001-09-21 Advanced Semiconductor Eng Heat spreader substrate structure and the process thereof
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP3826022B2 (ja) * 2000-12-15 2006-09-27 キヤノン株式会社 配線を有する基板及び電子源及び画像表示装置
US6465895B1 (en) 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
DE10139956A1 (de) * 2001-08-21 2003-03-13 Koninkl Philips Electronics Nv ESD Schutz für CMOS-Ausgangsstufe
KR100400047B1 (ko) * 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
KR100437460B1 (ko) 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
US6897563B2 (en) * 2001-12-28 2005-05-24 Sun Microsystems, Inc. Current crowding reduction technique using selective current injection
US6909196B2 (en) * 2002-06-21 2005-06-21 Micron Technology, Inc. Method and structures for reduced parasitic capacitance in integrated circuit metallizations
US20040036131A1 (en) * 2002-08-23 2004-02-26 Micron Technology, Inc. Electrostatic discharge protection devices having transistors with textured surfaces
US6908841B2 (en) * 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
WO2004042818A1 (en) * 2002-11-08 2004-05-21 Koninklijke Philips Electronics N.V. Integrated circuit with at least one bump
EP1420443A3 (fr) * 2002-11-14 2014-10-15 Nxp B.V. Dispositif de connexion électrique entre deux pistes d'un circuit integré
WO2004059708A2 (en) * 2002-12-20 2004-07-15 Agere Systems Inc. Structure and method for bonding to copper interconnect structures
TWI220565B (en) * 2003-02-26 2004-08-21 Realtek Semiconductor Corp Structure of IC bond pad and its formation method
CN100358137C (zh) * 2003-03-07 2007-12-26 瑞昱半导体股份有限公司 集成电路焊线垫片的结构及其形成方法
CN1601735B (zh) * 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
US7372153B2 (en) * 2003-10-07 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit package bond pad having plurality of conductive members
US6998335B2 (en) * 2003-12-13 2006-02-14 Chartered Semiconductor Manufacturing, Ltd Structure and method for fabricating a bond pad structure
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20060113667A1 (en) * 2004-11-30 2006-06-01 Chok Chia Bond pad structure for gold wire bonding to copper low K dielectric silicon devices
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
US7646087B2 (en) * 2005-04-18 2010-01-12 Mediatek Inc. Multiple-dies semiconductor device with redistributed layer pads
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
US7741716B1 (en) * 2005-11-08 2010-06-22 Altera Corporation Integrated circuit bond pad structures
TWI367551B (en) * 2006-07-07 2012-07-01 Via Tech Inc Bonding pad structure and bonding pad structure for electronic device and integrated circuit
WO2008015500A1 (en) * 2006-08-01 2008-02-07 Freescale Semiconductor, Inc. Method and apparatus for improvements in chip manufacture and design
DE102006043133B4 (de) * 2006-09-14 2009-09-24 Infineon Technologies Ag Anschlusspad zu einem Kontaktieren eines Bauelements und Verfahren zu dessen Herstellung
US7642653B2 (en) * 2006-10-24 2010-01-05 Denso Corporation Semiconductor device, wiring of semiconductor device, and method of forming wiring
US7573115B2 (en) * 2006-11-13 2009-08-11 International Business Machines Corporation Structure and method for enhancing resistance to fracture of bonding pads
DE102007046556A1 (de) * 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterbauelement mit Kupfermetallisierungen
US8193640B2 (en) * 2009-08-10 2012-06-05 United Microelectronics Corp. MEMS and a protection structure thereof
FR2996354A1 (fr) 2012-10-01 2014-04-04 St Microelectronics Crolles 2 Dispositif semiconducteur comprenant une structure d'arret de fissure
US9177914B2 (en) 2012-11-15 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over TSV to reduce shorting of upper metal layer
US9711471B2 (en) * 2015-11-18 2017-07-18 Nxp Usa, Inc. Semiconductor device package, electronic device and method of manufacturing electronic devices using wafer level chip scale package technology

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921034A (ja) * 1982-07-27 1984-02-02 Toshiba Corp 半導体装置
JP3106493B2 (ja) * 1990-10-31 2000-11-06 日本電気株式会社 半導体装置
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308414B1 (en) 1996-07-05 2001-10-30 Braun Gmbh Dry shaving apparatus
US6223438B1 (en) 1996-07-05 2001-05-01 Braun Gmbh Dry shaving apparatus
US7237339B2 (en) 1996-07-05 2007-07-03 Brann Gmbh Dry shaving apparatus
CN1103664C (zh) * 1996-07-05 2003-03-26 吉莱特公司 干式剃刀装置
US6615492B2 (en) 1996-07-05 2003-09-09 Braun Gmbh Dry shaving apparatus
KR100480590B1 (ko) * 1998-08-25 2005-06-08 삼성전자주식회사 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법
US6313540B1 (en) 1998-12-25 2001-11-06 Nec Corporation Electrode structure of semiconductor element
KR100319896B1 (ko) * 1998-12-28 2002-01-10 윤종용 반도체 소자의 본딩 패드 구조 및 그 제조 방법
JP2001351920A (ja) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100368115B1 (ko) * 2001-01-26 2003-01-15 삼성전자 주식회사 반도체 소자의 본딩 패드 구조 및 그 제조방법
JP2005327763A (ja) * 2004-05-12 2005-11-24 Nec Electronics Corp 半導体装置
JP2014072519A (ja) * 2012-09-28 2014-04-21 Taiwan Semiconductor Manufactuaring Co Ltd パッド構造
JP2014090096A (ja) * 2012-10-30 2014-05-15 Seiko Instruments Inc 半導体装置
JP2021061453A (ja) * 2014-10-13 2021-04-15 ゼネラル・エレクトリック・カンパニイ ワイヤボンドを有するパワーオーバーレイ構造体およびその製造方法
US11594502B2 (en) 2017-07-13 2023-02-28 Fuji Electric Co., Ltd. Semiconductor device having conductive film

Also Published As

Publication number Publication date
JP3432284B2 (ja) 2003-08-04
US5502337A (en) 1996-03-26

Similar Documents

Publication Publication Date Title
JP3432284B2 (ja) 半導体装置
US6313540B1 (en) Electrode structure of semiconductor element
US6518092B2 (en) Semiconductor device and method for manufacturing
US6756675B1 (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
KR100979080B1 (ko) 와이어 본드 패드를 가진 반도체 소자 및 그 제조 방법
JP2916326B2 (ja) 半導体装置のパッド構造
US5027188A (en) Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate
US6803302B2 (en) Method for forming a semiconductor device having a mechanically robust pad interface
US7646086B2 (en) Semiconductor package
US6399897B1 (en) Multi-layer wiring substrate
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
US9786601B2 (en) Semiconductor device having wires
US5291374A (en) Semiconductor device having an opening and method of manufacturing the same
JP3459234B2 (ja) 半導体装置およびその製造方法
US20030218259A1 (en) Bond pad support structure for a semiconductor device
US7777340B2 (en) Semiconductor device
US6710448B2 (en) Bonding pad structure
KR19990052264A (ko) 다층 패드를 구비한 반도체 소자 및 그 제조방법
US7112881B2 (en) Semiconductor device
JP2003282574A (ja) 半導体装置
JP5966330B2 (ja) 半導体チップおよび半導体パッケージ
JP4209033B2 (ja) 半導体装置の製造方法
TWI773443B (zh) 半導體結構及其製作方法
KR20000009043A (ko) 다층 패드를 구비한 반도체 소자 및 그 제조방법
JPH10154708A (ja) 半導体デバイスのパッド構造

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030506

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 11

EXPY Cancellation because of completion of term