JP2000183104A - 集積回路上でボンディングするためのシステム及び方法 - Google Patents

集積回路上でボンディングするためのシステム及び方法

Info

Publication number
JP2000183104A
JP2000183104A JP11349152A JP34915299A JP2000183104A JP 2000183104 A JP2000183104 A JP 2000183104A JP 11349152 A JP11349152 A JP 11349152A JP 34915299 A JP34915299 A JP 34915299A JP 2000183104 A JP2000183104 A JP 2000183104A
Authority
JP
Japan
Prior art keywords
integrated circuit
layer
metal
contact pad
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11349152A
Other languages
English (en)
Inventor
R Suunigaa Edgar
アール スーニガー エドガー
A Shiani Samuel
エイ シアニ サミュエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22344386&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2000183104(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2000183104A publication Critical patent/JP2000183104A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

(57)【要約】 【課題】プロービング、及びワイヤボンディングとはん
だ付けのプロセスの制約を除き、非常にもろい回路誘電
体であっても損傷を負わせる危険性を少なくすること。 【解決手段】コンタクトパッド２０８と；前記コンタク
トパッドの下に配置され、バイア２０５を介して前記コ
ンタクトパッドに電気的に接続される、前記集積回路の
少なくとも一部と；ボンド可能な金属層２０７、ストレ
スを吸収する金属の層２０６、及び機械的に強化され、
電気的に絶縁する層２０４の組合せとを有し、前記層の
組合せは、前記コンタクトパッドと集積回路の前記一部
を分け、前記集積回路をボンディング衝撃から保護する
ために十分な厚さを有していることを特徴とする集積回
路。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に半導体デバ
イス及びその製造方法の分野に関し、特にワイヤボンデ
ィングが能動回路領域の部分上で直接行なわれる得るよ
うにする集積回路に関する。
【０００２】
【従来の技術】半導体技術において、長い歴史にわたる
２つの独立した傾向が本発明に対する緊急性に貢献して
いる。第１の傾向は、半導体の“実体部分”を保護する
ことによって製造コストを削減する特徴に関する。ボン
ディングワイヤやハンダのボールを収めるために、シリ
コン集積回路上のボンディングパッドは、十分な大きさ
でなければならない；それらは、一般に８０ｘ８０μｍ
2から１５０ｘ１５０μｍ2の範囲にある。従って、それ
らは、ボンディングパッドの数及び集積回路の大きさに
依存して、回路面積のほぼ１から２０％の間の面積を消
費する。製造及び組立てのために、ボンディングパッド
は、集積回路の周辺に沿って並べて配列される、即ちチ
ップの全ての４つの側辺に沿って並べられる。現在ま
で、製造される全ての半導体デバイスは、ポンディング
プロセスにおいて必要とされる避けることができない力
によって、回路構造を損傷するという高い危険性のため
に、ボンディングパッドによって覆われる領域を、実際
の回路パターンをレイアウトするために使用することが
できなかった。もし、回路パターンをボンディングパッ
ドメタルの下にもレイアウトすることができるならば、
明らかにシリコンの実体部分のかなりの節約が得られ
る。これを達成する１つの方法は、ボンディングパッド
の形成にのみ供されるメタライゼーションの他のレベル
を形成することである。このレベルは能動回路領域をカ
バーする保護のオーバコート上に形成される。しかし、
現存する技術においては、ポリイミドの特別なストレス
バッファー層は、K. G. Heinen et al. ("Wire Bond ov
er Active Circuits", Proc. IEEE44th Elect. Comp. T
ech. Conf., 1994, pp. 922-928)によって示されてい
る、保護のオーバーコートと余分なメタル層の間に設け
られなければらない。このポリイミド層を設けるコスト
によって、これまで、能動回路上のボンドのコンセプト
(the bond-over-active-circuit concept)の実現は困難
であった。
【０００３】現存する技術における他のアプローチは、
07/14/98(Saran "System and Method for Bonding Over
Active Integrated Circuit")に出願された米国特許出
願60/092,961において提案されている。ワイヤボンディ
ングプロセスにおいて必要とされる機械的な力に耐える
のに十分強いボンディングパッドを作るために、ボンデ
ィングパッドの下の弱い誘電体層を補強する手段とし
て、実際のＩＣ特定の部分を利用する、ボンディングパ
ッドの下の補強装置が開示されている。この方法は、Ｉ
Ｃの特別な設計及び再設計を必要とし、しばしば、多く
のボンディングパッド、しかし比較的小さな回路領域を
有する標準のリニア及びロジックＩＣｓにはあまり適し
ていない。
【０００４】第２の傾向は、半導体チップの組立てにお
けるあるプロセスに関している。シリコンＩＣｓにおけ
るボンディングパッドは、細い先端のタングステンの針
を用いるウェハプロビング中に、更に回路上のアルミニ
ウムメタライゼーションへの従来の超音波熱圧着式ワイ
ヤボンディング中に、或いは極最近の組立て開発のチッ
プ−基板・装置におけるハンダボール取付け中に、損傷
を受けることが知られている。ワイヤボンディングにお
いて、特に、疑わしいのは、機械的なローディング及び
ボンディングキャピラリの先端をボンディングパッドに
与える超音波ストレスである。損傷は、ボンディングパ
ッド中明らかでないとき、欠陥は、プラスチックの封
止、加速された信頼性のテスト、温度サイクル、及びデ
バイス操作中に発生した熱−機械的ストレスに負けるこ
とによって、欠陥自体をその後明らかにするかも知れな
い。損傷は、殆どの場合、しばしばメタル或いはシリコ
ンの部分と共に、脆い、即ち機械的に弱い誘電体フィル
ムのチップ出力として、或いは、持ち上げられたボール
ボンドとして、又はメタル層の薄片分離として、下にあ
る誘電体物質において、致命的な割れ目へと進む微視亀
裂として現れる。
【０００５】半導体技術における近年の技術開発は、問
題を更に悪化する傾向にある。例えば、シリコン含有ハ
イドロジェンシルセスキオキサン(silicon-containing
hydrogen silsesquioxane: HSQ)のような新しい誘電体
物質が、ＲＣ時定数における容量Ｃを減少し、従って回
路スピードを早くするのに適した低い誘電率のために、
好適とされている。誘電体フィルムの低い密度と多孔性
が誘電率を減少するので、これらの特性を有するフィル
ムは、それらが機械的に弱くても導入される。エーロゲ
ル、有機ポリイミド、及びパリレンから作られたフィル
ムは同じカテゴリーに入る。これらの物質は、プラズマ
増強化学気相堆積誘電体のような標準の絶縁体より機械
的に弱い。これらの物質は、又ボンディングパッドメタ
ルのしたに用いられるので、それらは亀裂によるデバイ
スの故障の危険性を拡大する。
【０００６】更に、ボンディングパッド間の間隔は、価
値あるシリコンの実体部分を節約するために次第に減少
されている。ボンデリン力と超音波エネルギーは、ボン
ディング中増大されている。再度、歩留まり損失の危険
性及び信頼性の低下が大きくなっている。
【０００７】従来のボンディングパッド及びメタライゼ
ーションプロセスに対して、前述の問題に対する解決
は、05/01/97に出願された米国特許出願08/847,239(Sar
an etal., "System and Method for Reinforcing a Bon
d Pad"に記載されている。この開示の幾つかの概念及び
方法は、その後 M. Saran et al.による"Eliminationof
Bond-pad Damage through Structural Reinforcement
of Intermetal Dielectrics"(Internat. Reliab. Physi
cs Symp., March 1998)に記載されている。本質的に、
機械的な強さのために設計されたメタル構造は、機械的
に弱い誘電体層に対する補強として作用する。このメタ
ルが堆積され、その後誘電体物質、例えばＨＳＱで満た
されるべき“リザーバー(reservoirs)”を形成するため
にエッチングされる。ＨＳＱは、スピンオンプロセス(s
pin-on process)によって堆積されるので、リサーバー
の大きさは、誘電体で制御可能に満たされるのに十分な
大きさを維持しなければならない。この要件は、全ての
回路のフューチャーサイズの連続した収縮に対する産業
上のトレンドに反している。
【０００８】先ず絶縁体フィルムが形成されると、トレ
ンチのような開口がこのフィルムにエッチングされる；
その後銅又はアルミニウムのような金属がこれらの開口
を満たすために堆積され、一方、表面上のどこかに堆積
されたメタルは、研磨し及び磨いて除かれる（いわゆる
ダマシーン・メタライゼーション・プロセス：damascen
e metallization process）。ダマシーン金属パッド上
のワイヤボンディング及びはんだボールフリップチップ
ボンディングは、従来のメタライゼーションの場合と同
様な弱い誘電対層をクラックする危険に直面する。05/1
8/98に出願された米国特許出願60/085,876(Saran et a
l., "Fine Pitch System and Method forReinforcing B
ond Pads in Semiconductor Devices")は、ボンディン
グパッドの下の弱い誘電体を補強するダマシーン技術で
作られたメタル構造のための設計及び製造プロセスを教
示する。
【０００９】従って、能動的なＩＣ領域上に直接ワイヤ
及びはんだボールボンドの製造を行なう低コストで信頼
できる大量生産システム及び方法に対する緊急なニーズ
が生じている。本システムは、コンタクトパッドが１又
はそれ以上の構造的に及び機械的に弱い誘電体層上に設
けられるときでも、フレキシブルで、許容できるボンデ
ィングプロセスのためのストレスのない、単純な、そし
て追加的な費用のかからないコンタクトパッドを提供す
る必要がある。本システムは、改善されたプロセス歩留
まり及びデバイスの信頼性に対してばかりでなく、シリ
コンのかなりの節約を生み、設計、材料及びプロセスの
変更等の広い範囲に応用可能である。これらのイノベー
ションは、据付けられたプロセス及び装置を用いて達成
され、新しい製造機械への投資は必要がないのが好まし
い。
【００１０】
【本発明の概要】半導体集積回路（ＩＣｓ）のための本
発明によれば、ボンド可能なメタル層、ストレスを吸収
するメタル層、及び機械的に強くされ、電気的に絶縁す
る層、各層は十分な厚さを有していることを条件とし
て、これらの組合せがコンタクトパッドとＩＣの一部を
分離するとき、コンタクトパッドの少なくとも一部がＩ
Ｃ上に位置することができる。この層及び厚さの組合せ
は、ボンディングプロセスにおいて必要とされる機械的
な力に耐える十分に強いシステムを提供する。
【００１１】本発明は、高密度ＩＣｓに関し、特に、非
常に多くのメタライズされた入力／出力、又はコンタク
トパッドを有する高密度ＩＣｓに関する。これらの回路
は、標準のリニア及びロジック製品、プロセッサ、ディ
ジタル及びアナログ・デバイス、高周波及び高電力デバ
イス、及び大小の面積のチップカテゴリーのような多く
の半導体デバイスのファミリーに見出すことができる。
本発明は、十分な量のシリコンの実体部分を節約し、従
って、ＩＣチップの小型化を可能にする。結果的に、本
発明は、セルラー通信、ページャー、ハードディスク・
ドライブ、ラップトップ・コンピュータ及び医療機器の
ようなどんどん小型化するスペースの制約を緩和するよ
うにする。
【００１２】本発明は、ＩＣを製造するために適用され
る処理ステップの物質及びシーケンスを利用する。高い
ストレス吸収特性を提供するメタル及び誘電体が十分な
厚さのそうとして設けられる。ポリイミドのようなスト
レス吸収物質の余分な層は必要としない。
【００１３】本発明の目的は、全体のＩＣ設計に費やさ
れるシリコン領域を減少することによって、ＩＣチップ
のコストを削減することである。この目的は、ボンドパ
ッド領域の下に実際の回路の部分を位置決めすることに
よって（多くの）コンタクトパッドの下にある領域を利
用することによって達成され、一方、同時に金属を開発
し、回路設計における機能のためのコンタクトパッド及
び回路部分を分離する層を絶縁する。
【００１４】本発明の他の目的は、半導体のプーロビン
グ・プロセス及び動作の信頼性、及び機械的、熱的、及
び衝撃のストレスを確かに吸収するのに十分な厚さのコ
ンタクトパッド及び回路部分を分離する金属及び絶縁層
を設けることによって、ワイヤボンドされ又ハンダ取付
けされた組立てを進歩させることである。
【００１５】本発明の他の目的は、プロービング、及び
ワイヤボンディングとハンダ取付けのプロセスに関する
制約を除くことであり、従って、非常に脆い回路誘電体
であっても亀裂損傷を負わせる危険性を最小にする。
【００１６】本発明の他の目的は、設計とレイアウト概
念、及びプロセス方法が半導体ＩＣ製品の多くのファミ
リーに与えられるように、フレキシブルであり、且つそ
れらは製品の数世代に与えられるように、汎用的である
設計とレイアウト概念、及びプロセス方法を提供するこ
とである。
【００１７】本発明の他の目的は、ＩＣデバイスの製造
において最も一般に用いられ、受け入れられる設計及び
プロセスだけを用いることであり、従って、新しい資本
投資の費用を避け、据付けられた製造装置を使用する。
【００１８】これらの目的は、大量生産に適した設計概
念及びプロセスフローに関する本発明の教示によって達
成される。製品の形状及び材料のいろいろな選択を満足
するように、いろいろな変更が採用される。
【００１９】本発明の１つの実施形態において、ＩＣの
少なくとも一部が、コンタクトパッドの下にある実質面
積を占有して、コンタクトパッドの下に配置される。こ
のコンセプトは金属の２以上のレベルを用いる回路設計
に適用される。この実施形態において、ボンド可能な金
属層は、約１４００ｎｍ厚さの、銅がドープされたアル
ミニウムであるのが好ましい；ストレスを吸収する金属
は、約３００ｎｍ厚さのチタン−タングステン合金が好
ましい；及び機械的に強化さた、電気的絶縁層は、約１
０００ｎｍ厚さのシリコン・ナイドライドであるのが好
ましい。ボンド可能な金属層に対して、アルミニウム
は、好ましいくは約１５００ｎｍ厚さの銅によって置き
かえることができる。コンタクトパッドの下の適当な回
路部分に対する例は、抵抗体、相互コネクタ、静電気放
電構造、インダクタ、及びキャパシタを含む。更に、ト
ランジスタ(好ましくは、ＣＭＯＳトランジスタ)がコン
タクトパッドの下に配置されてもよい。
【００２０】本発明の他の実施形態において、電気的絶
縁層は、湿気を通さないシリコンナイトライドからでき
ているので、電気的絶縁層は、更に、ＩＣの保護皮膜と
して働く。更に、ボンド可能な金属層及びストレスを吸
収する金属層は、コンタクトパッドのメタライゼーショ
ンとして働く。これらの層の組合せの厚さは、ワイヤボ
ールボンディングにおいて遭遇する熱、衝撃及び超音波
ストレスに対して最適化される。
【００２１】本発明の他の実施形態において、ボンド可
能な金属層は、更に、例えば、ニッケルのインタフェー
ス金属層、及び例えば金、パラジウム或いはプラチナの
ボンド可能な金属層を含むように変更される。これらの
層の組合せの厚さは、ハンダ取付けにおいて遭遇するリ
フローに対して最適化される。
【００２２】本発明の他の実施形態において、いろいろ
な位置に関連したストレスに関して、システム及びプロ
セスの不感受性を確かめるために、コンタクトパッドと
回路を接続するバイアの相対的位置、及びボンディング
ワイヤボールが変えられる。
【００２３】本発明の目的ばかりでなく、本発明によっ
て示される技術的進歩は、添付図面及び請求項に記載さ
れた新規な特徴と共に、本発明の好適な実施形態につい
ての以下の説明から明らかになるであろう。
【００２４】
【発明の実施の形態】本発明は、一般にコンタクトパッ
ドと呼ばれる、集積回路の入力／出力(Ｉ／Ｏ)端子に関
する。ワイヤボンディングがＩＣチップの組み立てに用
いられるとき、これらのパッドは、また“ボンディング
パッド”または“ボンドパッド”と呼ばれる。ここで定
義されたように、用語“コンタクトパッド”は、回路の
メタライズされたＩ／Ｏｓに関連する。ワイヤボンディ
ングにおける金属ボール、又リフロー組立てにおけるは
んだボールに適したコンタクトパッドは、半導体(通常
はシリコンの“実体部分”(８０×８０平方μｍから１
５０×１５０平方μｍまで)の実質的な領域を必要とす
る。最近の回路において、信号、電力および接地接続
は、多くのコンタクトパッドを必要とし、数で８から１
０００以上の範囲にあり、高価なシリコンの著しい犠牲
を生じる。
【００２５】ワイヤボンディングおよびハンダリフロー
のプロセスは、コンタクトパッドとそれらの下にある材
料にかなりの機械的ストレスを及ぼすので、特に絶縁体
層は微小亀裂を起こす恐れがある。本発明は、回路のコ
ンタクトパッドの領域と強さの問題を解決する。
【００２６】本願発明の特徴は、既知の技術の欠点を浮
き彫りにすることによって最も容易に理解することがで
きる。図１は、二重レベルの金属シリコンＩＣ用の、既
知の技術に実現される標準的なコンタクトパッド装置の
例を図式的に示す。シリコン基板１００及び第１の二酸
化シリコン層(図示せず)上に、第１の金属層１０１が堆
積され、ＩＣ設計によって要求されるようにパターン化
される。殆どのＩＣｓにおいて、この金属層は薄く(一
般には約４５０ｎｍ)、通常２％までの銅でドープされ
たアルミニウムから作られる。中間レベルの酸化物１０
２(一般的には、二酸化シリコン又はＨＳＱまたは低誘
電率の他の材料を含む絶縁層の組合せからなる８００ｎ
ｍの厚さ)に、一般的に０.５から１.０μｍまでの範囲
にある厚さを有する、一般的に２％までの銅でドープさ
れたアルミニウムから作られる(最近は、銅からも作ら
れる)第２の金属層１０３が続く。次に、層１０３は、
(約１μｍ厚さの)シリコンナイトライドから作られた保
護皮膜層１０４によって覆われる。この保護皮膜層１０
４に、窓１０５が開けられ、それがコンタクトパッドと
して働くようにその下にある金属を露出する。窓１０５
は、一般的には１００μｍの幅を有しており、１００×
１００μｍ2のコンタクトパッド領域(あるデバイスで
は、その領域は１５０×１５０μｍ2の大きさである)を
生じる。図１の例では、コンタクトパッドは、ボンディ
ングワイヤボール１０６を取付けるために用いられ、ワ
イヤとボールは、非常にしばしば金から作られており、
銅から作られることはまれである。
【００２７】長年の経験から、ワイヤボンディングのプ
ロセスは、金属や絶縁体の下にある層へかなりのストレ
スを及ぼすことが分かっている。このプロセスステップ
の問題に対して主に寄与するものは、(金のボールを平
にし、くぎの頭状のコンタクトを形成するために)ボン
ディングキャピラリの衝撃、(露出した金属層１０３の
表面上にアルミニウム酸化物の膜を打ち破るために)キ
ャピラリと金のボールの超音波振動の周波数及びエネル
ギー、及び(金／アルミニウム溶接の金属間化合物の形
成を開始するために)プロセスの時間と温度である。ワ
イヤボンディング動作のストレスにより、又組立て後の
マルチプローブの試験及びデバイス動作において及ぼさ
れるストレスにより、回路構造がボンディングパッドの
下の領域に配置されるのを避け、又脆く、機械的に弱い
誘電体材料の使用を避けるように推薦する、ＩＣレイア
ウトのための設計ルールが長年確立されている。そうし
ないと、ボンディングパッドの下にある層をひび割れ
し、窪みかできるという危険性が高いことが分かってい
る。結果的に、シリコンの、かなりの実体部分領域がボ
ンディングパッドを収容するために必要とされる。
【００２８】本発明によるこれらの問題に対する解決
は、二重レベルの金属シリコンＩＣに対する実施形態を
表す図２に示される。シリコン基板２００と第１の二酸
化シリコンの層(図示せず)上に、第１レベルの金属層２
０１が堆積される。それは薄く（一般的には約４５０ｎ
ｍ）で、２％までの銅を有するアルミニウムから作ら
れ、現代のＩＣの微小なフューチャサイズによって設計
され、パターン化される。金属層２０１は、しばしば、
溶解しにくい金属或いは合金から作られる。
【００２９】中間レベルの酸化物層２０２(一般的には
８００ｎｍで、二酸化シリコン、或いはＨＳＱ又は低い
誘電率の他の材料を有する絶縁像の組合せから作られ
る)が第１レベルの金属層２０１に続く。第２レベルの
金属層２０３は、金属層２０１と同様であり、通常は幾
らか厚い(約６００ｎｍ)。
【００３０】保護皮膜層２０４は、通常湿気を通さない
シリコン・ナイトライドから作られる。他に、シリコン
・オキシナイトライド、シリコン・カーボン合金、およ
びそれらのサンドイッチされたフィルムが選択される。
本発明の重要な特徴として、この層の厚さは、それがコ
ンタクトパッドの下層階層のストレス吸収特性に寄与す
ることができるものでなければらない。好ましくは、層
２０４は１.０と１.５μｍの間の厚さを有するが、ある
材料の選択に対しては、４００ｎｍで十分である。
【００３１】図２に示されるように、本発明の他の重要
な特徴は、保護皮膜層２０４を通る比較的小さなバイア
２０５(約２０−３０μｍの直径)を開けることである。
それは、コンタクトパッドの金属層２０８の下層２０６
のために用いられた溶解しにくい金属で満たされる。用
いられる金属は、タングステン、チタン、チタン・ナイ
トライド、或いはチタン−タングステン合金が好まし
く、他に、タンタル、タンタル・ナイドライド、タンタ
ル・シリコン・ナイトライド、タングステン・ナイトラ
イド、或いはタングステン・シリコン・ナトライドが選
択される。
【００３２】層２０６に関して、本発明の重要な特徴
は、溶解しにくい金属から作られるこの下層は、ストレ
ス吸収バッファとして確実に働くように十分な大きさの
厚みを有することである。約２００から５００ｎｍの
間、好ましくは約３００ｎｍの厚みが満足できる。最適
なストレス吸収の厚さは、選択された金属ばかりでな
く、選択された堆積技術、堆積速度、および堆積中のシ
リコン基板の温度に依存する。何故ならば、これらのパ
ラメータは、堆積された層の微小結晶度を決定するから
である。例えば、タングステンのスパッタ堆積を用いる
と、少なくとも３００ｎｍの厚さに達したとき、約７０
℃に上昇する雰囲気温度で、シリコン基板上に約４−５
ｎｍ／ｓの速度で、層形成が行なわれるのが好適であ
る。したがって、形成されたタングステンの微小結晶
は、平均サイズと分布を有しているので、それらは、組
立てにおけるワイヤボンディング・プロセス中にストレ
スを吸収する“スプリング(spring)”として確実に働
く。
【００３３】ボンド可能な金属層２０７は、約５００−
２８００ｎｍの範囲にある厚さ、好適には約１４００−
１５００ｎｍの厚さを有していて、通常２％までの銅を
有するアルミニウムから作られている。更に、銅がボン
ド可能な金属として用いられている。図２の実施形態に
おいて、コンタクトパッドはボンディングワイヤボール
２０９を取付けるために用いられ、非常にしばしば、ワ
イヤとボールは金から作られ、銅から作られることはま
れである。コンタクトパッドのメタライゼーション２０
８がハンダボールの取付けに適しているとき、それは、
通常ニッケル又はクロムに続く金、パラジウム或いはプ
ラチナの組合せの表面を有している。
【００３４】ボンド可能な層２０７(またはハンダ付け
可能な層のそれぞれ)、ストレス吸収層２０６、および
機械的に強化された、電気的絶縁層２０４の組合せによ
って下にあるＩＣから分離されたボンディングワイヤボ
ール(或いはハンダボール)によって、ＩＣに影響を与え
る、即ち、もろい、即ち機械的に弱い層、特に誘電体の
層を損傷し、或いはひび割れする危険性がなく、ボンデ
ィングプロセス(又はハンダ付けプロセス)が安全に行な
われる。したがって、バイアホール２０５を小さく保
ち、コンタクトパッドの下にある層２０３，２０２、お
よび２０１にＩＣの素子を配置するため、コンタクトパ
ッド領域の大部分を利用することができることが有利で
ある。図２において、この設計に対する領域の増加は、
ほぼ２１０に示される。
【００３５】図３は、本発明の他の実施形態を示す。図
２に示されたＩＣと同様な二重レベルの金属ＩＣが図示
されている(両図において、同一の参照番号は対応する
特徴を示している)。この実施形態において、保護皮膜
２０４の上面上の金属層の組合せ３０８は、ＩＣ表面の
相当の部分上に広げられている。この設計の特徴は、バ
イアホール２０５から離れた、ＩＣ面上の位置にボンデ
ィングワイヤボール２０９を置く自由度を与える。結果
的に、ボンディングボール(又はハンダボール)のサイズ
は、最早ボンドパッドサイズとともに縮める必要がない
し、接合できる金属上の配置はより緩められる。何故な
らば、最早厳しく制御された正確な位置に限定されるこ
とがないからである。
【００３６】更に、コンタクトパッドの下に多くのＩＣ
素子を配置することが可能になる。これらの素子は、相
互接続、抵抗体、インダクタ、或いはキャパシタとして
構成された少なくとも１つの電気的導電性構造を有して
いる。更に、回路部分は、トランジスタ、又はダイオー
ドのような少なくとも１つの能動素子を含むことができ
る。更に、これらのＩＣ部分は機械的に弱い、即ちもろ
い誘電体層を含むことができる。どの程度まで、利用可
能なコンタクトパッド領域がＩＣ素子を下に配置するた
めに利用できるかは、特定のＩＣ設計によって変えるこ
とができ、回路部分は、コンタクトパッドの下にある実
質的な領域を占有することができる。
【００３７】コンタクトパッドの下に能動および受動Ｉ
Ｃ素子を配置するために本発明によって得られる利点
は、シリコンの実体部分の著しい節約を生む。図４ない
し図６のシーケンスは、図５と図６の本発明の２つの実
施形態を図４における既知の技術と比較することによっ
て、この事実を示している。図４ないし図６は、概略で
はあるが、同様の相対的なスケール(しかし、絶対的な
スケールではない)に描かれており、相対的な面積の節
約を強調するために、チップのエッジに関して整列され
ている。
【００３８】図４は、一般に４００で表されている２つ
のレベルの金属ＩＣの小さな部分断面図であり、シリコ
ン基板４０１上に作られ、ソーイングライン(sawing li
ne)４０２によって示されている。シリコン上で、２つ
の酸化物層４０３ａと４０３ｂが示され、それらは、Ｃ
ＭＯＳトランジスタのソース４０４とドレイン４０５の
ための拡散に近づくように開けられている。これらの開
口において、ソースとドレインへのコンタクトは、金属
レベルＩによって確立され、溶融しにくい金属４０６
(例えば、チタン／タングステン)とボンド可能な金属４
０７(例えば、アルミニウム)の組合せによって表されて
いる。同じ金属レベルが、ポリシリコン４０８によって
示されているゲートにコンタクトするために用いられ
る。
【００３９】保護皮膜４１０(例えば、シリコン・ナイ
トライド)が中間レベル４０９と金属レベルII上にあ
る。この保護皮膜に、大きな窓(通常８０−１５０μｍ
のサイド長の平方)が下にあるコンタクトパッドのメタ
ライゼーションにワイヤボンドボール又ははんだボール
を取付けるために開口されている。このメタライゼーシ
ョンは、溶融しにくい金属４１２(好ましくは、約２０
０−５００ｎｍの厚さ)からなる金属レベルIIによって
与えられる。図４の例において、全体のコンタクトパッ
ドのメタライゼーションは、低抵抗であり、ディスプレ
イされたＣＭＯＳトランジスタのソースに導く金属と非
整流コンタクトしている；反対に、同じＩＣの他のコン
タクトパッドは、それらの領域の下に誘電体を有するこ
とができる。
【００４０】例示によるシリコンの実体部分領域を節約
する本発明の特徴を示すために、図４の既知の技術にお
けるコンタクトパッドを収容する必要性が、図４のＩＣ
部分に類似の２レベル金属ＩＣｓ(一般に、５００と６
００でそれぞれ示されている)の部分に対して、図５と
図６に表された本発明の２つの実施形態と比較されてい
る。シリコンの実体部分の節約は、本発明の教示の実現
前のソーイングラインに標準化された、それぞれの点線
５０２ｂと６０２ｂに実際のソーイングライン(図５で
は５０２Ａ、図６では６０２Ａ)のそれぞれの距離５０
１と６０１によって示されている。
【００４１】本発明の実施形態のための例示として、図
５と図６は、シリコン基板７０１上に堆積された２つの
絶縁層５０３ａと５０３ｂ(例えば、図２に示された二
酸化シリコン及び他の誘電体)を示す；酸化物の層の好
ましい全厚さは約６００−８００ｎｍである。この酸化
物の層は、ＣＭＯＳトランジスタのソース５０４とドレ
イン５０５のための拡散にアクセスするために開口が開
けられている。この開口において、ソースとドレインへ
のコンタクトは、溶解しにくい金属５０６(例えば、チ
タン／タングステン、又はチタン・ナイトライド、好ま
しくは、約２００−４００ｎｍの厚さ)とボンド可能な
金属５０７(例えば、銅がドープされたアルミニウム、
又は銅、好ましくは約４００−８００ｎｍの厚さ)の組
合せによって表されている金属レベルＩによって行なわ
れる。同じ金属レベルがポリシリコン５０８によって表
されている、ドランジス他ゲートをコンタクトするため
に用いられる。
【００４２】中間レベルの誘電体の層５０９(好ましく
は、約６００−１０００の厚さ)は金属レベルＩと金属
レベルIIを分けている。この誘電体の層は、図２と関連
して記載された機械的に弱いが、低誘電率の材料を有す
ることができる；又誘電体の層の組合せも用いられる。
保護皮膜５１０（例えば、機械的に強いシリコン・ナイ
トライド、又は炭化シリコン、好ましくは約８００−１
２００ｎｍの厚さから作られる）が中間レベルの酸化物
および金属レベルII上にある。金属レベルＩと同様に、
金属レベルIIは、溶解しにくい金属（例えば、チタン／
タングステン、又はチタンナイトライド、好ましくは、
約２００−４００ｎｍの厚さ）の層とボンド可能な金属
(例えば、銅がドープされたアルミニウム、或いは銅、
好ましくは約４００−８００ｎｍの厚さ)の層から成っ
ている。図５において、金属レベルII（５１２と５１３
で示される）はバイアによってコンタクトされるように
示され；また、図６IIおいて、金属レベルII（６１２と
６１３で示される）はＣＭＯＳトランジスタのソースに
コンタクトするように示されている。
【００４３】本発明にとって、ＩＣは、保護皮膜５１０
がその機械的に強化された特性を保つことができ、結果
的に、金属レベル、及びＩＣをコンタクトするために、
比較的小さなバイア５１１のみがそこに開けられるよう
に設計されることが重要である。このコンタクトは、図
５と図６において、能動素子（ＣＭＯＳトランジスタ）
と受動的な抵抗及び相互接続を含む、ＩＣ領域のかなり
の部分上に広がるようにレイアウトされる実際のコンタ
クトパッドのメタライゼーション層５１４と５１５によ
って行なわれる。
【００４４】更に、本発明にとって、層５１４は、スト
レスを給する厚さ及び微小結晶度を有していることが重
要である。プロセスの詳細は、図２に関連して説明され
ている。優れた例は、好ましくは２５０−３５０ｎｍの
厚さのスパッタ堆積されたチタン／タングステンの層で
ある。他の好適な方法は、化学気相体積（ＣＶＤ）であ
る。接続している金、又は銅のボールボンドによってコ
ンタクトされた頂部の金属層５１５は、ボンディングワ
イヤ材料と共に金属間化合物を形成するボンド可能な銅
がドープされたアルミニウム（好ましくは約１４００−
１５００ｎｍの厚さ）から成っている。接続がはんだボ
ールによって行なわれるとき、はんだ可能な金属、例え
ば、ニッケル、金、パラジウム又はプラチナの薄い層が
アルミニウムの頂部に堆積される。結合された層５１４
と５１５は、下にある回路素子をボンディングの衝撃か
ら保護するために十分な厚さを有している。
【００４５】本発明は、実施の形態を参照して説明され
たけれども、この説明は限定的な意味に解釈されるべき
でない。本発明の他の実施の形態と同様、実施の形態の
変更及び組み合わせは、以上の説明を参照すれば当業者
に明らかである。従って、請求項は、このような変更や
実施の形態を含むことが意図されている。
【００４６】以上の記載に関連して、以下の項目を開示
する。 （１）集積回路であって、コンタクトパッドと、前記コ
ンタクトパッドの下に配置され、バイアを介して前記コ
ンタクトパッドに電気的に接続される、前記集積回路の
少なくとも一部と、ボンド可能な金属層、ストレスを吸
収する金属の層、及び機械的に強化され、電気的に絶縁
する層の組合せとを有し、前記層の組合せは、前記コン
タクトパッドと集積回路の前記一部を分け、前記集積回
路をボンディング衝撃から保護するために十分な厚さを
有していることを特徴とする集積回路。 （２）前記集積回路は、コンタクトパッドの下に実質的
な領域を占有していることを特徴とする前記（１）に記
載の集積回路。 （３）銭集積回路の一部は、相互コネクタ、抵抗体、イ
ンダクタ、又はキャパシタとして構成される少なくとも
１つの電気的に導電性の構造を有することを特徴とする
前記（１）に記載の集積回路。 （４）前記回路の一部は、少なくとも１つの能動素子を
有することを特徴とする前記（１）に記載の集積回路。 （５）前記回路の一部は、機械的に弱い誘電体の層を有
することを特徴とする前記（１）に記載の集積回路。 （６）前記ボンド可能な金属の層および前記ストレスを
吸収する金属の層は、更に前記コンタクトパッドのメタ
ライゼーションとして働くことを特徴とする前記（１）
に記載の集積回路。 （７）前記ボンド可能な金属は、更にはんだ可能である
ことを特徴とする前記（１）に記載の集積回路。 （８）前記ボンド可能な金属は、アルミニウム、アルミ
ニウム合金、銅、金、プラチナ、及びパラジウムから成
るグループから選択されることを特徴とする前記（１）
に記載の集積回路。 （９）前記ボンド可能な金属の層は、約５００−２８０
０ｎｍの厚さであることを特徴とする前記（１）に記載
の集積回路。 （10）前記ボンド可能な金属の層は、約１４００−１５
００ｎｍの厚さであることを特徴とする前記（１）に記
載の集積回路。 （11）前記ストレスを吸収する金属は、タングステン、
チタン、チタンナイトライド、モリブデン、クロム、又
はこれらの合金から成るグループから選択されることを
特徴とする前記（１）に記載の集積回路。 （12）前記ストレスを吸収する金属の層は、約２００−
５００ｎｍの厚さであることを特徴とする前記（１）に
記載の集積回路。 （13）前記ストレスを吸収する金属の層は、約３００ｎ
ｍの厚さであることを特徴とする前記（１）に記載の集
積回路。 （14）前記電気的に絶縁する層は、更に前記集積回路の
保護皮膜として働くことを特徴とする前記（１）に記載
の集積回路。 （15）前記電気的に絶縁する層は、シリコンナイトライ
ド、シリコンオキシナイトライド、シリコン炭素合金、
及びそれらのサンドイッチ膜から成るグループから選択
されることを特徴とする前記（１）に記載の集積回路。 （16）前記電気的に絶縁する層は、約４００−１５００
ｎｍの厚さであることを特徴とする前記（１）に記載の
集積回路。 （17）前記電気的に絶縁する層は、約１０００ｎｍの厚
さであることを特徴とする前記（１）に記載の集積回
路。 （18)集積回路上の一部上に位置されたコンタクトパッ
ドを有する集積回路を製造するための方法であって、前
記集積回路を覆う機械的に強化され、電気的に絶縁する
層を堆積するステップと、前記絶縁する層を介してバイ
アを開けるステップと、前記バイアを満たし、前記絶縁
する層上にストレスを吸収する金属の層を堆積するステ
ップと、前記ストレスを吸収する金属の層上にボンド可
能な金属の層を堆積するステップと、残りの層の少なく
とも一部が前記集積回路上に位置されたコンタクトパッ
ドを形成するように、前記ボンド可能な金属の層と前記
ストレスを吸収する金属の層をパッターン化するステッ
プ、を有することを特徴とする方法。 （19）前記層の堆積は、スパッタリング又は化学気相堆
積技術を含む前記（18）に記載の方法。 （20）更に、ボンディングワイヤ又ははんだボールを前
記コンタクトパッドに取付けるステップを有する前記
（18）に記載の方法。
【図面の簡単な説明】
【図１】公知技術における(取付けられたボンディング
ワイヤボールを有する)コンタクトパッドの位置決めの
概略及び単純化された断面図。
【図２】本発明の一実施形態による(取付けられたボン
ディングワイヤボールを有する)コンタクトパッドの位
置決めの概略及び単純化された断面図。
【図３】本発明の他の実施形態による(取付けられたボ
ンディングワイヤボールを有する)コンタクトパッドの
位置決めの概略及び単純化された断面図。
【図４】公知技術におけるボンディングパッドの位置決
めのより詳細な断面図。
【図５】本発明の実施形態による、集積回路の一部上の
コンタクトパッドの位置決めのより詳細な断面図。
【図６】本発明の他の実施形態による、集積回路の一部
上のコンタクトパッドの位置決めのより詳細な断面図。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】集積回路であって、 コンタクトパッドと、 前記コンタクトパッドの下に配置され、バイアを介して
    前記コンタクトパッドに電気的に接続される、前記集積
    回路の少なくとも一部と、 ボンド可能な金属層、ストレスを吸収する金属の層、及
    び機械的に強化され、電気的に絶縁する層の組合せとを
    有し、 前記層の組合せは、前記コンタクトパッドと集積回路の
    前記一部を分け、前記集積回路をボンディング衝撃から
    保護するために十分な厚さを有していることを特徴とす
    る集積回路。
  2. 【請求項２】集積回路上の一部上に位置されたコンタク
    トパッドを有する集積回路を製造するための方法であっ
    て、 前記集積回路を覆う機械的に強化され、電気的に絶縁す
    る層を堆積するステップと、 前記絶縁する層を介してバイアを開けるステップと、 前記バイアを満たし、前記絶縁する層上にストレスを吸
    収する金属の層を堆積するステップと、前記ストレスを
    吸収する金属の層上にボンド可能な金属の層を堆積する
    ステップと、 残りの層の少なくとも一部が前記集積回路上に位置され
    たコンタクトパッドを形成するように、前記ボンド可能
    な金属の層と前記ストレスを吸収する金属の層をパッタ
    ーン化するステップ、を有することを特徴とする方法。
JP11349152A 1998-12-15 1999-12-08 集積回路上でボンディングするためのシステム及び方法 Pending JP2000183104A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11252998P 1998-12-15 1998-12-15
US60/112529 1998-12-15

Publications (1)

Publication Number Publication Date
JP2000183104A true JP2000183104A (ja) 2000-06-30

Family

ID=22344386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11349152A Pending JP2000183104A (ja) 1998-12-15 1999-12-08 集積回路上でボンディングするためのシステム及び方法

Country Status (4)

Country Link
US (1) US6384486B2 (ja)
EP (1) EP1017098A3 (ja)
JP (1) JP2000183104A (ja)
KR (1) KR20000048115A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134643A1 (ja) * 2005-06-14 2006-12-21 Renesas Technology Corp. 半導体装置及びその製造方法
US7202565B2 (en) 2003-09-08 2007-04-10 Renesas Technology Corp. Semiconductor device which employs an interlayer insulating film of a low mechanical strength and a highly reliable metal pad, and a method of manufacturing the same
US7956473B2 (en) 2007-07-23 2011-06-07 Renesas Electronics Corporation Semiconductor device
JP2015029127A (ja) * 2008-12-03 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2015039027A (ja) * 2008-10-10 2015-02-26 住友ベークライト株式会社 半導体装置
JP2015216257A (ja) * 2014-05-12 2015-12-03 株式会社豊田中央研究所 半導体装置の製造方法及び半導体装置
US9466559B2 (en) 2008-12-03 2016-10-11 Renesas Electronics Corporation Semiconductor integrated circuit device
CN108511350A (zh) * 2018-05-14 2018-09-07 深圳市欧科力科技有限公司 一种功率器件的封装方法及功率器件

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6437425B1 (en) * 2000-01-18 2002-08-20 Agere Systems Guardian Corp Semiconductor devices which utilize low K dielectrics
JP2001284360A (ja) * 2000-03-31 2001-10-12 Hitachi Ltd 半導体装置
KR100343284B1 (ko) * 2000-06-23 2002-07-15 윤종용 반도체소자의 본딩패드 구조체 및 그 제조방법
DE60132855T2 (de) * 2000-07-27 2009-02-26 Texas Instruments Inc., Dallas Kontaktierungsstruktur einer integrierten Leistungsschaltung
GB0018643D0 (en) * 2000-07-31 2000-09-13 Koninkl Philips Electronics Nv Semiconductor devices
EP1306898A1 (en) * 2001-10-29 2003-05-02 Dialog Semiconductor GmbH Sub-milliohm on-chip interconnection
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
JP3727272B2 (ja) * 2002-01-15 2005-12-14 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US6617655B1 (en) * 2002-04-05 2003-09-09 Fairchild Semiconductor Corporation MOSFET device with multiple gate contacts offset from gate contact area and over source area
US20030234436A1 (en) * 2002-06-19 2003-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with a spiral inductor and magnetic material
DE10229493B4 (de) * 2002-07-01 2007-03-29 Infineon Technologies Ag Integrierte Halbleiterstruktur
JP2004281966A (ja) * 2003-03-19 2004-10-07 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法
US7495343B1 (en) 2003-07-31 2009-02-24 Nvidia Corporation Pad over active circuit system and method with frame support structure
US7453158B2 (en) * 2003-07-31 2008-11-18 Nvidia Corporation Pad over active circuit system and method with meshed support structure
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
DE10345470A1 (de) * 2003-09-30 2004-12-30 Infineon Technologies Ag Kontakt- und Schaltungsstruktur für Halbleiterwafer in der Chipfertigung
US6960836B2 (en) * 2003-09-30 2005-11-01 Agere Systems, Inc. Reinforced bond pad
US7372153B2 (en) * 2003-10-07 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit package bond pad having plurality of conductive members
US7038280B2 (en) * 2003-10-28 2006-05-02 Analog Devices, Inc. Integrated circuit bond pad structures and methods of making
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
TWI283443B (en) 2004-07-16 2007-07-01 Megica Corp Post-passivation process and process of forming a polymer layer on the chip
US7595225B1 (en) * 2004-10-05 2009-09-29 Chun Ho Fan Leadless plastic chip carrier with contact standoff
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
US7241636B2 (en) * 2005-01-11 2007-07-10 Freescale Semiconductor, Inc. Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
US7247552B2 (en) * 2005-01-11 2007-07-24 Freescale Semiconductor, Inc. Integrated circuit having structural support for a flip-chip interconnect pad and method therefor
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
JP2007059867A (ja) * 2005-07-26 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置
US7205673B1 (en) * 2005-11-18 2007-04-17 Lsi Logic Corporation Reduce or eliminate IMC cracking in post wire bonded dies by doping aluminum used in bond pads during Cu/Low-k BEOL processing
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
EP1979942B1 (en) * 2006-01-24 2011-03-16 Nxp B.V. Stress buffering package for a semiconductor component
US8344524B2 (en) * 2006-03-07 2013-01-01 Megica Corporation Wire bonding method for preventing polymer cracking
US20070267748A1 (en) * 2006-05-16 2007-11-22 Tran Tu-Anh N Integrated circuit having pads and input/output (i/o) cells
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
US7605435B2 (en) * 2006-07-10 2009-10-20 Great Wall Semiconductor Corporation Bi-directional MOSFET power switch with single metal layer
US7960825B2 (en) * 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7612457B2 (en) * 2007-06-21 2009-11-03 Infineon Technologies Ag Semiconductor device including a stress buffer
US8030775B2 (en) 2007-08-27 2011-10-04 Megica Corporation Wirebond over post passivation thick metal
DE102007046556A1 (de) * 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterbauelement mit Kupfermetallisierungen
DE102008041873A1 (de) * 2008-09-08 2010-03-11 Biotronik Crm Patent Ag LTCC-Substratstruktur und Verfahren zur Herstellung derselben
US20100148218A1 (en) * 2008-12-10 2010-06-17 Panasonic Corporation Semiconductor integrated circuit device and method for designing the same
US8436251B2 (en) * 2009-07-08 2013-05-07 Medtronic, Inc. Ribbon connecting electrical components
DE102009035437B4 (de) * 2009-07-31 2012-09-27 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102010062453A1 (de) * 2010-12-06 2012-06-06 Robert Bosch Gmbh Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen sowie Verfahren zur Kontaktierung eines Halbleiters
US9646899B2 (en) 2012-09-13 2017-05-09 Micron Technology, Inc. Interconnect assemblies with probed bond pads
JP5772926B2 (ja) * 2013-01-07 2015-09-02 株式会社デンソー 半導体装置
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
DE102017210585B3 (de) * 2017-06-23 2018-09-27 Robert Bosch Gmbh Bondpadschichtsystem, Gassensor und Verfahren zur Herstellung eines Gassensors
US10431494B2 (en) * 2018-01-29 2019-10-01 International Business Machines Corporation BEOL self-aligned interconnect structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975639A (ja) * 1982-10-25 1984-04-28 Nec Corp 半導体集積回路装置
US5719448A (en) * 1989-03-07 1998-02-17 Seiko Epson Corporation Bonding pad structures for semiconductor integrated circuits
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5565378A (en) * 1992-02-17 1996-10-15 Mitsubishi Denki Kabushiki Kaisha Process of passivating a semiconductor device bonding pad by immersion in O2 or O3 solution
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
US5705427A (en) * 1994-12-22 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
US5965903A (en) * 1995-10-30 1999-10-12 Lucent Technologies Inc. Device and method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein
JP3457123B2 (ja) * 1995-12-07 2003-10-14 株式会社リコー 半導体装置
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
US6031293A (en) * 1999-04-26 2000-02-29 United Microelectronics Corporation Package-free bonding pad structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202565B2 (en) 2003-09-08 2007-04-10 Renesas Technology Corp. Semiconductor device which employs an interlayer insulating film of a low mechanical strength and a highly reliable metal pad, and a method of manufacturing the same
WO2006134643A1 (ja) * 2005-06-14 2006-12-21 Renesas Technology Corp. 半導体装置及びその製造方法
JPWO2006134643A1 (ja) * 2005-06-14 2009-01-08 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7956473B2 (en) 2007-07-23 2011-06-07 Renesas Electronics Corporation Semiconductor device
JP2015039027A (ja) * 2008-10-10 2015-02-26 住友ベークライト株式会社 半導体装置
JP2015029127A (ja) * 2008-12-03 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置
US9466559B2 (en) 2008-12-03 2016-10-11 Renesas Electronics Corporation Semiconductor integrated circuit device
US10818620B2 (en) 2008-12-03 2020-10-27 Renesas Electronics Corporation Semiconductor integrated circuit device
JP2015216257A (ja) * 2014-05-12 2015-12-03 株式会社豊田中央研究所 半導体装置の製造方法及び半導体装置
CN108511350A (zh) * 2018-05-14 2018-09-07 深圳市欧科力科技有限公司 一种功率器件的封装方法及功率器件

Also Published As

Publication number Publication date
US6384486B2 (en) 2002-05-07
EP1017098A2 (en) 2000-07-05
EP1017098A3 (en) 2001-04-11
KR20000048115A (ko) 2000-07-25
US20020000671A1 (en) 2002-01-03

Similar Documents

Publication Publication Date Title
JP2000183104A (ja) 集積回路上でボンディングするためのシステム及び方法
JP5758344B2 (ja) 能動集積回路上のボンディングのためのシステム及び方法
US8138079B2 (en) Method of wire bonding over active area of a semiconductor circuit
US7241636B2 (en) Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
KR100329407B1 (ko) 반도체 소자의 전극 구조
US5883435A (en) Personalization structure for semiconductor devices
US20070187823A1 (en) Semiconductor device
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
KR20070104919A (ko) 플립 칩 장치를 제조하기 위한 구조 및 방법
US20060154470A1 (en) Integrated circuit having structural support for a flip-chip interconnect pad and method therefor
CN1957455A (zh) 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法
JP4959929B2 (ja) ボンド・パッドを補強する方法およびシステム
US20030218259A1 (en) Bond pad support structure for a semiconductor device
US20080111244A1 (en) Copper-metallized integrated circuits having an overcoat for protecting bondable metal contacts and improving mold compound adhesion
US20050224984A1 (en) Structure and method for contact pads having a protected bondable metal plug over copper-metallized integrated circuits
US6452256B1 (en) Semiconductor device
CN101127336B (zh) 半导体装置及其制造方法、电路基板和电子设备
JPS61194744A (ja) 半導体装置