JP5758344B2 - 能動集積回路上のボンディングのためのシステム及び方法 - Google Patents

能動集積回路上のボンディングのためのシステム及び方法 Download PDF

Info

Publication number
JP5758344B2
JP5758344B2 JP2012106483A JP2012106483A JP5758344B2 JP 5758344 B2 JP5758344 B2 JP 5758344B2 JP 2012106483 A JP2012106483 A JP 2012106483A JP 2012106483 A JP2012106483 A JP 2012106483A JP 5758344 B2 JP5758344 B2 JP 5758344B2
Authority
JP
Japan
Prior art keywords
bond pad
dielectric layer
integrated circuit
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012106483A
Other languages
English (en)
Other versions
JP2012169663A (ja
Inventor
サラン ムクル
サラン ムクル
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2012169663A publication Critical patent/JP2012169663A/ja
Application granted granted Critical
Publication of JP5758344B2 publication Critical patent/JP5758344B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0496—6th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Description

本発明は、一般に、半導体装置の分野に関し、より詳細には、能動回路領域の部分上に直接行われるワイヤボンディングを可能にする集積回路に関する。
半導体技術の２つの独立した傾向はいずれも長い歴史を有するが、本発明に緊急性を与える。第１の傾向は半導体チップの組立ての一定の処理に関係する。
シリコン集積回路のボンドパッドは、ファインチップタングステンニードルを使用するウェーハ試験の間、更に回路上のアルミニウム金属被覆への従来のサーモソニックワイヤボンディングの間、または、より最近の組立ての進歩による基板チップデバイスでの半田ボールの取り付けの間に、損傷し得ることが半導体技術では周知である。ワイヤボンディングにおいて、特に、要因と思われるのは、ボンディングパッドへのボンディング細孔の先端により加えられる機械的負荷及び超音波応力である。損傷がボンディングプロセスの間に明らかでない時、その後、プラスチックカプセル封じ、促進された信頼性試験、温度サイクル、及びデバイス動作の間に発生する熱機械的応力に負けることにより、欠陥が明らかになるかもしれない。ほとんどの場合、損傷は、脆性または機械的に弱い誘電膜のチップアウトとして、しばしば金属またはシリコン片と共に、または持上げたボールボンドとして、または金属層の層間剥離として、下にある誘電性材料の重大な破断を進行させる微小割れとして表れる。
半導体産業の最近の技術進歩は問題を更に悪化させがちである。例えば、シリコン含有の水素シルセスキオキサン（silsesquioxane）（ＨＳＱ）等のより新規の誘電材料がそれらのより低い誘電率のため好まれ、ＲＣ時定数の静電容量Ｃを減少するのに役立ち、従って、より高い回路速度を可能にする。誘電膜のより低い密度及び有孔性は誘電率を減少させるので、それらが機械的に弱い時でさえ、これらの特性を有する膜が採用される。エーロゲル、有機ポリイミド、及びパリレン製の膜は同じ範疇に入る。これらの材料はプラズマエンハンスト化学蒸着誘電体等の以前の標準の絶縁体より機械的に弱い。この傾向はプラズマ発生したテトラエチルオルト（tetraethylorthosilicate）（ＴＥＯＳ）酸化物及びＨＳＱ、または（ＨＳＱとよく似た欠陥を受けやすい）プラズマ発生したＴＥＯＳ酸化物及びオゾンＴＥＯＳ酸化物の交互の層のような誘電層のスタック（積層）に影響を与えさえする。これらの材料は、ボンドパッド金属の下に使用されるので、それらはひび割れによるデバイスの欠陥の危険性を拡大する。
更に、ボンドパッド間の間隔は、貴重なシリコンの実質的な領域を節約するために、段々に減少されてきている。従って、より小さい大きさにも拘わらず、より強い結合を達成するために、ボンディングパラメーターはより攻撃的になる。ボンディング中の結合力及び超音波エネルギは増加されてきている。再び、歩留り損失と低い信頼性の危険性はより大きくなっている。
従来のボンドパッドの金属被覆プロセスにとって、前述の問題の解決法は1997年５月１日に出願され、「ボンドパッドを強化するシステム及び方法（System and Method for Reinforcing a Band Pad）」という表題で、テキサスインストルメンツインコーポレイテッドに譲渡された特許出願No.08/847,239に開示されていた。この開示の幾つかの概念及び方法は、その後、M. Saranらによる「金属間誘電体の構造強化を介するボンドパッドの損傷の排除（Elimination of Bond-pad Damage through Structural Reinforcement of Intermetal Dielectrics）」という表題の刊行物で説明されている（Internat. Reliab. PhysicsSymp., March 1998）。本質において、機械的に強い金属構造は機械的に弱い誘電層の強化として機能する。金属が堆積され、その後、貯留層を形成するためエッチングされ、誘電材料、例えばＨＳＱで充填される。従って、例えば、形成された金属パターンは格子型または十字架型の要素を含んでいてもよい。金属ラインの幅及び間隔は各貯留層の領域を最小にしつつ、多くのＨＳＱを貯留層に閉じ込めるよう構成され、ＨＳＱ層がボンディングプロセスの直接の機械衝撃を加えられないようになっている。
ＨＳＱはスピンオンプロセスにより堆積されるので、貯留層の大きさは誘電体を制御可能に充填するのに十分な大きさのままでなければならない。この要求はすべての回路の外形寸法を継続して減少させる産業界の傾向に反している。更にその上、回路速度を増加させるためより小さい寸法に向かう産業界全般に亘る傾向は、最近、いわゆるダマシーン金属被覆プロセスを広く受け入れさせた。このプロセスフローでは、絶縁体の膜が最初に形成され、その後、溝のような開口部がこの膜にエッチングされる。次に、銅またはアルミニウムのような金属がこれらの開口部を充填するために堆積される。表面の他の場所に堆積される金属はなんでも、こすったり磨いたりすることにより除去され、溝に埋め込まれた金属だけを残す。しかし、このプロセスフローは上記引用した特許出願に潜在する従来のプロセスの反対である。
ダマシーン金属パッド上のワイヤボンディング及び半田ボールのフリップチップボンディングは従来の金属被覆の場合と同じ争点（機械的かつ超音波エネルギのボンドパッドへの移動及び弱い誘電層の破断の危険性）に直面している。（M. Saranらによるものでテキサスインストルメンツインコーポレイテッドに1998年５月に譲渡された）「半導体デバイスのボンドパッドを強化するためのファインピッチシステム及び方法（Fine-Pitch System and Method for Reinforcing Bond Pads in Semiconductor Devices）」という表題の特許開示は出願のため提出された。それはボンドパッドの下の弱い誘電体を強化するダマシーン技術で作られた金属構造の設計及び製作プロセスを教示している。
２番目の傾向は半導体の実質的な領域を節約することにより、製造コスト節減の局面に関連する。ボンディングワイヤまたは半田ボールを収容するため、シリコン集積回路の通常のボンドパッドは適切な大きさ（通常、８０ｘ８０μｍ平方から１５０ｘ１５０μｍ平方の範囲）である必要があり、そのため、ボンドパッドの数と集積回路の大きさによって、回路領域の約１〜２０％の間の領域を消費する。製造及び組立の理由のため、ボンドパッドは回路の周囲に沿って幾つもの列をなして配列され、通常、すべての４つのチップ側面に沿って配列されている。
今まで、製造されたすべての半導体デバイスは、ボンディングプロセスで必要とされる避け難い力による回路構造を損傷する高い危険性のため、ボンドパッドにより覆われる領域を実際の回路パターンを配置するための用途から排除しなければならなかった。回路パターンがボンドパッド金属の下に配置されることが可能である場合には、明らかに、シリコンの実質的な領域のかなりの節約が得られる。これを成し遂げる１つの方法は、ボンドパッドの形成にのみ専念する金属被覆の別のレベル（階層）を作り出すことであろう。このレベルは能動回路領域を覆う保護膜上に作られるだろう。しかし、現存する技術では、K. G. Heinenらにより示されているように（「能動回路上のワイヤ結合（Wire Bonds over Active Circuits）」, Proc. IEEE 44th Elect. Comp. Tech. Conf., 1994の922〜928頁）、ポリイミドの特別の応力緩衝層が、保護膜と追加の金属層の間に設けられなければならない。これまで、このポリイミド層を設けるコストは能動回路上の結合の概念の実行を妨げていた。
そのため、能動集積回路領域上に直接、ワイヤ及び半田ボール結合を製造することを可能にする、低コストで信頼性のある大量生産システム及び方法の緊急の必要性が生じている。そのシステムは、応力のない、単純な、そして、ボンドパッドが１つ以上の構造的かつ機械的に弱い誘電層上に配置されたとしても、柔軟で耐性のあるボンディングプロセスのため追加コストのないボンドパッドを提供すべきである。そのシステム及び方法は設計、材料及びプロセス変化の広い範囲に適用され、向上したプロセスの歩留り及びデバイスの信頼性と同様にシリコンの著しい節約に導くべきである。これらの発明は設置されているプロセス及び機器のベースを使用して成し遂げられ、新しい製造機械の投資を必要としないようにすべきである。
本発明は高密度集積回路に関し、特に、多数の金属被覆入力／出力、または、ボンドパッドを有するものに関する。これらの回路はプロセッサ、デジタル及びアナログデバイス、メモリ及び論理デバイス、高周波数及び高電力デバイス、及び大小両領域のチップのカテゴリ等、多数のデバイスの種類で見ることができる。本発明はシリコンの実質的な領域の著しい量を節約し、従って、集積回路チップの減少を可能にする。その結果として、本発明は、セルラ通信、携帯用小型無線呼出し機、ハードディスクドライブ、ラップトップコンピュータ及び医療機器のように縮小し続けるアプリケーションのスペース制約を緩和するのに役立つ。
本発明によれば、ボンドパッドの下の弱い誘電層を強化する手段として実際の集積回路の特定部分を利用し、そのため、ボンディングプロセスで要求される機械力に耐えるのに十分強いシステムを提供する、ボンドパッド強化システム及び方法が提供される。換言すれば、ボンドパッドは実際の回路の部分上に置かれ、それが、ボンドパッドに対し損傷させないボンディングのため必要な強化として機能する。
好結果の強化は、これらの回路部分が、有限要素の応力のモデル化により開発された一定の規則、及びファインパターン強化構造、いわゆるダミー構造を使用するための一定のガイドラインに従って設計及び製作されることを必要とする。本明細書において定義されるように、「ダミー」構造という用語は、主に集積回路の一部分であることなく機械的補強の目的だけのために、ボンドパッドの下に挿入された強化構造のことをいっている。一般に、これらの強化規則は、金属の固体ブロック及び接近して間隔をおいた金属パターンによって覆われた最大領域を制限し、及びまたはずっと大きな最小金属ピッチを規定する。ほとんどの回路設計にとって、これらの規則は金属線幅を５０μｍ以下に、そして金属線の間の空間を１０μｍ以下に保っている。同様の幾何学的構造のダミーパターンは実際の回路パターンが散在するボンドパッドの下の強化として機能し得る。
本発明は集積回路を製造するために適用されるプロセス段階の手順を利用する。如何なる強化構造でも、本発明は次のプロセス段階の１つを認める。ダマシーン金属被覆プロセスが使用される時、誘電層は最初に堆積され、溝は集積回路の特徴のため通常の設計規則でエッチングされる。これらのファインピッチ開口部は金属で充填され、金属及び誘電体はそれらの各領域に別々に閉じ込められるようになっている。従来の金属被覆プロセスが使用される時、金属層が最初に堆積され、その後、貯留層を形成するためエッチングされ、誘電材料（例えば、ＨＳＱ）で充填される。
米国特許仮出願出願番号第08/847,239号
「金属間誘電体の構造強化を介するボンドパッドの損傷の排除（Elimination of Bond-pad Damage through Structural Reinforcement of Intermetal Dielectrics）」（Internat. Reliab. PhysicsSymp., March 1998） 「能動回路上のワイヤ結合（Wire Bonds over Active Circuits）」, Proc. IEEE 44th Elect. Comp. Tech. Conf., 1994の922〜928頁
全体の回路設計のために消費されるシリコン領域を減少させることにより集積回路チップのコストを減少させることが本発明の目的であり、この目的は、ボンドパッド領域の下に実際の回路の部分を配置することにより、ボンドパッドの下の領域を利用する一方で、ボンドパッド金属の下の誘電層を機械的に強化するためにこれらの回路部分の構造強度を同時に活用することを通して成し遂げられる。
本発明の別の目的は、ボンドパッドの下の多レベル構造の場合でもボンドパッド金属被覆を構造的に強化することにより、半導体試験、及びワイヤ結合及びハンダ付け組立てのプロセス及び動作の信頼性を進歩させることである。
本発明の別の目的は、試験及びワイヤボンディング及び半田付けのプロセスでの制限を除去し、従って、非常に傷つきやすい誘電体でも破断損傷を加える危険性を最小にすることである。
本発明の別の目的は、多くの種類の半導体製品に適用できるように柔軟性があり、かつ製品の幾つかの世代に適用できるように総体的な設計及び配置概念及びプロセスを提供することである。
本発明の別の目的は、製作、試験及び組立てに対し低コストで高速の処理を提供することである。
本発明の別の目的は、集積回路デバイスの製作においてほとんど一般に使用され認められた設計及びプロセスだけを使用し、従って、新規の設備投資のコストを避け、設置されている製作設備のベースを使用することである。
これらの目的は、大量生産に適した設計概念とプロセスフローに関する本発明の教示により成し遂げられている。製品の幾何学的形状及び材料の種々の選択を満足させるように種々の変形が首尾よく用いられている。
本発明の１実施例では、集積回路の少なくとも１つの部分がボンドパッドの下に配置され、ボンドパッドの下の実質領域を占有する。この回路部分は少なくとも１つの機械的に弱い誘電層と、この誘電層に配置されたパターン形成された強化金属構造とを含んでいる。ボンドパッドの下の適当な回路部分の例には、相互接続、抵抗（レジスタ）、コンデンサ、インダクタ、及び静電気放電構造が含まれる。
本発明の別の実施例では、ボンドパッドの下の回路部分は、多数の誘電層で構成される少なくとも１つの誘電性積層（スタック）を含み、電導性材料のパターン形成された強化構造は、この誘電性スタックに配置されている。
本発明の別の実施例では、集積回路の少なくとも１つの部分がボンドパッドの下に配置され、機械的に弱い誘電層及びパターン化された強化金属構造を含み、ボンドパッドの下に実質領域を占有している。更に、別の誘電層がボンドパッドの下に配置され、別のパターン化された強化構造を含んでいる。パターン化された強化構造は接続または連結構造であってもよい。本発明の更に別の実施例では、パターン化された強化構造は、分離されたまたは連結されていない繰り返し要素を含んでいてもよい。
本発明の別の実施例では、集積回路の第１部分がボンドパッドの１つの部分の下に配置されている。その上更に、集積回路の追加部分がボンドパッドの部分の下に配置されている。各回路部分は少なくとも１つの弱い誘電層と、誘電層に配置されたパターン化された強化構造を含んでいる。
本発明の更に別の特徴では、半導体集積回路のボンドパッドを強化する方法はボンドパッドの下に集積回路の少なくとも１つの部分を配置し、少なくとも１つの誘電層と、この少なくとも１つの誘電層に配置されたパターン化された電導性強化構造をこの回路部分に供給する段階を含んでいる。通常、パターン化された電導性強化構造は少なくとも１つの金属層を含んでいる。少なくとも１つの誘電層と少なくとも１つのパターン化された強化金属構造を供給するプロセスは、本発明の１実施例では従来の金属被覆の製作手順を含み、本発明の別の実施例ではダマシーン金属被覆の製作手順を含んでいる。
本発明により示された技術進歩及び本発明の目的は、添付した図面及び添付した特許請求の範囲に示された新規な特徴に関連して考慮する時、本発明の好適な実施例の以下の説明から明らかになるだろう。
従来技術に関し、従来のまたはダマシーン金属被覆プロセスにより作られたボンドパッドを強化するダミー構造の概略平面図である。 本発明の１実施例による回路部分及びダミー構造を含み、ボンドパッドとその下にある多レベルの強化構造を通る概略かつ簡略断面図である。 多レベル配置の集積回路の強化部分の下にあるボンドパッドの例の概略断面図である。 多レベル配置の集積回路の強化部分の下にあるボンドパッドの例の概略断面図である。 本発明の別の実施例による多レベルの強化配置の回路部分とダミー構造の上にあるボンドパッドの簡略平面図である。 回路部分とダミー構造を含み、ボンドパッドとその下にある多レベル強化構造を通る概略かつ簡略断面図である。
本発明は、通常、ボンドパッドと呼ばれる、集積回路の入力／出力（Ｉ／Ｏ）端末に関する。ここに定義したように、「ボンドパッド」という用語は回路の金属被覆されたＩ／Ｏに関する。ボンドパッドは、ワイヤボンディングの金属ボールまたはリフローアセンブリの半田ボールへの接点として機能するためにシリコン面積の実質的な領域（８０Ｘ８０μｍ平方から１５０Ｘ１５０μｍ平方）を要求する。現代の回路では、信号、電源及び接地が、８から１０００以上の数に及ぶ非常に多くのボンドパッドを要求し、以前のシリコンの著しい犠牲を引き起こしている。その上更に、ワイヤボンディング及び半田リフローのプロセスはかなりの機械的応力をボンドパッド及びそれらの下にある材料に働かせ、特に絶縁体は微小割れにおびやかされるようになっている。本発明は回路のボンドパッドの領域と強度の両方の問題を解決する。
本発明の各種実施例を作り使用することが後述されているが、本発明は広範囲の特定の情況に具体的に表現可能な多くの適用可能な創意に富んだ概念を提供することが認められるべきである。ここに論じた特定の実施例は本発明を作り使用するための１つの方法を単に例証したものであり、本発明の範囲を設定するものではない。本発明の影響は公知の技術の限界を強調することにより最も容易に認めることができるだろう。
図１は材料、特に、金属被覆構造の助けでボンドパッドの下の機械的に弱い絶縁体を強化する公知技術のアプローチを示している。図１は、本明細書における弱い誘電性材料の大部分を含み収容するための複数の領域１２を有する（金属または電導性材料製の）接続または連結された格子構造１１を示している。従って、強化構造１０は機械的に弱い１つ又は複数の誘電層への支持及び機械強度を供給し、破断、くぼみ、及びワイヤボンディング、半田付け、または試験により引き起こされる他のボンディング関連及び試験関連の欠陥の発生が実質的に抑制されるようになっている。
例として、格子構造１１は銅製であってもよい。格子構造１１の壁は０．５μｍ厚である。格子構造は８０μｍの側長１３を有する矩形領域を占有している。領域１２を充填する誘電材料がより薄い酸化物の上層を有する主としてＨＳＱの積層（スタック）である場合には、各領域１２は３．０μｍの側長１４を有する矩形である。種々の強化構造が、例えば、複数の接続された構造要素のあり又はなしで、複数の繰り返し構造要素のあり又はなしで、単一層配置または多層積層（スタック）において、使用されている。これらの強化構造は、標準の金属被覆のプロセス手順において、またはダマシーン金属被覆の手順において製作可能である。
図１に示したもののような金属構造の強化能力と対照的に、ダミー構造は（非常に多くの）ボンドパッドを収容するため以前のシリコンを依然として消費し、そのため、シリコンの実質的な領域を節約する緊急の必要性を扱わない。
公知技術のこの欠点は、本発明の好適な実施例を概略的に示す図２の例で示されているように、本発明により排除されている。集積回路の小部分は、それがシリコン基板２００とその最初の酸化物２０１（通常、２００から１０００ｎｍの範囲の厚さ）の上に作られるように示されている。階層（レベル）は第１金属層２１０で始まり、これは往々にして数種の金属のサンドイッチ状のものであり、例えば、順次、２０〜４０ｎｍの厚さのチタニウム窒化物、３００〜６００ｎｍの厚さの銅をドープしたアルミニウム、２０〜６０ｎｍのチタニウム窒化物である。第１中間層の誘電層２０２がその後に続き、それは１００〜６００ｎｍのＨＳＱの積層（スタック）製であり、４００〜７００ｎｍの酸化物がそれに続く。階層は第１金属層２１０と類似の構成の第２金属層２２０が続き、その後第２中間層の誘電層２０３が続き、それはまた機械的に弱い材料ＨＳＱを含んでいる。ボンドパッドのための金属層２４０に達する前に、しばしば第３（及び第４等）金属層２３０及び第３（及び第４等）中間層の誘電体２０４がある。例証の目的のため、すべて同一の誘電体スタックとして示されているが、これはそうする必要はない。
ここに定義されたように、「階層」という用語は、お互いの最上面に配置され順次処理された絶縁層及びまたは電導層のスタックのことをいっている。これらの層は互いに整列した特徴を含んでいる。
通常、誘電層を堆積させるために使用される技術は、化学蒸着、スパッタリング、またはスピンオンプロセスを含んでいる。好適な材料は、シリコン酸化物、シリコン窒化物、酸化窒化物、フッ化珪酸塩ガラス（ＦＳＧ）、ドープされていない珪酸塩ガラス（ＵＳＧ）、燐珪酸塩ガラス（ＰＳＧ）、プラズマ発生テトラオルト珪酸塩酸化物（ＴＥＯＳ）、及び最近のシリコン含有水素シルセスキオキサン（ＨＳＱ）、またはゲルまたは粉末物質、またはポリイミド及びパリレンのような有機重合体さえも含んでいる。各材料は適用のためその好適な一定な型を有しており、例えば、シリコン窒化物は水分子による浸透を止め、燐をドープしたガラスはより低いリフロー温度を与え、ＨＳＱは非常に低い誘電率を示している。しかし、しばしば、所望の特性は望まない特性を伴い、それは構造的及び機械的に弱いＨＳＱ及びゲルであり、重合体は高い温度での重合を要求することがあり、熱的に不安定となり得る。層の厚さは幅広く（２０から１０００ｎｍまで）変更可能であるが、通常、ウェーハ直径に亘りかなり均一である。
ボンドパッド金属層２４０は通常、４００から１０００ｎｍの銅をドープしたアルミニウムを含み、それは、しばしば、チタニウム（またはチタニウム窒化物、チタニウムタングステン、タンタル、タンタル窒化物、タンタルシリコン窒化物、タングステン窒化物、またはタングステンシリコン窒化物）の薄い（１０から２００ｎｍ）下層の上にある。ボンドパッド金属層２４０は、シリコン窒化物またはシリコン酸化窒化物製の水分が浸透しない保護膜２０５ａにより覆われている（通常２００から１０００ｎｍ厚）。保護膜に開けられた窓２０５ｂ（８０から１５０ｎｍ幅）はボンドパッド２４１の幅を規定し、それは通常、矩形である。ボンドパッドは主に金、銅、またはアルミニウムのボンディングワイヤ（図示せず）のボールまたはウエッジを受ける。ハンダボール（鉛と錫の幾つかの混合物、図示せず）がボンドパッドに付けられる場合には、耐熱金属の薄膜と貴金属の膜の下金属（図示せず）を最初に受ける必要がある。
本発明はボンドパッド領域の下の第１金属層２１０，第２金属層２２０，及び第３金属層２３０のためのシステム及び製作方法を提供する。図２では、層２１０は集積回路の部分２１１を含み、これは、例えば、相互接続、静電放電に対する保護構造部分、精密抵抗、コンデンサ及びインダクタである。これらの部分２１１はボンドパッドの幅の一部分だけを占有し、従って、層２１０は、図１で説明されているように回路パターンから電気的に絶縁された強化ダミー構造の部分２１２を更に含んでいる。電気的バイアスの理由のため、回路部分の幾つかの部分は拡散したモート２１４への電気的接続２１３またはシリコン基板２００への他の接続２１５を有していてもよい。
図２の第２金属層２２０は集積回路の他の部分２２１ａ及び２２１ｂを含んでいる。その例としては、また、相互接続、静電放電に対する保護構造部分、精密抵抗、コンデンサ及びインダクタを含む。部分２１１及び部分２２１ａ，２２１ｂの合計がボンドパッド２４１の全体の領域に加えられることに注意が払われている。そのため、ボンドパッド２４１が能動回路上に配置され更なるシリコンの真の領域を消費しないことを述べることができる。部分２１１と部分２２１ａ及び２２１ｂとの間に任意の電気接続２２２があってもよい。第２金属層２２０の残りは図１に説明されているような強化ダミー構造２２３を含んでいる。
ボンドパッドの全体領域が回路部分上に配置されていない本発明の別の実施例が図６で説明されている。
図２の実施例では、第３金属層２３０は完全に強化ダミー構造２３１製であり、例えば、図１で説明されているように、接続された格子構造であってもよい。例として、集積回路の金属被覆技術がダマシーンプロセスを要求する場合には、その後、層２３０は最初に誘電材料を堆積させることにより製作され、通常使用される技術は化学蒸着、スパッタリング、またはスピンオンプロセスを含んでいる。好適な材料は上述したものであり、機械的に弱いＨＳＱを含んでいる。開口部または溝はこの層にエッチングされ、通常使用される技術はスパッタエッチング、及びプラズマエッチングを含んでいる。通常、マスクがこのプロセスのため使用されるので、そのように作られた開口部の幅はファイン外形サイズ及びファイン線ピッチの方に向かう半導体産業界の傾向に従っている。開口部の幅は、線用に約１００から６００ｎｍ以上までの範囲であり、線間の貯留層用に４０から１５０μｍまでの範囲である。
次に、適正な導体、半導体、または（しばしば、２％までの銅と１％までのシリコンでドープされた）アルミニウムや銅のような金属が全体の表面上に（通常、スパッタリング、電気めっき、またはスパッタされたシード層上への化学蒸着により）堆積され、開口部／溝を一様に充填し、表面の残部上に何らかのブランケットを形成する。電導性材料の他の例は、アルミニウム層が後に続く、チタニウム／チタニウム窒化物のスタック製の最下層を含んでいる。銅が使用される場合には、磨かれるスタックは通常、タンタル窒化物及び電気めっきされた銅が後に続くスパッタされた銅から構成されている。その後、ブランケットはこすって磨くことにより注意深く除去され、交互の誘電材料部分と金属部分の均一に平坦な面を発生させる。誘電材料部分と金属部分の間の境界は明確に画定され、最も近い隣接部分に侵害するどちらの種類の疑似材料もない。
一方、集積回路の金属被覆技術が従来の金属被覆プロセスを要求する場合には、最初に金属層を堆積することにより図２の第３金属層２３０が製作される。開口部、または貯留層がその後、この金属層にエッチングされ、誘電材料で充填される。誘電材料が半粘性で開口部／貯留層を充填するためスピンオン技術を可能にする時、開口部の大きさは半粘性の誘電性材料による適切な充填を確実にするのに十分な大きさを有している必要がある。充填プロセスでは、半粘性の材料は開口部の壁でメニスカスを形成する。更に、誘電体の薄膜は開口部間の金属面の残部に堆積されている。従って、結果としての表面は一様に平坦ではなく、疑似の誘電性材料が開口部の外部の金属面に残っている。
本発明の別の好適な実施例は図３及び４に示されている。これらの図面は、集積回路の能動要素がボンドパッドの下の領域に配置されている時、ボンドパッド及びそれらの使用のため機械的に弱い誘電体を強化する層で構成される、下にある階層を通る概略断面である。そのような要素は例えばＭＯＳトランジスタを含んでいる。図３と図４の比較は能動要素によりうまくいったボンドパッドの強化のため以下の設計配置規則を教示する。
＊回路配置が能動要素に加えてボンドパッドの下の金属相互接続を含む場合は、金属ダミー構造の更なる挿入は十分な強化を達成するために必要でないかもしれない（例：図３）。
＊回路配置が能動要素に加えてボンドパッドの下の金属相互接続を含んでいない場合には、適切な金属ダミー構造の更なる挿入が十分な強化を達成するために必要である（例：図４）。例は図１の網目構造である。
＊ダミー構造の連続した金属の金属選択によっては、連続した金属の外形の最大寸法は有限要素の強度分析によって決定されなければならない。図１の例では、銅線最大幅は０．５μｍである。
＊ダミー構造の誘電性材料の選択によっては、連続した誘電体の外形の最大寸法は有限要素の強度分析によって決定されなければならない。図１の例では、ＨＳＱ貯留層の側長は２．０μｍである。
図３を参照すると、ボンドパッド３０は保護層３００ｂ（例えば、５００から１０００ｎｍ厚のシリコン窒化物）にエッチングされた開口部３００ａ（例えば、８０μｍ幅）から成り、約２００から１０００ｎｍ厚のアルミニウムまたは銅を含み、アルミニウムまたは銅はしばしば、薄い（約１０から５００ｎｍ）バリア下層３０１（チタニウム、チタニウム窒化物、またはチタニウムタングステン、タンタル、タンタル窒化物、タンタルシリコン窒化物、タングステン窒化物、またはタングステンシリコン窒化物製）を有している。誘電層３０２は通常、ＴＥＯＳ酸化物、シラン酸化物、ＦＳＧ、ポリイミド、または低誘電率を有する他の誘電体でできている。任意の層３０３はシリコン窒化物、シリコン酸化窒化物、シリコン炭化物、またはアルミニウム窒化物（約２０から５０ｎｍ厚）でできている。
約２００から１０００ｎｍ厚の誘電層３０４はプラズマ酸化物のような良品質の誘電体を含んでいる。また、それはＦＳＧ、ＵＳＧ、ＰＳＧ酸化物、またはポリイミドの様な何らかの重合体から成ってもよい。約２０から５０ｎｍ厚の層３０５及び３０６は窒化物または酸化窒化物製である。約２００から１０００ｎｍ厚の誘電層３０７はＨＳＱのような低誘電率の材料、または酸化物（ＦＳＧ、ＵＳＧ、ＰＳＧ酸化物）及びＨＳＱの積層を含んでいる。
本発明で非常に重要なのは金属パターン３１及び３２である。例えば、それらは密集した配置規則を有する銅製の回路相互接続である。幅３１ａ及び３２ａは約０．１５から５０μｍまで変動し得、間隔３３ａは０．１から１．０μｍの範囲にある。金属パターン３１及び３２は層３０１に類似の薄いバリア層３０８により囲まれていてもよい。金属パターン３１及び３２は約０．１から０．５μｍの幅のバイア３１ｂ及び３２ｂを示してもよく、これらのバイアは、ボンドパッド領域の下に配置される他の能動または受動回路要素への電気接続のため、プレ金属誘電層３０９（通常、ＵＳＧまたはＰＳＧ酸化物）を介して種々のより低いレベルへ到達する。図３では、バイア３１ｂは（約１００から３００ｎｍ厚であり、側壁スペーサー酸化物または窒化物３１１によって囲まれた）ポリシリコン層３１０に接続され、バイア３２ｂは珪化物層３１２に接続される。この珪化物層は溝絶縁３１３で終わり、溝絶縁３１３は５０から３００ｎｍ幅であり、シリコン基板３１４に２００から５００ｎｍの深さに伸びてもよい。全体のトランジスタ幅は通常０．５から１．０μｍであるが、ＭＯＳトランジスタのゲート幅３１０ａはしばしば０．１から０．５μｍの範囲にある。
層の階層である図４を参照すると、これらの層の材料の構成と幾何学的形状が図３のものに類似している。しかし、図３と対照的に、図４の実施例はボンドパッド４０の下の金属相互接続（参照数字３１と３２）の密集回路パターンを含んでいない。そのため、それは強化を達成する金属ダミー構造４１を必要とする。金属ダミー構造４１は誘電層４３にパターン形成され、誘電層４３は機械的に弱いＨＳＱ層４３ａと酸化物層４３ｂのスタックであってもよい。ボンドパッドはこの金属ダミー構造と共にバイア４２によって接続されていてもよい。この場合、バイア４２は誘電層４４を横切り、シリコン窒化物、酸化物（ＦＳＧ、ＵＳＧ、ＰＳＧ酸化物、または重合体）、及びシリコン窒化物（または酸化窒化物）層のスタックであってもよい。バイア４２はボンドパッド４０の周囲に配置されなくともよい。
本発明の別の実施例として、図５は、回路部分５１とダミー構造５２を備えた、マルチ・レベル強化階層に重なるボンドパッド５０の簡略平面図を示す。同じ物に同一の参照数字を使用して、図６は、複数の層の強化階層を通る、概略かつ簡略化した断面を示している。ダミー構造は２つの完全なレベルに配置されるが、回路部分は別のレベルのボンドパッド領域の一部分を消費する。例として、回路部分は静電放電に対する保護デバイスの部分、特に、その相互連結接続と抵抗部分を構成してもよい。別の例は、回路の相互接続及び抵抗部分である。回路部分はシリコン基板５５に拡散されたモート５４にバイア５３によって任意に接続されていてもよい。
図６の層の材料及び幾何学的形状は図２の各層に類似している。図６と図２の実施例の間の主要な相違点は、ダミー構造と異なるレベルへの回路部分の制限である。しかし、両方の場合の目的は、機械的に弱い誘電体を強化し、必要な場合には、強化ダミー構造を付加することにより最適の強化を成し遂げる一方で、ボンドパッド領域の下にできるだけ多くの回路部分を収容することである。本発明の教示によれば、この概念は従来の金属被覆とダマシーン金属被覆プロセスの両方に適用可能である。
この発明は例証となる実施例に関連して説明されているが、この説明は限定した意味で解釈されることを意図するものではない。本発明の他の実施例と同様に、例証の実施例の各種修正及び組合わせが、その説明に関連して当業者にとって明らかであろう。そのため、添付した特許請求の範囲はそのような修正または実施例を包含することを意図している。
以上の記載に関連して、以下の各項を開示する。
１．ボンドパッドと、該ボンドパッドの下に配置される集積回路の少なくとも１つの部分と、を含み、前記部分が少なくとも１つの誘電層と該誘電層に配置されるパターン形成された電導性強化構造とを含むことを特徴とする集積回路。
２．前記部分が前記ボンドパッドの下に実領域を占有する請求項１に記載の集積回路。
３．前記部分が機械的に弱い誘電層を含む請求項１に記載の集積回路。
４．前記部分が少なくとも１つの多層誘電性スタックを含む請求項１に記載の集積回路。
５．前記部分が機械的に弱い有機層を含む請求項１に記載の集積回路。
６．前記部分が抵抗（レジスタ）、インダクタ、またはコンデンサとして構成される少なくとも１つの電導性構造を含む請求項１に記載の集積回路。
７．前記部分が金属製のパターン形成された電導性強化構造を含む請求項１に記載の集積回路。
８．前記部分が相互接続として構成された少なくとも１つの電導性構造を含む請求項１に記載の集積回路。
９．前記部分が少なくとも１つのバイアによって前記ボンドパッドに接続されている請求項１に記載の集積回路。
１０．ボンドパッドと、該ボンドパッドの１つの部分の下に配置される前記集積回路の少なくとも１つの部分と、少なくとも１つの第１誘電層と該第１誘電層に配置される第１の電導性強化回路構造とを含む前記部分と、前記ボンドパッドの一部分の下に配置される少なくとも１つの第２誘電層と、該第２誘電層に配置される第２強化構造と、を含むことを特徴とする集積回路。
１１．前記ボンドパッドの前記部分が部分的に同一である請求項１０に記載の集積回路。
１２．前記ボンドパッドの前記部分が完全に同一である請求項１０に記載の集積回路。
１３．前記ボンドパッドの前記部分が完全に異なる請求項１０に記載の集積回路。
１４．前記強化構造が前記ボンドパッドの下に実領域を占有する請求項１０に記載の集積回路。
１５．前記第２強化構造が電導性材料を含む請求項１０に記載の集積回路。
１６．前記電導性材料が金属である請求項１５に記載の集積回路。
１７．前記第２誘電層が機械的に弱い誘電層を含む請求項１０に記載の集積回路。
１８．前記第２誘電層が少なくとも１つの多層誘電性スタックである請求項１０に記載の集積回路。
１９．前記第２誘電層が機械的に弱い有機層を含む請求項１０に記載の集積回路。
２０．前記第１及び第２誘電層が同一の材料製である請求項１０に記載の集積回路。
２１．前記第１及び第２誘電層が異なる材料製である請求項１０に記載の集積回路。
２２．前記第２のパターン形成された強化構造が複数の接続された構造要素を含む請求項１０に記載の集積回路。
２３．前記第２のパターン形成された強化構造が複数の繰り返し構造要素を含む請求項１０に記載の集積回路。
２４．前記第２のパターン形成された強化構造が複数の非連結の繰り返し構造要素を含む請求項１０に記載の集積回路。
２５．前記少なくとも１つの回路部分が少なくとも１つのバイアにより前記第２のパターン形成された強化構造に接続されている請求項１０に記載の集積回路。
２６．前記第１及び第２誘電層が同一である請求項１０に記載の集積回路。
２７．ボンドパッドと、該ボンドパッドの１つの部分の下に配置される前記集積回路の第１部分と、少なくとも１つの第１誘電層と該少なくとも１つの第１誘電層に配置される第１の電導性強化回路構造とを含む前記第１回路部分と、前記ボンドパッドの一部分の下に配置される前記集積回路の少なくとも１つの追加部分と、少なくとも１つの第２誘電層と該少なくとも１つの第２誘電層に配置される第２の電導性強化回路構造とを含む前記少なくとも１つの追加部分と、を含むことを特徴とする集積回路。
２８．前記ボンドパッドの前記部分が部分的に同一である請求項２７に記載の集積回路。
２９．前記ボンドパッドの前記部分が完全に同一である請求項２７に記載の集積回路。
３０．前記ボンドの前記部分が完全に異なる請求項２７に記載の集積回路。
３１．前記第１回路部分が少なくとも１つのバイアにより前記少なくとも１つの追加回路部分に接続されている請求項２７に記載の集積回路。
３２．前記ボンドパッドの下に前記集積回路の少なくとも１つの部分を配置し、前記少なくとも１つの回路部分にそこに配置される電導性強化構造を有する少なくとも１つの誘電層を供給する、ことを含むことを特徴とする半導体集積回路のボンドパッドを強化する方法。
３３．前記電導性強化構造が金属を含む請求項３２に記載の方法。
３４．前記少なくとも１つの誘電層と前記強化構造を供給する前記プロセスが、強化層を形成する段階と、所定領域の前記強化層を複数の空領域を有する回路パターンの一部分にパターン形成する段階と、パターン形成した強化層の上に誘電層を形成し、そこに空領域を充填する段階と、パターン形成された強化層の上の誘電層にボンドパッドを形成する段階と、を含む請求項３２に記載の方法。
３５．そのボンドパッドを形成する前に少なくとも一度、強化層形成、パターン形成、及び誘電層形成段階を繰り返すプロセスを更に含む請求項３４に記載の方法。
３６．前記少なくとも１つの誘電層と前記強化構造を供給する前記プロセスが、第１誘電層を形成する段階と、所定領域の前記第１誘電層を複数の空領域を有する回路パターンの一部分にパターン形成する段階と、前記パターン形成された第１誘電層の上に強化材料層を形成し、そこに前記空領域を充填する段階と、前記充填した空領域以外の前記強化材料を除去し、一様に平坦な面が形成され、前記第１誘電層が強化層に変換される段階と、前記強化第１誘電層の前記一様に平坦な面の上に第２誘電層を形成する段階と、前記強化第１誘電層の上の前記第２誘電層にボンドパッドを形成する段階と、を含む請求項３２に記載の方法。
３７．そこに前記ボンドパッドを形成する前に少なくとも一度、第１誘電層の形成、パターン形成、強化材料層の形成、材料除去、及び第２誘電層の形成段階を繰り返すプロセスを更に含む請求項３６に記載の方法。
３８．前記ボンドパッドの下に前記集積回路の少なくとも１つの部分を配置し、前記少なくとも１つの回路部分に少なくとも１つの第１誘電層と前記少なくとも１つの誘電層に配置される第１電導性強化回路構造を供給し、前記ボンドパッドの下に少なくとも１つの第２誘電層を配置し、該第２誘電層に配置される第２強化構造を供給する、ことを含むことを特徴とする半導体集積回路のボンドパッドを強化する方法。
３９．前記強化構造が金属を含む請求項３８に記載の方法。
４０．強化されたボンドパッドを有する集積回路のための構造と製作方法がボンドパッドの下に配置される集積回路の少なくとも１つの部分を含み、この少なくとも１つの回路部分が少なくとも１つの誘電層とこの少なくとも１つの誘電層に配置されるパターン形成された電導性強化構造とを含んでいる。
１０ 強化構造
３１ 金属パターン
３２ 金属パターン
４０ ボンドパッド
４２ バイア
４４ 誘電層
５０ ボンドパッド
５３ バイア
２００ シリコン基板
２１０ 第１金属層
２２０ 第２金属層
２２３ 強化ダミー構造
２３０ 第３金属層
２４０ ボンドパッド金属層

Claims (3)

  1. 半導体集積回路のボンドパッドを強化する方法であって、
    ボンドパッドの下に集積回路の少なくとも１つの部分を配置し、
    前記配置することが、前記ボンドパッドの下の誘電層内に前記集積回路の前記少なくとも１つの部分を配置して前記誘電層内にパターン形成された電導性金属性強化構造を形成することを含み、
    前記誘電層と前記パターン形成された電導性金属性強化構造とが、前記ボンドパッドの下に誘電性部分と金属性部分とを交互に有する平坦な上面を形成し、
    そして、前記パターン形成された電導性金属性強化構造が銅を含み、前記誘電層が機械的に弱い低誘電率材料を含む、方法。
  2. 請求項１に記載の方法であって、
    前記誘電層が、前記誘電層内でかつ前記ボンドパッドの下に配置される、パターン形成された金属性ダミー強化構造を更に含む、方法。
  3. 請求項１又は２に記載の方法であって、
    前記パターン形成された強化構造がダマシーンプロセスによって形成される、方法。
JP2012106483A 1998-07-14 2012-05-08 能動集積回路上のボンディングのためのシステム及び方法 Expired - Fee Related JP5758344B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9296198P 1998-07-14 1998-07-14
US60/092961 1998-07-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19266699A Division JP5016155B2 (ja) 1998-07-14 1999-07-07 能動集積回路上のボンディングのためのシステム及び方法

Publications (2)

Publication Number Publication Date
JP2012169663A JP2012169663A (ja) 2012-09-06
JP5758344B2 true JP5758344B2 (ja) 2015-08-05

Family

ID=22235985

Family Applications (2)

Application Number Title Priority Date Filing Date
JP19266699A Expired - Fee Related JP5016155B2 (ja) 1998-07-14 1999-07-07 能動集積回路上のボンディングのためのシステム及び方法
JP2012106483A Expired - Fee Related JP5758344B2 (ja) 1998-07-14 2012-05-08 能動集積回路上のボンディングのためのシステム及び方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP19266699A Expired - Fee Related JP5016155B2 (ja) 1998-07-14 1999-07-07 能動集積回路上のボンディングのためのシステム及び方法

Country Status (4)

Country Link
US (1) US6232662B1 (ja)
EP (1) EP0973198A3 (ja)
JP (2) JP5016155B2 (ja)
KR (1) KR20000011661A (ja)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
JP2000269293A (ja) * 1999-03-18 2000-09-29 Fujitsu Ltd 半導体装置
JP2000286254A (ja) * 1999-03-31 2000-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6503820B1 (en) * 1999-10-04 2003-01-07 Koninklijke Philips Electronics N.V. Die pad crack absorption system and method for integrated circuit chip fabrication
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6198170B1 (en) 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6495917B1 (en) * 2000-03-17 2002-12-17 International Business Machines Corporation Method and structure of column interconnect
US6818990B2 (en) * 2000-04-03 2004-11-16 Rensselaer Polytechnic Institute Fluorine diffusion barriers for fluorinated dielectrics in integrated circuits
JP2003530696A (ja) * 2000-04-12 2003-10-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置
EP1275151A2 (en) * 2000-04-12 2003-01-15 Koninklijke Philips Electronics N.V. Bonding pad in semiconductor device
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
US6380087B1 (en) * 2000-06-19 2002-04-30 Chartered Semiconductor Manufacturing Inc. CMP process utilizing dummy plugs in damascene process
US6683380B2 (en) 2000-07-07 2004-01-27 Texas Instruments Incorporated Integrated circuit with bonding layer over active circuitry
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
US6472333B2 (en) * 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6800918B2 (en) * 2001-04-18 2004-10-05 Intel Corporation EMI and noise shielding for multi-metal layer high frequency integrated circuit processes
US6501186B1 (en) * 2001-07-25 2002-12-31 Taiwan Semiconductor Manufacturing Company, Ltd Bond pad having variable density via support and method for fabrication
US7148553B1 (en) * 2001-08-01 2006-12-12 Davies Robert B Semiconductor device with inductive component and method of making
US6864166B1 (en) 2001-08-29 2005-03-08 Micron Technology, Inc. Method of manufacturing wire bonded microelectronic device assemblies
SG117395A1 (en) 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
US6875682B1 (en) * 2001-09-04 2005-04-05 Taiwan Semiconductor Manufacturing Company Mesh pad structure to eliminate IMD crack on pad
KR100400047B1 (ko) * 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6803662B2 (en) * 2001-12-21 2004-10-12 International Business Machines Corporation Low dielectric constant material reinforcement for improved electromigration reliability
US6765296B2 (en) * 2002-01-10 2004-07-20 Chartered Semiconductor Manufacturing Ltd. Via-sea layout integrated circuits
US7096581B2 (en) * 2002-03-06 2006-08-29 Stmicroelectronics, Inc. Method for providing a redistribution metal layer in an integrated circuit
US6614091B1 (en) * 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
US6921979B2 (en) * 2002-03-13 2005-07-26 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
TW539621B (en) * 2002-04-03 2003-07-01 Benq Corp Ink jet printer with independent driving circuit for preheat and heat maintance
US6906361B2 (en) * 2002-04-08 2005-06-14 Guobiao Zhang Peripheral circuits of electrically programmable three-dimensional memory
DE10229493B4 (de) * 2002-07-01 2007-03-29 Infineon Technologies Ag Integrierte Halbleiterstruktur
US6908841B2 (en) * 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
US7288845B2 (en) * 2002-10-15 2007-10-30 Marvell Semiconductor, Inc. Fabrication of wire bond pads over underlying active devices, passive devices and/or dielectric layers in integrated circuits
DE10249192A1 (de) 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
US7023090B2 (en) * 2003-01-29 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad and via structure design
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
US7247939B2 (en) * 2003-04-01 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Metal filled semiconductor features with improved structural stability
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
US6982493B2 (en) 2003-04-03 2006-01-03 International Business Machines Corporation Wedgebond pads having a nonplanar surface structure
US7566964B2 (en) * 2003-04-10 2009-07-28 Agere Systems Inc. Aluminum pad power bus and signal routing for integrated circuit devices utilizing copper technology interconnect structures
US7453158B2 (en) * 2003-07-31 2008-11-18 Nvidia Corporation Pad over active circuit system and method with meshed support structure
US7495343B1 (en) 2003-07-31 2009-02-24 Nvidia Corporation Pad over active circuit system and method with frame support structure
US7005369B2 (en) * 2003-08-21 2006-02-28 Intersil American Inc. Active area bonding compatible high current structures
JP2005085939A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp 半導体装置およびその製造方法
US7067902B2 (en) * 2003-12-02 2006-06-27 International Business Machines Corporation Building metal pillars in a chip for structure support
JP4938983B2 (ja) * 2004-01-22 2012-05-23 川崎マイクロエレクトロニクス株式会社 半導体集積回路
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
JP4913329B2 (ja) * 2004-02-09 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US20050191767A1 (en) * 2004-03-01 2005-09-01 Edwards Henry L. Focused ion beam circuit repair using a hardmask and wet chemistry
JP4946436B2 (ja) * 2004-03-31 2012-06-06 日本電気株式会社 半導体装置及びその製造方法
US7157365B2 (en) * 2004-05-10 2007-01-02 Agere Systems Inc. Semiconductor device having a dummy conductive via and a method of manufacture therefor
DE102004025658A1 (de) * 2004-05-26 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterschaltung und entsprechende Halbleiterschaltung
DE102004041961B3 (de) * 2004-08-31 2006-03-30 Infineon Technologies Ag Integrierte Halbleiterschaltung mit integrierter Kapazität zwischen Kontaktanscluss und Substrat und Verfahren zu ihrer Herstellung
JP2006108329A (ja) * 2004-10-04 2006-04-20 Fujitsu Ltd 半導体装置
US20060091566A1 (en) * 2004-11-02 2006-05-04 Chin-Tien Yang Bond pad structure for integrated circuit chip
US7071575B2 (en) * 2004-11-10 2006-07-04 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7241636B2 (en) * 2005-01-11 2007-07-10 Freescale Semiconductor, Inc. Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
US7247552B2 (en) * 2005-01-11 2007-07-24 Freescale Semiconductor, Inc. Integrated circuit having structural support for a flip-chip interconnect pad and method therefor
US7196428B2 (en) * 2005-02-15 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for integrated circuit chip
US7443020B2 (en) * 2005-02-28 2008-10-28 Texas Instruments Incorporated Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit
JP2006245076A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置
JP4713936B2 (ja) * 2005-05-09 2011-06-29 株式会社東芝 半導体装置
JP5234239B2 (ja) 2005-07-06 2013-07-10 セイコーエプソン株式会社 半導体装置
JP4671814B2 (ja) * 2005-09-02 2011-04-20 パナソニック株式会社 半導体装置
US7741716B1 (en) * 2005-11-08 2010-06-22 Altera Corporation Integrated circuit bond pad structures
US7205673B1 (en) * 2005-11-18 2007-04-17 Lsi Logic Corporation Reduce or eliminate IMC cracking in post wire bonded dies by doping aluminum used in bond pads during Cu/Low-k BEOL processing
JP4663510B2 (ja) * 2005-12-21 2011-04-06 パナソニック株式会社 半導体装置
US7592710B2 (en) * 2006-03-03 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for wire bonding
US20070267748A1 (en) * 2006-05-16 2007-11-22 Tran Tu-Anh N Integrated circuit having pads and input/output (i/o) cells
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
JP5022643B2 (ja) 2006-07-13 2012-09-12 株式会社東芝 半導体装置のｅｓｄ保護回路
US7679180B2 (en) * 2006-11-07 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad design to minimize dielectric cracking
JP5507796B2 (ja) * 2007-02-22 2014-05-28 日本電気株式会社 集積回路
DE102007011126B4 (de) * 2007-03-07 2009-08-27 Austriamicrosystems Ag Halbleiterbauelement mit Anschlusskontaktfläche
US7919839B2 (en) * 2007-07-24 2011-04-05 Northrop Grumman Systems Corporation Support structures for on-wafer testing of wafer-level packages and multiple wafer stacked structures
US8178980B2 (en) * 2008-02-05 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure
US8581423B2 (en) 2008-11-17 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Double solid metal pad with reduced area
US9000558B2 (en) * 2009-01-19 2015-04-07 Broadcom Corporation Wafer-level flip chip package with RF passive element/ package signal connection overlay
US9035281B2 (en) 2009-06-30 2015-05-19 Nokia Technologies Oy Graphene device and method of fabricating a graphene device
JP2012039001A (ja) * 2010-08-10 2012-02-23 Renesas Electronics Corp 半導体装置
US20130154099A1 (en) 2011-12-16 2013-06-20 Semiconductor Components Industries, Llc Pad over interconnect pad structure design
KR101916088B1 (ko) * 2012-04-02 2018-11-07 삼성전자주식회사 반도체 패키지
CN103390647A (zh) * 2012-05-10 2013-11-13 无锡华润上华半导体有限公司 一种功率mos器件结构
US9768221B2 (en) 2013-06-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure layout for semiconductor device
US8963343B1 (en) * 2013-09-27 2015-02-24 Cypress Semiconductor Corporation Ferroelectric memories with a stress buffer
CN103630254B (zh) * 2013-11-18 2015-12-02 西安电子科技大学 一种石墨烯温度传感器及其制备工艺
CN104765481B (zh) * 2014-01-06 2019-05-28 宸鸿科技(厦门)有限公司 触控面板及其制作方法
US10896888B2 (en) * 2018-03-15 2021-01-19 Microchip Technology Incorporated Integrated circuit (IC) device including a force mitigation system for reducing under-pad damage caused by wire bond

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220199A (en) * 1988-09-13 1993-06-15 Hitachi, Ltd. Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate
JP3022565B2 (ja) * 1988-09-13 2000-03-21 株式会社日立製作所 半導体装置
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
JPH0567645A (ja) * 1991-09-10 1993-03-19 Matsushita Electron Corp 半導体装置
JPH05183007A (ja) * 1991-10-29 1993-07-23 Nec Corp 半導体基板等のパッド構造
JP2916326B2 (ja) * 1992-06-11 1999-07-05 三菱電機株式会社 半導体装置のパッド構造
JPH06224196A (ja) * 1993-01-28 1994-08-12 Hitachi Ltd 半導体集積回路装置
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH1022322A (ja) * 1996-06-28 1998-01-23 Denso Corp 半導体装置
KR980011851A (ko) * 1996-07-13 1998-04-30 김광호 홀 비아(Hole Via)를 이용한 다층 금속 배선의 금속층간 접속 구조 및 본딩 패드
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
JP3459529B2 (ja) * 1996-12-19 2003-10-20 三洋電機株式会社 半導体集積回路装置とその製造方法
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure

Also Published As

Publication number Publication date
JP2000049190A (ja) 2000-02-18
KR20000011661A (ko) 2000-02-25
EP0973198A3 (en) 2003-03-19
JP5016155B2 (ja) 2012-09-05
JP2012169663A (ja) 2012-09-06
US6232662B1 (en) 2001-05-15
EP0973198A2 (en) 2000-01-19

Similar Documents

Publication Publication Date Title
JP5758344B2 (ja) 能動集積回路上のボンディングのためのシステム及び方法
US7459792B2 (en) Via layout with via groups placed in interlocked arrangement
US6384486B2 (en) Bonding over integrated circuits
US6448650B1 (en) Fine pitch system and method for reinforcing bond pads in semiconductor devices
JP3954974B2 (ja) 半導体デバイス
US6028367A (en) Bonds pads equipped with heat dissipating rings and method for forming
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
US8034703B2 (en) Semiconductor device and method for manufacturing the same
KR100411576B1 (ko) 구리 패드 구조
US6908841B2 (en) Support structures for wirebond regions of contact pads over low modulus materials
US7521355B2 (en) Integrated circuit insulators and related methods
JP2012028795A (ja) ボンド・パッドを補強する方法およびシステム
JP2001102453A (ja) 集積回路チップ構造及びその製造方法
EP1548815A1 (en) Semiconductor device and its manufacturing method
US6927472B2 (en) Fuse structure and method to form the same
JP3645129B2 (ja) 半導体装置の製造方法
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
US20020068385A1 (en) Method for forming anchored bond pads in semiconductor devices and devices formed
US20040266174A1 (en) Method and apparatus of preventing tungsten pullout during tungsten chemical mill processing
US6501186B1 (en) Bond pad having variable density via support and method for fabrication
JP2005317835A (ja) 半導体装置
JP2000357708A (ja) ボンディングパッド構造とその製法
WO2001099184A2 (en) Dual damascene process utilizing a low-k dual dielectric
US20070296083A1 (en) Low dielectric constant integrated circuit insulators and methods

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140304

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150416

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150603

R150 Certificate of patent or registration of utility model

Ref document number: 5758344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees