DE102004041961B3 - Integrierte Halbleiterschaltung mit integrierter Kapazität zwischen Kontaktanscluss und Substrat und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Halbleiterschaltung mit integrierter Kapazität zwischen Kontaktanscluss und Substrat und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102004041961B3
DE102004041961B3 DE102004041961A DE102004041961A DE102004041961B3 DE 102004041961 B3 DE102004041961 B3 DE 102004041961B3 DE 102004041961 A DE102004041961 A DE 102004041961A DE 102004041961 A DE102004041961 A DE 102004041961A DE 102004041961 B3 DE102004041961 B3 DE 102004041961B3
Authority
DE
Germany
Prior art keywords
substrate
semiconductor integrated
integrated circuit
contact terminal
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004041961A
Other languages
English (en)
Inventor
Andre SCHÄFER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004041961A priority Critical patent/DE102004041961B3/de
Priority to US11/214,114 priority patent/US20060049511A1/en
Application granted granted Critical
Publication of DE102004041961B3 publication Critical patent/DE102004041961B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Integrierte Halbleiterschaltung umfasst ein Substrat (10) mit einer Schaltung (14, 18), eine Mehrzahl von Verdrahtungsebenen (20), die durch Isolatorschichten (22) voneinander und von dem Substrat (10) getrennt sind, und einen Signalpfad für die Schaltung (14, 18) in dem Substrat (10) und/oder den Verdrahtungsebenen (20). Ein erster Kontaktanschluss (26), der aus einem Stapel von Metallflächen (30) in mehreren der Verdrahtungsebenen (20) gebildet ist, ist zum Verbinden des Signalpfads mit einer externen Signalquelle oder einem externen Signalempfänger während eines Tests der integrierten Halbleiterschaltung ausgebildet. Ein zweiter Kontaktanschluss (28), der aus einer Metallfläche (34) oder aus einem Stapel von Metallflächen in mehreren Verdrahtungsebenen (20) gebildet ist, ist für ein Verbinden des Signalpfads mit einer externen Signalquelle oder einem externen Signalempfänger während eines normalen Betriebs der integrierten Halbleiterschaltung ausgebildet. Der Abstand zwischen der Metallfläche (34) bzw. der untersten Metallfläche des Stapels des zweiten Kontaktanschlusses (28) und dem Substrat (10) ist größer als der Abstand zwischen der untersten Metallfläche (30) des Stapels des ersten Kontaktanschlusses (26) und dem Substrat (10).

Description

  • Die vorliegende Erfindung bezieht sich auf eine integrierte Halbleiterschaltung, insbesondere eine integrierte Halbleiterschaltung mit geringer elektrostatischer Kapazität zwischen einem Kontaktanschluss und einem Substrat, sowie ein Verfahren zu deren Herstellung.
  • Ein wichtiger Trend bei praktisch allen integrierten Halbleiterschaltungen, beispielsweise DRAM- und anderen Speicherbauelementen geht zu einem immer schnelleren Datenaustausch. Der Betrag der elektrostatischen Kapazität jedes Ein- und Ausgangs einer integrierten Halbleiterschaltung hat hierbei limitierende Bedeutung, da die Kapazität bei hohen Frequenzen eine niederohmige Eigenschaft zur Folge hat. Anders ausgedrückt schließt eine Kapazität eines Ein- oder Ausgangs diesen bei hohen Frequenzen kurz. Einen erheblichen Anteil an der Eingangskapazität hat die Kapazität des Pads bzw. des Kontaktanschlusses bzw. der Kontaktanschlussfläche relativ zum Substrat.
  • Ein Kontaktanschluss besteht herkömmlich aus einem Stapel aus mehreren Metallflächen, die in je einer der Verdrahtungsebenen des Chips gebildet sind. Zwischen den Verdrahtungsebenen sind Isolatorschichten angeordnet. Die Metallflächen des Kontaktanschlusses sind durch Durchgangslochleiter (Vias) oder andere säulenförmige oder stegförmige leitfähige Strukturen in den Isolatorschichten elektrisch leitfähig miteinander verbunden. Dieser Aufbau aus mehreren Metallflächen gewährleistet die mechanische Belastbarkeit des Kontaktanschlusses, die bei einer Kontaktierung durch Nadeln einer Nadelkarte beim Testen der integrierten Halbleiterschaltung und beim Kontaktieren durch Bond-Drähte erforderlich ist.
  • Die Kapazität des Kontaktanschlusses gegenüber dem Substrat wird durch den Abstand des Kontaktanschlusses vom Substrat bestimmt. Je geringer der Abstand zwischen der untersten Metallfläche des den Kontaktanschluss bildenden Stapels ist, desto größer ist die Kapazität. Es ist deshalb wünschenswert, dass die unterste Metallfläche des Kontaktanschlusses einen möglichst großen Abstand zum Substrat aufweist. Anders ausgedrückt sollten bei einer gegebenen Anzahl von Verdrahtungsebenen von der obersten Verdrahtungsebene beginnend möglichst wenige Verdrahtungsebenen für die Bildung des Kontaktanschlusses verwendet werden.
  • Es ist offensichtlich, dass eine gleichzeitige Optimierung hinsichtlich der mechanischen Stabilität und der elektrostatischen Kapazität des Kontaktanschlusses gegenüber dem Substrat nicht möglich ist. Bei gegebenen Anforderungen an die mechanische Stabilität des Kontaktanschlusses weist dieser somit eine Mindestkapazität gegenüber dem Substrat auf, die nicht verringert werden kann.
  • Die US 6,501,186 B1 beschreibt, dass eine Eliminierung tiefliegender Metallschichten von Kontaktanschlüssen die parasitäre Kapazität verringert.
  • Die US 6,232,662 B1 beschreibt Kontaktanschlüsse mit darunter liegenden Schichten zur mechanischen Verstärkung.
  • Die US 2003/0173667 Al beschreibt Kontaktanschlüsse aus einer obersten Verdrahtungsschicht und darüber liegender Aluminiumschicht.
  • Die US 5,719,449 A beschreibt die Verwendung unterschiedlicher Kontaktanschlüsse für einen Test und für eine Lötverbindung.
  • Die US 2001/0052786 A1 beschreibt die Verwendung unterschiedlicher Kontaktanschlüsse zum Testen und zum Verlöten eines Chips.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine integrierte Halbleiterschaltung und ein Verfahren zum Herstellen derselben zu schaffen, die eine geringere elektrostatische Kapazität zwischen dem Kontaktanschluss und dem Substrat ermöglichen.
  • Diese Aufgabe wird durch eine integrierte Halbleiterschaltung nach Anspruch 1 und ein Verfahren nach Anspruch 12 gelöst.
  • Bevorzugte Weiterbildungen sind in den abhängigen Patentansprüchen definiert.
  • Die vorliegende Erfindung geht aus von der Erkenntnis, dass durch den Wegfall des Bondens bei dem zunehmende Verbreitung findenden Flip-Chip-Montieren von Chips auf anderen Chips oder auf Leiterplatten bzw. Platinen eine mechanische Belastung der Kontaktanschlüsse nur noch beim Testen durch die Na deln der Nadelkarte erfolgt. Die vorliegende Erfindung beruht ferner auf der Idee, für das Testen einer integrierten Halbleiterschaltung, d. h. für die vorübergehende Kontaktierung der Kontaktanschlüsse durch Nadeln einer Nadelkarte, und für das dauerhafte Kontaktieren bei einer Flip-Chip-Montage unterschiedliche Kontaktanschlüsse vorzusehen. Ein Kontaktanschluss für das Testen der integrierten Halbleiterschaltung besteht ähnlich wie ein herkömmlicher Kontaktanschluss aus einem Stapel aus Metallflächen, die in mehreren übereinander liegenden Verdrahtungsebenen gebildet sind. Ein Kontaktanschluss für eine dauerhafte Kontaktierung nach dem Testen durch einen Flip-Chip-Montage besteht aus einer einzigen, vorzugsweise in der obersten Verdrahtungsebene angeordneten Metallfläche oder aus einem Stapel von Metallflächen, deren unterste Metallfläche vom Substrat einen größeren Abstand aufweist, als die unterste Metallfläche des für das Testen vorgesehenen Kontaktanschlusses.
  • Ein Vorteil der vorliegenden Erfindung besteht darin, dass unabhängig voneinander der für das Testen vorgesehene Kontaktanschluss hinsichtlich seiner mechanischen Stabilität und der für die anschließende dauerhafte Kontaktierung vorgesehene Kontaktanschluss hinsichtlich einer minimalen Kapazität gegenüber dem Substrat optimiert werden können. Insbesondere weist der für die dauerhafte Kontaktierung bei einer Flip-Chip-Montage vorgesehene Kontaktanschluss bezogen auf seine Fläche eine geringere elektrostatische Kapazität gegenüber dem Substrat auf, als der für das Testen der Halbleiterschaltung vorgesehene Kontaktanschluss.
  • Ferner sind beide Kontaktanschlüsse auch unabhängig voneinander hinsichtlich ihrer lateralen Erstreckung bzw. ihrer Fläche optimierbar, so dass sowohl der für die vorübergehende Kontaktierung durch eine Nadel einer Nadelkarte vorgesehene Kontaktanschluss als auch der für eine dauerhafte Kontaktierung bei einer Flip-Chip-Montage vorgesehene Kontaktanschluss jeweils die erforderliche Mindestfläche aufweisen.
  • Falls die für das Kontaktieren durch eine Nadel einer Nadelkarte erforderliche Fläche deutlich geringer als die für die dauerhafte Kontaktierung bei einer Flip-Chip-Montage erforderliche Fläche ist, ist bereits durch eine bloße Parallelschaltung beider Kontaktanschlüsse eine Reduzierung ihrer Gesamtkapazität gegenüber dem Substrat im Vergleich zur herkömmlichen Kontaktanschlussfläche möglich. Anderenfalls wird vorzugsweise ein Schalter zwischen dem für das Testen vorgesehenen Kontaktanschluss und dem ihm zugeordneten Signalpfad angeordnet. Dieser Schalter wird je nach seiner Anordnung nach dem Testen geöffnet, um den zum Testen vorgesehenen Kontaktanschluss von dem Signalpfad zu trennen oder geschlossen, um beispielsweise einen lediglich dem zum Testen vorgesehenen Kontaktanschluss zugeordneten Verstärker kurz zu schließen. Anstelle eines Schalters sind jedoch auch andere Schaltungen bzw. eine entsprechende Auslegung von Verstärkern bzw. Treibern zwischen dem Signalpfad und dem für das Testen vorgesehenen Kontaktanschluss vorteilhaft, die eine Rückwirkung der Kapazität des für das Testen vorgesehenen Kontaktanschlusses auf den anderen Kontaktanschluss und den Signalpfad verhindern, unterdrücken oder reduzieren.
  • Die vorliegende Erfindung ermöglicht damit erstmals gleichzeitig eine für das Testen mittels einer Nadelkarte ausreichende mechanische Stabilität und eine während des normalen Betriebs niedrige Kapazität und entsprechend hohe Datenübertragungsrate.
    •
  • Nachfolgend werden bevorzugte Ausführungsbeispiel der vorliegenden Erfindung mit Bezug auf die beiliegenden Figuren näher erläutert. Es zeigen:
  • 1 eine schematische Darstellung eines vertikalen Schnitts durch eine integrierte Halbleiterschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 ein schematisches Schaltungsdiagramm einer integrierten Halbleiterschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 ein schematisches Schaltungsdiagramm einer integrierten Halbleiterschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
  • 4 ein schematisches Flussdiagramm eines Herstellungsverfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 1 ist eine schematische Darstellung eines vertikalen Schnitts durch eine integrierte Halbleiterschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. In einem Substrat 10 sind an dessen Oberfläche 12 elektronische Bauteile 14 angeordnet. Die Bauelemente 14 sind beispielsweise Transistoren, Dioden, Kondensatoren, Widerstände oder andere Bauelemente. Wenn die integrierte Halbleiterschaltung eine Speicherschaltung, beispielsweise eine DRAM-Speicherschaltung ist, bilden die Bauelemente 14 Speicherzellen, Eingangs- und Ausgangs-Verstärker oder -treiber, Zeilen- und Spalten-Decoder und andere Schaltungen bzw. Teilschaltungen der Speicherschaltung. Die Bauelemente 14 sind dazu über Durchgangslochleiter 16 und Leiterbahnen 18 miteinander verschaltet bzw. verbunden.
  • Die Leiterbahnen 18 sind in mehreren Verdrahtungsebenen 20 angeordnet, die voneinander und vom Substrat 10 bzw. dessen Oberfläche 12 jeweils durch eine Isolatorschicht 22 getrennt sind. Innerhalb jeder Verdrahtungsebene 20 sind Leiterbahnen 18 und nachfolgend beschriebene andere leitfähige Strukturen aus einem Metall gebildet und lateral durch ein elektrisch isolierendes Material 24 voneinander getrennt und isoliert. Die Durchgangslochleiter 16 sind in den Isolatorschichten 22 angeordnet und verbinden jeweils eine Leiterbahn 18 mit einer anderen Leiterbahn 18 oder mit einem Bauelement 14.
  • In den Verdrahtungsebenen 20 sind ein erster Kontaktanschluss 26 und ein zweiter Kontaktanschluss 28 gebildet. Der erste Kontaktanschluss 26 besteht aus einem Stapel von Metallflächen 30 in mehreren, in diesem Beispiel in allen, der Verdrahtungsebenen 20. Diese Metallflächen 30 haben in lateraler Richtung jeweils näherungsweise die gleiche Ausdehnung und sind in vertikaler Richtung miteinander durch Durchgangslochleiter, leitfähige Stege 32 oder andere elektrisch leitfähige Strukturen verbunden. Der erste Kontaktanschluss 26 weist aufgrund der beschriebenen Struktur eine hohe mechanische Stabilität auf und kann deshalb ohne weiteres durch eine Nadel einer Nadelkarte oder auch durch Bonden mittels eines Bonddrahtes kontaktiert werden.
  • Der zweite Kontaktanschluss 28 besteht aus einer Metallfläche 34, die in der obersten Verdrahtungsebene 20 angeordnet ist. Damit weist der zweite Kontaktanschluss 28 einen wesentlich größeren Abstand von der Oberfläche 12 des Substrats 10 auf, als der erste Kontaktanschluss 26. Die Kapazität des zweiten Kontaktanschluss 28 gegenüber dem Substrat ist deshalb um einen entsprechenden Faktor geringer als die Kapazität des ersten Kontaktanschlusses 26 gegenüber dem Substrat 10. Dies hat zur Folge, dass über den zweiten Kontaktanschluss 28 Daten und andere Signale mit einer höheren Geschwindigkeit bzw. Rate übertragen werden können als über den ersten Kontaktanschluss 26.
  • Alternativ könnte der zweite Kontaktanschluss 28 auch aus einem Stapel von Metallflächen 34 bestehen, wobei die unterste Metallfläche 34 des zweiten Kontaktanschlusses 28 einen größeren Abstand von der Oberfläche 12 des Substrats 10 aufweist, als die unterste Metallfläche 30 des ersten Kontaktanschlusses 26.
  • Sowohl der erste Kontaktanschluss 26 als auch der zweite Kontaktanschluss 28 sind über Durchgangslochleiter 16 und Leiterbahnen 18 mit weiteren Strukturen verbunden, beispielsweise mit internen Daten-, Adress- oder Steuerleitungen der integrierten Halbleiterschaltung oder auch mit aus Bauelementen 14 gebildeten Verstärker- oder Treiberschaltungen, welche ihrerseits mit Daten-, Adress- oder Steuerleitungen verbunden sein können.
  • 2 ist ein schematisches Schaltungsdiagramm, das einen Ausschnitt einer integrierten Halbleiterschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt. Ein Signalpfad 36 steht stellvertretend für eine Daten-, Adress- oder Steuerleitung oder eine andere Struktur der Schaltung, über die ein Signal übertragen wird, das die integrierte Halbleiterschaltung von einer externen Signalquelle empfängt oder an einen externen Signalempfänger sendet. Der Signalpfad 36 ist über einen Verstärker 38 mit einem ersten Kontaktanschluss 26 und einem zweiten Kontaktanschluss 28 verbunden, um über diese Signale von einer externen Signalquelle zu empfangen. Der erste Kontaktanschluss 26 ist für eine Kontaktierung durch eine Nadel einer Nadelkarte während eines Test der integrierten Halbleiterschaltung vorgesehen und ist, wie oben anhand der 1 dargestellt aufgebaut, um die entsprechende mechanische Stabilität aufzuweisen.
  • Zwischen dem ersten Kontaktanschluss 26 und dem Verstärker 38 ist ein Schalter 40 angeordnet, der während des Testens der integrierten Halbleiterschaltung geschlossen ist, so dass ein am ersten Kontaktanschluss 26 anliegendes Signal an den Verstärker 38 geleitet wird. Nach dem Testen der integrierten Halbleiterschaltung wird die Nadel der Nadelkarte von dem ersten Kontaktanschluss 26 entfernt und der Schalter 40 geöffnet. Dazu ist der Schalter 40 vorzugsweise als Fuse bzw. Schmelzbauelement ausgebildet. Durch kurzzeitiges Zuführen eines hohen Stromes oder durch Einstrahlen von fokussiertem Laserlicht wird eine leitfähige Struktur der Fuse verdampft, um die galvanische Verbindung zwischen der im ersten Kontaktanschluss 26 und dem Verstärker 38 zu trennen. Anstelle einer Fuse ist auch ein beliebiger anderer Schalter verwendbar, der vorzugsweise durch ein einmaliges Schaltsignal dauerhaft seinen Schaltzustand ändern kann.
  • Der zweite Kontaktanschluss 28 ist wie oben anhand der 1 beschrieben aufgebaut. Er weist deshalb nur eine geringe, jedoch für eine elektrische Kontaktierung bei einer Flip-Chip-Montage ausreichende mechanische Stabilität und eine geringe elektrostatische Kapazität gegenüber dem Substrat 10 auf. Der zweite Kontaktanschluss 28 ist ständig mit dem Eingang des Verstärkers 38 verbunden. Alternativ wird er während eines normalen Betriebs der integrierten Halbleiterschaltung über einen Schalter mit dem Eingang des Verstärkers 38 verbunden.
  • Durch Öffnen des Schalters 40 nach dem Test in der integrierten Halbleiterschaltung hat der erste Kontaktanschluss 26 keinen Einfluss mehr auf die Kapazität des durch den zweiten Kontaktanschluss 28 und den Verstärker 38 gebildeten Eingang der integrierten Halbleiterschaltung. Dieser Eingang weist somit eine geringe Kapazität auf, so dass Daten, Adressen, Steuer- und andere Signale mit einer hohen Geschwindigkeit übertragen werden können.
  • Aufgrund der Anordnung des Verstärkers 38 eignet sich der in 2 dargestellte Eingang zum Empfangen von Signalen einer externen Signalquelle, nicht jedoch für das Senden von Signalen an einen externen Signalempfänger. Der in 2 dargestellte Eingang ist deshalb beispielsweise ein Adress- oder Steuersignaleingang einer Speicherschaltung, über den diese Adress- oder Steuersignale lediglich empfängt, nicht jedoch sendet. Wenn Ein- und Ausgangs des Verstärkers 38 vertauscht werden, eignet sich die in 2 dargestellte Teilschaltung als reiner Ausgang, über den Signale lediglich gesendet, nicht jedoch empfangen werden. Alternativ ist ein Verstärker 38 oder eine Anordnung mehrere Verstärker 38 vorgesehen, so dass sowohl Signale einer externen Signalquelle empfangen als auch Signale an einen externen Signalempfänger gesendet werden können.
  • 3 ist ein schematisches Schaltungsdiagramm, das einen Ausschnitt aus einer integrierten Halbleiterschaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung darstellt. Dieses Ausführungsbeispiel unterscheidet sich von dem oben anhand der 2 dargestellten dadurch, dass jedem der Kontaktanschlüsse 26, 28 ein eigener Verstärker bzw. eine eigene Verstärkerschaltung 42, 44 zugeordnet ist. Die Verstärkerschaltungen 42, 44 sind in 3 so dargestellt, dass sie aus jeweils zwei einzelnen Verstärkern bestehen und Signale in beide Richtungen verstärken. Die dargestellte Teilschaltung eignet sich somit sowohl als Ein- als auch als Ausgang. Alternativ ist jede der Verstärkerschaltungen 42, 44 so aufgebaut, dass sie sich ähnlich wie in der Darstellung in 2 nur für die Verstärkung in einer Richtung eignet.
  • Das in 3 dargestellte Ausführungsbeispiel unterscheidet sich von dem oben anhand der 2 dargestellten ferner dadurch, dass der Schalter 40 keine galvanische Trennung zwischen dem ersten Kontaktanschluss 26 und dem Signalpfad 36, sondern einen Kurzschluss der ersten Verstärkerschaltung 42 bzw. von deren Ein- und Ausgang bewirkt. Durch das Kurzschließen der ersten Verstärkerschaltung 42 wird der Einfluss der elektrostatischen Kapazität des ersten Kontaktanschlusses 26 auf Signale, die über den Signalpfad 36, die erste Verstärkerschaltung 42 und den zweiten Kontaktanschluss 28 laufen, verringert bzw. minimiert. Eine Signalübertragung mit einer hohen Geschwindigkeit über den zweiten Kontaktanschluss 28 wird dann durch die Kapazität des ersten Kontaktanschlusses 26 gegenüber dem Substrat nicht mehr oder nicht mehr wesentlich beeinträchtigt.
  • Während der Schalter 40, in dem oben anhand der 2 dargestellten Ausführungsbeispiel, während des Testens der integrierten Halbleiterschaltung geschlossen und anschließend geöffnet ist, ist der Schalter 40 bei dem anhand der 3 dargestellten Ausführungsbeispiel während des Testens der integrierten Halbleiterschaltung geöffnet und anschließend während des normalen Betriebs derselben geschlossen.
  • Alternativ zu der anhand der 3 dargestellten Anordnung des Schalters 40 ist dieser vor oder nach der ersten Verstärkerschaltung 42, d. h. zwischen dem ersten Kontaktanschluss 26 und der ersten Verstärkerschaltung 42 oder zwischen der ersten Verstärkerschaltung 42 und dem Signalpfad 36 angeordnet. In dieser Anordnung ist der Schalter 40, wie bei dem oben anhand der 2 dargestellten Ausführungsbeispiel, während des Testens der integrierten Halbleiterschaltung geschlossen und anschließend während des normalen Betriebs derselben geöffnet.
  • Ein Vorteil des anhand der 3 dargestellten Ausführungsbeispieles besteht darin, dass jede der Verstärkerschaltungen 42, 44 an den mit ihr verbundenen Kontaktanschluss 26, 28, insbesondere an dessen elektrostatische Kapazität hinsichtlich ihrer Eigenschaften angepasst werden kann. Ein Vorteil des oben anhand der 2 dargestellten Ausführungsbeispiels besteht darin, dass lediglich ein Verstärker 38 bzw. eine Verstärkerschaltung erforderlich ist, wodurch Chipfläche und damit Herstellungskosten eingespart werden.
  • 4 ist ein schematisches Flussdiagramm eines Herstellungsverfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • In einem ersten Schritt 52 wird ein Substrat 10 mit einer Schaltung bereitgestellt, wie es beispielsweise oben mit Bezug auf 1 dargestellt wurde. In einem zweiten Schritt 54 wird eine Mehrzahl von Verdrahtungsebenen 20 mit dazwi schen liegenden Isolatorschichten 22 auf der Oberfläche 12 des Substrats 10 erzeugt, so dass die Verdrahtungsebenen 20 voneinander und von der Oberfläche 12 des Substrats 10 durch Isolatorschichten getrennt und elektrisch isoliert sind. Jede Verdrahtungsebene 20 enthält eine oder mehrere Leiterstrukturen 18, welche durch Durchgangslochleiter 16 in den Isolatorschichten 22 miteinander und mit Bauelementen 14 im Substrat 10 verbunden sind. In einem dritten Schritt 56 der vorzugsweise gleichzeitig mit der Erzeugung der Leiterbahnen und/oder der Bauelemente 14 im Substrat 10 erfolgt, wird ein Signalpfad 36 erzeugt, der Leiterbahnen 18 in Verdrahtungsebenen 20 und/oder Bauelemente 14 im Substrat 10 umfasst.
  • In einem vierten Schritt 58 wird ein erster Kontaktanschluss 26 aus einem Stapel von Metallflächen 30 in mehreren der Verdrahtungsebenen 20 erzeugt. In einem fünften Schritt 60 wird ein zweiter Kontaktanschluss 28 aus einer Metallfläche 34 oder einem Stapel von Metallflächen erzeugt, wobei die unterste Metallfläche des zweiten Kontaktanschlusses 28 einen größeren Abstand von der Oberfläche 12 des Substrats 10 aufweist, als die unterste Metallfläche des ersten Kontaktanschlusses 26. Der vierte Schritt 58 und der fünfte Schritt 60 erfolgen vorzugsweise ebenfalls gleichzeitig mit der Erzeugung der Verdrahtungsebene 20 und der Isolatorschichten 22.
  • In einem sechsten Schritt 62 wird eine Nadel einer Nadelkarte auf den ersten Kontaktanschluss 26 aufgesetzt, um eine elektrische Verbindung zwischen denselben herzustellen. Über diese elektrische Verbindung wird in einem siebten Schritt 64 die integrierte Halbleiterschaltung getestet.
  • Nach dem Testen der Halbleiterschaltung wird vorzugsweise der Schaltzustand des Schalters 40 geändert, um den ersten Kontaktanschluss 26 vom Signalpfad 36 zu trennen oder zumindest den Einfluss der elektrostatischen Kapazität zwischen dem ersten Kontaktanschluss 26 und dem Substrat 10 auf Signale, die über den zweiten Kontaktanschluss 28 übertragen werden, zu verringern.
  • In einem neunten Schritt 68 wird der zweite Kontaktanschluss 28 mit einer weiteren integrierten Halbleiterschaltung oder einer Platine verbunden. Dies erfolgt vorzugsweise durch eine Flip-Chip-Montage.
    • 10
    Substrat
    12
    Oberfläche
    14
    Bauelement
    16
    Durchgangslochleiter
    18
    Leiterbahn
    20
    Verdrahtungsebene
    22
    Isolatorschicht
    24
    isolierendes Material
    26
    erster Kontaktanschluss
    28
    zweiter Kontaktanschluss
    30
    Metallfläche
    32
    Steg
    34
    Metallfläche
    36
    Signalpfad
    38
    Verstärker
    40
    Schalter
    42
    erste Verstärkerschaltung
    44
    zweite Verstärkerschaltung
    52
    erster Schritt
    54
    zweiter Schritt
    56
    dritter Schritt
    58
    vierter Schritt
    60
    fünfter Schritt
    62
    sechster Schritt
    64
    siebter Schritt
    66
    achter Schritt
    68
    neunter Schritt

Claims (13)

  1. Integrierte Halbleiterschaltung mit: einem Substrat (10) mit einer Schaltung (14, 18); einer Mehrzahl von Verdrahtungsebenen (20), die durch Isolatorschichten (22) von einander und von dem Substrat (10) getrennt sind; einem Signalpfad (36) für die Schaltung (14, 18) in dem Substrat (10) und/oder den Verdrahtungsebenen (20); einem ersten Kontaktanschluss (26), der aus einem Stapel von Metallflächen (30) in mehreren der Verdrahtungsebenen (20) gebildet ist, zum Verbinden des Signalpfads (36) mit einer externen Signalquelle oder einem externen Signalempfänger während eines Tests der integrierten Halbleiterschaltung; und einem zweiten Kontaktanschluss (28), der aus einer Metallfläche (34) in einer Verdrahtungsebene (20) oder aus einem Stapel von Metallflächen (34) in mehreren Verdrahtungsebenen (20) gebildet ist, zum Verbinden des Signalpfads (36) mit einer externen Signalquelle oder einem externen Signalempfänger während eines normalen Betriebs der integrierten Halbleiterschaltung, wobei der Abstand zwischen der Metallfläche (34) bzw. der untersten Metallfläche des Stapels des zweiten Kontaktanschlusses (28) und dem Substrat (10) größer ist als der Abstand zwischen der untersten Metallfläche (30) des Stapels des ersten Kontaktanschlusses (26) und dem Substrat (10).
  2. Integrierte Halbleiterschaltung nach Anspruch 1, mit: einem Schalter (40) zwischen dem ersten Kontaktanschluss (26) und dem Signalpfad (36).
  3. Integrierte Halbleiterschaltung nach Anspruch 2, bei welcher der Schalter (40) dafür ausgebildet ist, bei einem Test der integrierten Halbleiterschaltung geschlossen zu sein und anschließend dauerhaft geöffnet zu werden.
  4. Integrierte Halbleiterschaltung nach Anspruch 3, bei welcher der Schalter (40) ein Schmelzbauelement ist.
  5. Integrierte Halbleiterschaltung nach einem der vorangegangenen Ansprüche, bei welcher der erste Kontaktanschluss (26) für eine vorübergehende Kontaktierung durch eine Nadelkarte und der zweite Kontaktanschluss (28) für eine dauerhafte Kontaktierung bei einer Flip-Chip-Montage an einem weiteren Substrat vorgesehen sind.
  6. Integrierte Halbleiterschaltung nach einem der vorangegangenen Ansprüche, bei welcher der zweite Kontaktanschluss (28) relativ zum Substrat (10) eine niedrigere Kapazität aufweist als der erste Kontaktanschluss (26).
  7. Integrierte Halbleiterschaltung nach einem der vorangegangenen Ansprüche, wobei die Halbleiterschaltung eine Speicherschaltung mit einer Mehrzahl von Speicherzellen ist.
  8. Integrierte Halbleiterschaltung nach einem der vorangegangenen Ansprüche, bei welcher der Signalpfad (36) eine Datenleitung oder eine Adressleitung oder eine Steuerleitung ist.
  9. Integrierte Halbleiterschaltung nach einem der vorangegangenen Ansprüche, mit: einem Verstärker (38), der zwischen den Signalpfad (36) und die Kontaktanschlussflächen (26, 28) geschaltet ist.
  10. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 8, mit: einem ersten Verstärker (42), der zwischen den Signalpfad (36) und den ersten Kontaktanschluss (26) geschaltet ist; und einem zweiten Verstärker (44), der zwischen den Signalpfad (36) und den zweiten Kontaktanschluss (28) geschaltet ist.
  11. Integrierte Halbleiterschaltung nach Anspruch 10, ferner mit: einem Schalter (40), der zwischen Ein- und Ausgang des ersten Verstärkers (42) geschaltet ist, um den Verstärker (42) kurzzuschließen.
  12. Verfahren zum Herstellen einer integrierte Halbleiterschaltung, mit folgenden Schritten: Bereitstellen (52) eines Substrats (10) mit einer Schaltung (14, 18); Erzeugen (54) einer Mehrzahl von Verdrahtungsebenen (20), die durch Isolatorschichten (22) von einander und von dem Substrat (10) getrennt sind, auf dem Substrat (10); Erzeugen (56) eines Signalpfads (36) in den Verdrahtungsebenen (20) und/oder dem Substrat (10); Erzeugen (58) eines ersten Kontaktanschlusses (26) aus einem Stapel von Metallflächen (30) in mehreren der Verdrahtungsebenen (10), zum Verbinden des Signalpfads (36) mit einer externen Signalquelle oder einem externen Signalempfänger während eines Tests der integrierten Halbleiterschaltung; Erzeugen (60) eines zweiten Kontaktanschlusses (28) aus einer Metallfläche (34) in einer Verdrahtungsebene (20) oder aus einem Stapel von Metallflächen in mehreren Verdrahtungsebenen (20), zum Verbinden des Signalpfads (36) mit einer externen Signalquelle oder einem externen Signalempfänger während eines normalen Betriebs der integrierten Halbleiterschaltung, wobei der Abstand zwischen der Metallfläche (34) bzw. der untersten Metallfläche des Stapels des zweiten Kontaktanschlusses (28) und dem Substrat (10) größer ist als der Abstand zwischen der untersten Metallfläche (30) des Stapels des ersten Kontaktanschlusses (26) und dem Substrat (10).
  13. Verfahren nach Anspruch 12, ferner mit folgenden Schritten: Aufsetzen (62) einer Nadel einer Nadelkarte auf den ersten Kontaktanschluss (26), um eine elektrische Verbindung zwischen denselben herzustellen; Testen (64) der integrierten Halbleiterschaltung unter Verwendung der elektrischen Verbindung zwischen der Nadel und dem ersten Kontaktanschluss (26); und Verbinden (68) des zweiten Kontaktanschlusses (28) mit einer weiteren integrierten Halbleiterschaltung oder einer Platine.
DE102004041961A 2004-08-31 2004-08-31 Integrierte Halbleiterschaltung mit integrierter Kapazität zwischen Kontaktanscluss und Substrat und Verfahren zu ihrer Herstellung Expired - Fee Related DE102004041961B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004041961A DE102004041961B3 (de) 2004-08-31 2004-08-31 Integrierte Halbleiterschaltung mit integrierter Kapazität zwischen Kontaktanscluss und Substrat und Verfahren zu ihrer Herstellung
US11/214,114 US20060049511A1 (en) 2004-08-31 2005-08-29 Integrated semiconductor circuit and method for producing an integrated semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004041961A DE102004041961B3 (de) 2004-08-31 2004-08-31 Integrierte Halbleiterschaltung mit integrierter Kapazität zwischen Kontaktanscluss und Substrat und Verfahren zu ihrer Herstellung

Publications (1)

Publication Number Publication Date
DE102004041961B3 true DE102004041961B3 (de) 2006-03-30

Family

ID=35995373

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004041961A Expired - Fee Related DE102004041961B3 (de) 2004-08-31 2004-08-31 Integrierte Halbleiterschaltung mit integrierter Kapazität zwischen Kontaktanscluss und Substrat und Verfahren zu ihrer Herstellung

Country Status (2)

Country Link
US (1) US20060049511A1 (de)
DE (1) DE102004041961B3 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7413980B2 (en) * 2006-04-25 2008-08-19 Texas Instruments Incorporated Semiconductor device with improved contact fuse
FR2931586B1 (fr) * 2008-05-22 2010-08-13 St Microelectronics Grenoble Procede de fabrication et de test d'un circuit electronique integre
US10050362B2 (en) * 2016-03-03 2018-08-14 International Business Machines Corporation Electronic circuit card with connector edge having alternated TX and RX pins assignment
GB2554924A (en) * 2016-10-14 2018-04-18 Domino Uk Ltd Improvements in or relating to continuous inkjet printers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241046A (ja) * 1989-03-15 1990-09-25 Nec Corp 半導体集積回路の製造方法
US5719449A (en) * 1996-09-30 1998-02-17 Lucent Technologies Inc. Flip-chip integrated circuit with improved testability
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US20010052786A1 (en) * 1998-12-31 2001-12-20 Formfactor, Inc. A Delaware Coporation Special contact points for accessing internal circuitry of an integrated circuit
US6501186B1 (en) * 2001-07-25 2002-12-31 Taiwan Semiconductor Manufacturing Company, Ltd Bond pad having variable density via support and method for fabrication
US20030173667A1 (en) * 2002-03-13 2003-09-18 Yong Lois E. Semiconductor device having a bond pad and method therefor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053495B2 (en) * 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
US6781150B2 (en) * 2002-08-28 2004-08-24 Lsi Logic Corporation Test structure for detecting bonding-induced cracks
DE10345549B3 (de) * 2003-09-30 2005-04-28 Infineon Technologies Ag Integrierte Speicherschaltung
KR100622003B1 (ko) * 2004-11-16 2006-09-19 현대모비스 주식회사 차량의 조향장치용 토크센서

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241046A (ja) * 1989-03-15 1990-09-25 Nec Corp 半導体集積回路の製造方法
US5719449A (en) * 1996-09-30 1998-02-17 Lucent Technologies Inc. Flip-chip integrated circuit with improved testability
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US20010052786A1 (en) * 1998-12-31 2001-12-20 Formfactor, Inc. A Delaware Coporation Special contact points for accessing internal circuitry of an integrated circuit
US6501186B1 (en) * 2001-07-25 2002-12-31 Taiwan Semiconductor Manufacturing Company, Ltd Bond pad having variable density via support and method for fabrication
US20030173667A1 (en) * 2002-03-13 2003-09-18 Yong Lois E. Semiconductor device having a bond pad and method therefor

Also Published As

Publication number Publication date
US20060049511A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
DE60208579T2 (de) Mehrchip-verbindungssystem
DE10197124B4 (de) Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE10015744A1 (de) Ummantelte elektrische Verbindung für eine Anschlußstruktur
DE10019838A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE10392306T5 (de) Kontaktstruktur mit Siliziumtastkontaktgeber
WO2010040343A1 (de) Kondensatoranordnung und verfahren zum herstellen einer kondensatoranordnung
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE10138958A1 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE10249192A1 (de) Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
DE102004041961B3 (de) Integrierte Halbleiterschaltung mit integrierter Kapazität zwischen Kontaktanscluss und Substrat und Verfahren zu ihrer Herstellung
DE112017007145T5 (de) Zwischenplattenverbindungsstruktur
DE102006042005A1 (de) Eingebetteter Kondensatorkern mit einem Mehrschichtaufbau
DE2758826A1 (de) Logikkarte zur verbindung integrierter schaltkreisbausteine
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE102007036566A1 (de) Federkontaktierung von elektrischen Kontaktflächen eines elektronischen Bauteils
DE102017109515A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE60033115T2 (de) Oberflächenmontiertes Bauteil und montierte Struktur eines oberflächenmontierten Bauteils
WO2001093324A2 (de) Substrat zur aufnahme einer schaltungsanordnung sowie verfahren zu dessen herstellung
WO2010071905A1 (de) Verfahren zum design von signalleitungen in einer mehr-lagen-leiterplatte und solcherart hergestellte mehr-lagen-leiterplatte
DE102005018640B4 (de) Schaltungsanordnung
DE102013008858B4 (de) Kapazitätsstruktur

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee