DE2758826A1

DE2758826A1 - Logikkarte zur verbindung integrierter schaltkreisbausteine

Info

Publication number: DE2758826A1
Application number: DE19772758826
Authority: DE
Inventors: Donn Moore
Original assignee: Individual
Current assignee: Individual
Priority date: 1977-09-09
Filing date: 1977-12-30
Publication date: 1979-03-29
Also published as: US4242720A

Description

202 Samson Street, Apartment 107

Redwood City, California,

USA

P. H. JAKOS

an.-M

G. BEZOLO

nr ~TmrT nn n«i

23. 02. 1978 PH 12

Logikkarte zur Verbindung integrierter Schaltkreisbausteine

Die vorliegende Erfindung bezieht sich auf Hontageplatten für integrierte Schaltkreise, sowie deren Verbindung. Insbesondere bezieht sich die Erfindung auf eine Logikkarte zur Verbindung integrierter Schaltkreise hoher Frequenz, die mit hoher Packungsdichte auf der Karte angeordnet sind, wobei in der Karte Übertragungsweg-Abschlüsse ausgebildet sind.

Es werden integrierte Schaltkreise (ICs) für den Betrieb bei immer schnelleren Zyklusgeschwindigkeiten entwickelt. Typische IC-Betriebsgesehwindigkeiten liegen in Nano-Sekundenbereich; eine Nano-Sekunde ist eine milliardenstel (10"*°) Sekunde. In nächster Zeit kann damit ge-

909813/0625

- η*

rechnet werden, daß I¹J a entwickelt werden, die Arbeitsgeschwindigkeiten im Bereich von Pico-Sekunden, d.h. einer billionstel (10 ) Sekunde aufweisen.

Im Zusammenhang mit der vorliegenden Erfindung der Betrieb eines ICs verstanden als eine komplexe Folge von Schaltvorgängen, wobei Schalter an- oder abgeschaltet werden, abhängig davon, ob ein Signal oder eine Kombination von Signalen an den Eingängen der Schalter anliegt oder nicht. Diese Signale sind digital, d.h. das Vorhandensein oder Nichtvorhandensein einer Spannung ist ausschlaggebend, nicht aber der Betrag der Spannung. Dementsprechend arbeiten ICs als Antwort auf Signale, die sehr schnell die Zustände "Signal" und "kein Signal" wechseln.

Die Schalter und andere Elemente der ICs arbeiten bei sehr höhen Geschwindigkeiten. In einem guten Leiter, der keine Verzögerungen bzgl. der Signalfortpflanzung bewirkt, pflanzen sich elektrische Impulse mit annähernd Lichtgeschwindigkeit fort; IC-Schaltkreise arbeiten bei vergleichbaren Geschwindigkeiten. Eine grundsätzliche praktische Beschränkung der Geschwindigkeit eines ICs ergibt sich dadurch, wie weit ein Signal innerhalb des ICs bei der Lichtgeschwindigkeit zu laufen hat. Die erstaunliche Geschwindigkeit von ICs beruht auf deren kompakter Bauweise, so daß die Abstände, die von den Signalen zwischen verschiedenen Schaltungselementen zurückgelegt werden müssen, sehr gering sind. Der Anreiz, die Entfernungen zwischen einzelnen Bauelementen sehr klein zu halten, führte zu der Entwicklung von sogen. Medium scale integrated circuits (MSI) und Large scale integrated circuts (LSIs); einige Ausführungsformen der letztgenannten Schaltkreise haben eine Grundfläche in der Größenordnung von Quadratzentimetern, wohingegen ICs einen effektiven Bereich umfassen, der in kleinen Bruchteilen von Quadratzentimetern gemessen wird.

909813/0625

Ungeachtet ssiner Gi\53e ist jedes IG ein üaueleiaent, welches nur diejenigen Funktionen oder logischen Operationen durchführt, für die es speziell ausgelegt ist, abhängig entweder von der internen Anordnung des Bauelements oder von der Art der Beschaltung. Die Herstellung von ICs macht äußerst genaue, komplexe und kostspielige Herstellungsverfahren erforderlich. In den meisten Fällen sind daher ICs wirtschaftlicht nur dann herstellbar, wenn sie in großen Stückzahlen 'produziert werden. Es gibt viele Anwendungsfälle, in denen die hohe Arbeitsgeschwindigkeit von ICs erfordert wird, die Anzahl der insgesamt benötigten Bauelemente jedoch zu gering ist, um die Kosten von MSIs oder LSIs zu rechtfertigen. Als Folge davon steht eine Anzahl von ICs im Gegensatz von MSIs und LSIs zur Verfügung, die Konfigurationen (Funktionen) aufweisen, um sie als Blöcke bei der Herstellung größerer logischer Schaltkreise begrenzter Anzahl und spezieller Funktionsweise zu verwenden. Serartige Schaltungsblöcke werden auf speziellen Schaltungsträgern montiert, die für gewöhnlich als "Logikkarten" bezeichnet werden. Sie sind in entsprechender Weise auf den Schaltungsträgern verbunden, um die Gesamtfunktion der logischen Anordnung zu erhalten. Die einzelnen ICs werden auf den Trägern so dicht wie möglich angeordnet, um die Verbindungswege zwischen den einzelnen ICs so weit wie möglich klein zu halten, damit die Entfernungen zwischen den einzelnen Bauelementen keine Beschränkungen bezüglich der Geschwindigkeit in der gesamten Logikanordnung bewirken.

Bisher hatten die ICs, die bei der Baustein-Bauweise auf Logkikkarten verwendet wurden, keine Betriebsgeschwindigkeiten, die die Übertragungszeit zwischen einzelnen ICs auf einer Logikkarte merklich überschritten, und die relativ geringe Dichte, mit der diese ICs angeordnet oder auf den Logikkarten montiert waren, stellte kein ernsthaftes Problem dar. In jüngster Zeit jedoch wurden ICs mit schnel-

909813/0626

lea Betriebsgeschwiadigkeicen entwickele; Beispiele für diese neuen ICs sind die ECL-ICs (emitter coupled logic). ECL-ICs arbeiten bei Geschwindigkeiten im Nano-Sekundenbereich. (So hat z.B. der ECL-IC der Firma Fairchild semiconductor F 100 K eine Ansprechzeit von 0,7 Nano-Sekunden.) Werden ECL-ICs auf bestehende Logikkarten montiert, so entstehen zwei Probleme. Das erste Problem besteht darin, daß die Verbindungswege zwischen den einzelnen ICs so lang sind, daß sich die Verzögerungen der Signalübertragung zwischen den ICs einfach aufgrund der Entfernung spürbar auswirken. Das zweite Problem besteht darin, daß die Signalfrequenzen (die Geschwindigkeit, mit der die Signal spannung vom Zustand "kein Signal" in den Zustand "Signal" überwechselt) so hoch sind, daß die Verbindungen zwischen den ICs als Ubertragungsleitungen zu funktionieren beginnen, so daß sich zusätzliche Probleme der Signalreflexion und -herabsetzung und der Fortpflanzungsverzögerungen ergeben, die sämtlich durch frequenzbezogene Fehlanpassungen hervorgerufen werden. Diese Probleme wurden einerseits dadurch gelöst, daß auf der Oberfläche der Logikkarten mit den ICs Übertragungsleitungs-Abschlußelemente, wie z.B. Widerstände oder Widerstandsnetzwerke angeordnet wurden. Die einzelnen Widerstände koppeln die IC-Leitungen mit den Verbindungen zwischen den ICs und dienen als Übertragungsleitungs-Abschlußimpedanzen; dies geschieht, um eine höhere Signalübertragungseffizienz zu erreichen. Erhöhte Übertragungseffizienz zwischen ICs macht die Signalübertragung schneller und besser. Die Schwierigkeiten bei der Verwendung derartiger Widerstände und Widerstandsnetzwerke auf Logkikkarten besteht darin, daß sie Platz auf den Karten einnehmen. Somit müssen verschiedene ICs auf den Karten einen größeren Abstand von einander besitzen, und die Verzögerungen, die sich allein schon durch die Entfernung ergeben, bleiben erhalten oder werden noch erhöht. Hieraus ergibt sich, daß die gesamte

909813/0625

- tr r.-

aus einzelnen miteinander verbundenen schnellen ICs zusammengebaute Schaltung eine letztliche Arbeitsgeschwindigkeit hat, die wesentlich geringer ist als die Arbeitsgeschwindigkeiten der einzelnen IC-Bauelemente selbst, und zwar allein aufgrund der Entfernungen, die die Signale zwischen den einzelnen ICs zurücklegen müssen.

Im Hinblick auf das oben gesagte besteht ein Bedürfnis, verbesserte Lösungen anzugeben, um die ICs hoher Arbeitsgeschwindigkeiten auf Logikkarten dicht zu montieren, um dadurch die Entfernungen, welche die Signale auf den Verbindungswegen zwischen den einzelnen ICs zurücklegen müssen, soweit wie möglich zu reduzieren, während gleichzeitig eine Kompensation für die Übertragungsleitungseffekte erzielt wird, die in derartigen Verbindungen durch die Signalfrequenzen auftreten.

Die Erfindung trägt dem oben genannten Bedürfnis Rechnung. Die vorliegende Erfindung schafft eine verbesserte Sorte von Logikkarten, deren Verwendung besonders günstig ist bei ICs hoher Arbeitsgeschwindigkext, beispielsweise bei ECL-ICs. Die verbesserten Logikkarten ermöglichen es, die einzelnen ICs sehr dicht nebeneinander anzuordnen, wodurch die Signal-Übertragungszeiten zwischen den ICs reduziert wird. Die Übertragungsleitungs-Abschlußeinheiten werden jedoch effektiv im Inneren der Logikkarten, und nicht auf deren Äußerem gehalten, wo sie zuvor verhindert hatten, daß die ICs dicht gepackt werden konnten. Die Abschlußelemente für jedes auf der Karte zu montierende IC sind vorzugsweise in dem Bereich des Schaltungsträgers angeordnet, der durch das IC abgedeckt wird, wenn dieses auf der Karte montiert wird. Dementsprechend bestehen die einzigen Beschränkungen hinsichtlich der IC-Packungsdichte auf der Karte in der Größe des IC-Gehäuses selbst (diese Gehäuse sind für gewöhnlich wesentlich größer als der eigentliche Arbeits-

909813/0625

teil der XCs), sowie der Zwischenräume, die benötigt werden, um die ICs mit der Karte zu verbinden und Platz zu schaffen für die notwendigen Verbindungen.

Allgemein gesprochen schafft die vorliegende. Erfindung eine Verbesserte Logikkarte zur Verbindung integrierter Schaltkreise. Die Karte umfaßt eine Platte zur Aufnahme einer Anzahl von integrierten Schaltkreisbauelementen, wobei jedes IC eine Mehrzahl von Leitungen aufweist, die sich von ihm erstrecken. Die Platte umfaßt eine leitende Schicht, vorzugsweise als inneres Bauteil der Platte. Eine ausgewählte Anzahl von Löchern erstreckt sich durch den Schaltungsträger in Form ausgewählter Muster an jedem einer Mehrzahl von Plätzen auf der Platte. Wenigstens einige dieser Plätze entsprechen den Stellen, wo die integrierten Schaltkreise auf der Karte montiert werden können. In jedem der Löcher ist ein Leiter angeordnet. Die Leiter in jedem Muster definieren eine erste und zweite Gruppe· von Leitern. Ein Ende jedes Leiters der ersten Gruppe steht auf einer Seite der Platte ab, und die gegenüberliegenden Enden der Leiter der zweiten Gruppe stehen auf gegenüberliegenden Seiten der Platte ab, damit hieran entweder eine Leitung eines integrierten Schaltkreises oder eine Verbindungsleitung angebracht werden können. Abschlußeinrichtungen sind im Inneren der Platte vorgesehen und mit den in den Löchern vorgesehenen Leitern der ersten Gruppe in jedem Muster verbunden. Die Abschlußeinrichtungen sind weiterhin mit der leitenden Schicht verbunden und definieren eine Übertragungsleitungseinrichtung zwischen der leitenden Schicht und jedem in einem Loch angeordneten Leiter der ersten Gruppe.

Die oben skizzierte Erfindung ist vorteilhaft anwendbar bei ICs in unterschiedlichen Gehäuseformen bei unterschiedlichen Verbindungstechniken. Somit schafft die Erfindung in einer

9 0 9813/0625

Form eine'Logikkarte zur Montage und Verbindung von ICs einer doppelreihigen Anordnung (DIP dual inline pack), bei der die IC-Leitungen in zwei parallelen Leitungsreihen angeordnet sind, welche jeweils mit den Längskanten eines flachen rechteckigen Gehäusekörpers ausgerichtet sind, wobei sich die Leitungen der jeweiligen Reihen lotrecht zu der Gehäuseebene erstrecken. In einer anderen Form schafft die Erfindung eine Karte zum Montieren und Verbinden von ICs in Flachbauform, in welcher sich die einzelnen Leitungen parallel zu der Ebene des flachen, quadratischen oder rechteckigen IC-Gehäuses und von vier Kanten des Gehäuses erstrecken. Die Verbindungstechniken, die bei der vorliegenden Karte verwendet werden können, umfassen das "Stitchwire^-iHeftschweißen-y-Verbinden bei mit Stiften versehenen oder stiftlosen Schaltungsträgern und das Drahtwickelverfahren ("Wire "Wrap").

Ein bevorzugter Gedanke der Erfindung liegt darin, eine Verbindung für integrierte Schaltkreise zu schaffen, die eine Platte zur Aufnahme der integrierten Bauelemente aufweist. Die Platte umfaßt eine relativ gut leitende Schicht. Eine ausgewählte Anzahl von Löchern ist in der Platte in Form ausgewählter Muster auf einer Anzahl von Plätzen der Platte ausgebildet. In jedem Loch ist ein Leiter angeordnet. Die Leiter umfassen in jedem Muster eine erste und zweite Gruppe von Leitern. Die Leiter der ersten Gruppe stehen auf einer Seite der Platte mit einem Ende ab, während die Leiter der zweiten Gruppe in jedem Muster mit ihren gegenüberliegenden Enden auf gegenüberliegenden Seiten der Platte abstehen, damit somit die Leiter mit einer Leitung von einem ingegrierten Schaltkreis oder einem Leitungsdraht, oder beidem verbunden werden können. Im Inneren der Platte ist eine

909813/0626

Kopplungseinrichtung vorgesehen zum Verbinden der leitenden Schicht mit den in den Löchern befindlichen Leitern der ersten Gruppe in jedem Muster und zum Festlegen einer Übertragungsleitungs-Abschlußeinheit zwischen der leitenden Schicht und jedem Leiter.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 eine teilweise Draufsicht einer bekannten Logikkarte für die Montage mit 16, in zwei Reihen angeordneten Stiften versehene ICs und Einsteck-Widerstandsnetzwerken,

Fig. 2 einen Querschnitt gemäß der Linie 2-2 nach Fig. 1,

Fig. 3 eine teilweise Draufsicht (gleicher Maßstab wie Fig. 1) einer Logikkarte gemäß der Erfindung für die Montage von 16-stiftigen IGs,

Fig. 4- eine vergrößerte Querschnittansicht entlang der Linie 4- - 4 gemäß Fig. 3»

Fig. 5 eine Draufsicht einer anderen erfindungsgemäßen Logikkarte zur Montage und Verbindung von mit 24 Leitungen versehenen ICs flacher Bauart, wobei ein typischer Anwendungsfall der Karte gezeigt ist,

Fig. 6 eine Draufsicht der Rückseite der in Fig. 5 gezeigten Karte in einem Zwischenstadium der Herstellung der in Fig. 5 gezeigten Schaltung,

Fig. 7 eine Draufsicht (gleicher Maßstab wie Fig. 5 und 6) einer internen Bauelementschicht der Schicb-tmaterial-Logikkarte nach Fig. 5 und 6,

Fig. 8 eine vergrößerte Draufsicht desjenigen Teils der Logikkarte, der in Fig. 5 durch eine gebrochene

909813/0625

Linie 8 gekennzeichnet ist,

Fig. 9 eine vergrößerte Draufsicht des in Fig. 6 mit einer gebrochenen Linie 9 angeschlossenen Ausschnitts,

Fig. 10 eine vergrößerte Ansicht des in Fig. 7 mit einer gebrochenen Linie 10 angeschlossenen Ausschnitts,

Fig. 11 eine Detailansicht einer ersten Ätzmaske, die verwendet wird, um die in Fig. 10 gezeigte Gestalt der Logikkarte zu erhalten,

Fig. 12 eine zweite Ätzmaske, die dazu dient, die in Fig. 10 gezeigte Gestalt der Logikkarte zu erhalten,

Fig. 13 eine Ätzmaske, die in Verbindung mit der Rückseite des in Fig. 7 dargestellten Logikkartenteils verwendet wird,

Fig. 14 eine vergrößerte Teil-Querschnittsansicht eines Teils der in Fig. 5 gezeigten Logikkarte,

Fig. 15 einen vergrößerten Teil-Querschnitt, ähnlich wie in Fig. 14, eines anderen Teils der in Fig. 5 gezeigten Logikkarte,

Fig. 16 eine vereinfachte, teilschematische Darstellung einer typischen IC-Verbindung, wie sie in der in Fig. 5 dargestellten Schaltung zu finden ist,

Fig. 17 ein schematisches Diagramm, das der Darstellung nach Fig. 16 entspricht,

Fig. 18 eine vergrößerte Draufsicht eines Ausschnitts der Zwischenschicht der in Fig. 3 gezeigten Logikkarte,

Fig. 19 eine erste Ätzmaske für die Herstellung der in Fig. 3 gezeigten Logikkarte,

909813/0625

Fig. 20 eine zweite Ätzmaske für die Herstellung der in Fig. 3 gezeigten Logikmaske,

Fig. 21 eine vergrößerte Querschnittsansicht einer weiteren erfindungsgemäßen Logikkarte,

Fig. 22 eine Vorderflächen-Ätzmaske für die Herstellung der in Fig. 21 gezeigten Logikkarte,

Fig. 23 eine Rückseiten-Ätzmaske für die Herstellung der in Fig. 21 gezeigten Logikkarte,

Fig. 24 eine Draufsicht auf eine fertiggestellte Zwischen schicht der in Fig. 21 gezeigten.Logikkarte,

Fig. 25 eine erste Ätzmaske zur Herstellung der in Fig. gezeigten Zwischenschicht,

Fig. 26 eine zweite Ätzmaske, die zur Herstellung der in Fig. 24 gezeigten Zwischenschicht dient,

Fig. 27 ein teilweise schematisches Diagramm einer Anordnung, in der eine Tunneldiode als Übertragungsleitungsabschluß verwendet wird, und

Fig. 28, 29 und 30 jeweils Wellenformen, die die an bestimmten Stellen der in Fig. 27 gezeigten Anordnung auftretenden Signale verdeutlichen, welche zusammen zeigen, wie eine Tunneldiode in einer übertragungsleitungs-AbschluBeinheit eines erfindungsgemäßen Schaltungsträgers arbeitet.

Die Fig. 1 und 2 zeigen einen Ausschnitt einer bekannten Logikkarte 10 ,auf der mehrere 16-füßige DIP-ICs 11 montiert sind (DIP bedeutet, daß die 16 Füße oder Stifte

909813/0625

in zwei parallelen Heihen angeordnet; sind). Die ICs 11 sind in einen 4—reihigen Feld in einem vorbestimmten Muster auf der Karte 10 angeordnet. Typischerweise handelt es sich um ein 4 χ 5-Muster. Der Kartenkörper besteht grundsätzlich aus herkömmlichem gedrucktem Schaltungsträgermaterial oder dergleichen. Jedes IC 11 besitzt 12 Leitungen, die sich von jeder der zwei Längskanten des ICs erstrecken und die in der in Fig. 2 dargestellten Weise umgebogen sind, damit sie zueinander parallel und bezüglich der Grundfläche des im wesentlichen flach ausgebildeten IC-Körpers lotrecht angeordnet sind. Jede der Leitungen 12 wird von einem Buchsenstift 13 aufgenommen, der in der Karte 10 montiert ist, so daß die gegenüberliegenden Enden der Buchsenstifte auf gegenüberliegenden Seiten der Karte herausragen. In der in den Fig. 1 und 2 gezeigten bekannten Anordnung ist ein Widerstandsnetzwerk 14 neben jedem IC angeordnet. Jedes Widerstandsnetzwerk hat eine einreihige Gestalt (SIP, single in-line) und besitzt 8 Leitungen 15 (sh. Fig. 2), die von diesem abstehen, um von einer entsprechenden Anzahl von Buchsenstiften 13 aufgenommen zu werden. Auf einer Seite der Karte 10 , und zwar auf der anderen Seite der ICs und der Widerstandsnetzwerke, d.h. auf der rückwärtigen Seite der Karte, sind verschiedene Anschlußstifte in gewünschter Weise miteinander verbunden. In Fig. 2 sind die Verbindungen zwischen den Anschlußstiften durch Leitungen 16 ausgebildet, die vorzugsweise mit den rückwärtigen Enden der Anschlußstifte, beispielsweise unter Verwendung des Durchisolierungs-Elektroschweißverfahrens verbunden werden, das in der US-FS 3 627 970 beschrieben ist. Die Leitungsverbin dungen werden nach dem unter dem Begriff "Stitchweld" bekannten Verfahren hergestellt. Nach Wunsch können die rückwärtigen Enden der Anschlußstifte 13 so ausgebildet sein, daß sich sogenannte "Wire Wrap"-Verbindungen herstellen lassen.

909813/0625

if'ig. ⁷j und μ· zeigen eine Logikkarte oder einen Schaltungsträger 20 nach der vorliegenden Erfindung. Die Fig. 1 und 3 haben denselben Naßstab. Man erkennt, daß fünf: mit 16 Leitungen versehene ICs auf der Karte 20 angeordnet sind, und zwar auf demselben Platz, der auf der Karte 10 für vier gleiche ICs 11 benötigt wird. Somit ermöglicht die nach der vorliegenden Erfindung ausgebildete Karte 20 eine Anordnung der ICs 11 auf der Karte mit größerer Packungsdichte als auf der Karte 10 . Diese erhöhte Packungsdichte wird dadurch ermöglicht, daß von der Oberfläche der Karte 20 die Widerstandsnetzwerke 14 fortgelassen werden. Figur 4 ist eine vergrößerte Querschnittsansicht entlang der Linie 4-4 gemäß Fig. 3 und zeigt im Vergleich zu Fig. 2 die grundlegenden Unterschiede zwischen den Logikkarten 10 und 20 . Die Anschlußstifte 13 auf den Karten

10 und 20 können beispielsweise solche vom Typ Nr. 700508 der Firma Moore Systems sein, wobei die Verbindungen zwischen den Anschlußstiften "Stitchweld"-Verbindungen sind.

Wie in Fig. 4 gezeigt ist, ist die Logikkarte 20 speziell gekennzeichnet durch das Einschließen mehrerer Anschlußstifte

21 , die innerhalb der Gruppen der Anschlußstifte 13 , die für jeden IC-Platz auf der Karte vorgesehen sind, angeordnet. Nur ein einziges Ende der Anschlußstifte 21 steht von der Oberfläche, d.h. von der rückwärtigen Fläche des Schaltungsträgers ab, um eine Anschlußmoglichkeit für den Stift einer Verbindungsleitung zu schaffen. Bei den Verbindungen mit den Anschlußstiften 21 handelt es sich um "Stitchweld"-Verbindungen; die Anschlußstifte 21 können vom Typ 7ΟΟ5Ο6 der Firma Moore Systems sein. Nach Wunsch können die oberen Enden der Anschlußstifte 21 über die vordere Oberfläche der Logikkarte 20 ragen, jedoch ist es für die Ausführung der vorliegenden Erfindung nicht wesentlich, daß sie so angeordnet sind. Werden die "Stitchweld"-Verbindungen an den Anschlußstiften 21 unter Verwendung einer Vorrichtung her-

909813/0625

gestellt, die in den nS-Paterffcschriften 3 705 970 oder 3 860 782 beschrieben ist, dann sind die oberen Enden der Stifte zugänglich, um ein Zuführen dieser Schweißvorrichtung zu ermöglichen; werden jedoch die Verbindungen hergestellt mit einem Schweißapparat gemäß den US-Patentschriften 3 596 04-4 oder 3 822 373, dann brauchen die oberen Enden der Stifte nicht zugänglich zu sein, damit eine Leitung an das untere Ende der Stifte .21 angeschweißt werden kann.

Aus Pig. 4· ersieht man, daß das IC 11 so mit seinen Anschlußklemmen 13 in Eingriff ist, daß die oberen Enden der Anschlußstifte 21 überdeckt sind.

Die Logikkarte 20 ist weiterhin dadurch gekennzeichnet, daß sie als Schichtmaterialplatte aus diskreten Bauelementschichten zusammengesetzt ist, was z.B. ausführlich im Zusammenhang mit der Logikkarte 30 beschrieben ist. Kurz gesagt, setzt sich die Logikkarte 20 aus einer Oberschicht

22 , die aus einer Schicht herkömmlichen Epoxydglasmaterials für gedruckte Schaltungen ausgebildet sein kann, einer Zwischenschicht 23 und einer Unterschicht 24- zusammen, wel che ebenfalls aus einem herkömmlichen Schaltungsplattenmaterial hergestellt sein kann, das sich normalerweise aus Fiberglas und Epoxydharz zusammensetzt. Sie Zwischenschicht

23 wiederum setzt sich zusammen aus einer gut leitenden Schicht 25 » die vorzugsweise aus Kupfer besteht, sowie einer Widerstandsschicht 26 . Die leitende Schicht "25 und die mit Widerstand behaftete Schicht 26. sind selektiv ausgeätzt, um mehrere Widerstände 27 innerhalb der Logikkarte auszubilden, wobei jeder Widerstand mit einem entsprechenden Anschlußstift 21 verbunden ist. Wie weiter unten noch ausführlich beschrieben werden wird, stellen die Widerstände 27 intern in der Logikkarte 20 Ubertragungsleitungs-Abschlüsse dar.

909813/0625

Die vorliegende i^-rinduiiy v/ir α in din grundsätziiüJaeu Einzelheiten unter Bezugnahme auf die Fig. 5 bis 17 beschrieben, die eine Logikkarte 30 zeigen, deren Frontfläche in Draufsicht in Fig. 5 dargestellt ist. Die Logikkarte 30 ist eine mit zehn Plätzen versehene Logikkarte, auf der bis zu zehn jeweils mit 24 Leitungen versehene Flach-IGs 3^ montiert werden können. Die in Fig. dargestellten fünf ICs 31 sind Bauteile einer als Beispiel gewählten Schaltung, die durch die Logikkarte gebildet wird. Dies bedeutet, daß die fünf in Fig. 5 gezeigten ICs 31 Bauteile einer Funktionsschaltung sind, nämlich einem 128-bit-Wort-Generator. Die Karte 30 eignet sich jedoch für viele Schaltungsbeispiele. Die spezielle Eigenart der auf der Karte ausgebildeten Schaltung hängt ab von der Anzahl und dem Typ (den Typen) der auf den verschiedenen IC-Plätzen der Karte montierten ICs, sowie von der Art und Weise, in der die ICs durch die Verbindungsleitungen auf der Rückseite der Karte (sh. Fig. 6) verbunden sind. Dementsprechend sind auf der Karte mehrere Koaxial Verbinder 32 vorgesehen, um die Karte 30 für eine derartig vielfältige Anwendung auszubilden. Diese Koaxial-Verbinder 32, sowie mehrere mit gabelförmigen Enden versehene Anschlußstifte 33 werden jeweils an bestimmten Stellen auf der Karte angeordnet. Bei den Koaxial-Verbindern 32 handelt es sich um ELngangs/Ausgangs-Leitungen der Karte für Wechselstromsignale, und es kann sich bei ihnen um Elemente des Typs MicroDot, Serie 141, oder Selectro, Serie 50» handeln. Die Anschlußstifte 33 sind Eingangs/Ausgangs-Leitungen für Gleichstromsignale. Die Logikkarte 30 ist speziell ausge legt für die Verwendung von integrierten ECL-Schaltkreisen und hat dementsprechend Anschlüsse für die Leitungen 47> 47' und 47¹' zu den VCC-,VEE- und RT-Schichten der Karte mit der Nummer 6-Verbindungs-Hardware 3^- In. einer bevorzugten Form der Logikkarte 30 handelt es sich bei den Koaxial-Verbindern 32 um 50-Ohm-Verbinder.

909813/0625

Bei der in Fig. 5 gezeigten beispielhaften Schaltung handelt es sich bei den ICs 31 vorzugsweise um integrierte ECL-Schaltkreise mit 24 Leitungen vom Typ S-1OO K, Isoplanar II der Firma Fairchild Seniconductor. Diese Halbleiterbauelemente sind Flachbauelemente. 16 Leitungen 35 erstrecken sich parallel zu der Grundfläche des Bauelementes auf jeder der vier Seiten des quadratischen Gehäuses. Diese Leitungen sind beispielsweise durch Rückflußlötung mit den oberen Enden der entsprechenden Leiter-Anschlußstifte 13 verbunden, die von der Karte gehalten werden und deren gegenüberliegende Enden auf gegenüberliegenden Seiten der Zarte abstehen.

Der geschichtete Aufbau der Karte ist am besten in den Fig. 14 und 15 dargestellt. Das Gesamtschichtmaterial, welches den Körper der Logikkarte 30 bildet, setzt sich aus einer oberen und unteren Aluminiumschicht 36, bzw. 37 zusammen, deren entgegengesetzte Oberflächen die untere und ob0re Oberfläche 38 und 39 der Karte bestimmen. In einer bevorzugten Form der Logikkarte 30 haben die Aluminiumschichten 36 und 37 eine Stärke von 0,05 cm und sind auf ausgewählten Bereichen der Oberflächen 38 und 39 für Zwecke eloxiert, die weiter unten ausführlicher beschrieben werden. Eine Zwischenschicht 40 setzt sich grundsätzlich zusammen aus einer Schicht 41 herkömmlichen Epoxydglasmaterials für gedruckte Schaltungen, an deren unterer Oberfläche eine Schicht 42 aus Kupfer oder einem anderen gut leitenden Material haftet. Auf der oberen Fläche der Schicht 41 haftet eine dünne Schicht eines Widerstandsbehafteten Materials 43, über welcher wiederum eine dünne Schicht 44 aus Kupfer oder einem anderen gut leitenden Material angeordnet ist. Die Kupferschichten 42 und 44 haben eine Nennstärke von 0,00254 cm. In einer derzeit bevorzugten Ausführungsform der Logikkarte 30 kann die Zwischenschicht 40 erhalten werden von der Firma Micr Corporation, IO9OO Washington, Bulevard, Culver City, Californien. Diese Firma vertreibt solche Schichten unter

909813/0625

Bezeichnung "Micrply Ohmaga",. wobei sich die Bezeichnung "Ohmega" auf die Widerstandsschicht 43 bezieht. Bezüglich weiterer Einzelheiten der Viderstandsschicht 43 wird Bezug genommen auf die US-PS 3 691 007, 3 7^3 583 und 3 808 576. Die Zwischenschicht 40 haftet zwischen den Aluminiumschichten 36 und 37 durch eine obere und untere Bindeschicht 4-5, bzw. 46, bei denen es sich vorzugsweise um "H-Pilm"-Schichten mit einer Stärke von annähernd 0,00127 cm handelt.

In der Logikkarte 30 definiert die obere Aluminiumschicht die VEE-Ebene der Karte. Die untere Aluminiirmschicht 37 definiert die VCC-Ebene, während die leitenden Schichten 42 und 44 der Zwischenschicht 40 die RT-Ebene der Karte definieren. Entsprechende Verbindungen werden hergestellt durch die Verbinder 47, 47' ' und 47' im Zusammenhang mit der Nr. 6-Verbindungs-Hardware 3^, die in Fig. 5 gezeigt ist.

Es wurde oben bereits erwähnt, daß auf der Logikkarte 30 10 IC-Montageplätze 49 vorgesehen sind. Ein solcher Montageplatz ist im Detail in den Fig. 8, 9 und 10 gezeigt, zu denen entsprechend die Fig. 11, 12 und 13 gehören. Wie in diesen Figuren zu sehen ist, durchlaufen die Karte 30 mehrere Löcher in Form eines bestimmten Musters bei jedem Platz 49; auf der Karte 30 ist das Muster zwischen den einzelnen Plätzen 49 der Karte gleichförmig, obschon selbstverständlich das Lochmuster eines Platzes von dem eines anderen Platzes abweichen kann, falls dies erwünscht ist.

Wie in den Fig. 8, 9 und 10 zu sehen ist, setzen sich die Löcher am Platz 49 aus Löchern 50 mit relativ großem Durchmesser, zu denen die die Karte durchdringenden Anschlußstifte 13 gehören, und Löcher 51 eines relativ kleinen Durchmessers, zu denen die Anschlußstifte 21 gehören, zusammen. In jedem der Löcher jedes Musters ist ein Leiter angeordnet; im Fall der Löcher 50 besteht der Leiter aus

909813/0625

inschluSatift 13, wehrend 12 Fall dar Löcher 51 der Leiter aus einem entsprechenden Anschlußstift 21 besteht. Wie weiter unten ausführlicher erklärt werden wird, liegt es im Bereich dieser Erfindung, daß die Leiter durch plattierte Leiterdarstellungen, deren entsprechende Enden auf der unteren oder sowohl auf der unteren als auch auf der oberen Oberfläche der Karte herausragen, wie es der Fall ist, wenn die Verbindungen zwischen den in den Löchern befindlichen Leitern hergestellt werden durch eine "Stitchweld"-Verbindungstechnik unter Verwendung einer Schweißmaschine mit konzentrischen Elektroden, im Gegensatz zu einer "Stitchweld"-Maschine mit gegenüberliegenden Elektroden, wofür die Karte 30 speziell ausgelegt ist, wie aus der Zeichnung hervorgeht.

Die in den Löchern 50 und 51 jedes Musters angeordneten Leitern bilden eine erste und zweite Gruppe von Leitern in jedem einzelnen Muster. Somit stellen die Anschlußstifte 21, die in den Löchern 51 angeordnet sind, Elemente der ersten Leitergruppe in den Mustern 4-9 dar, während die Anschlußstifte 13 in den Löchern 50 Elemente der zweiten Leitergruppe in den Mustern darstellen. Die zweite Leitergruppe (Anschlußstifte 13) sind in den Mustern so angeordnet, daß sie die Leiter (Anschlußstifte 21) der zweiten Gruppe umgeben. Die Leiter der ersten Gruppe jedes Musters (Anschlußstifte 21) stehen auf einer Seite (der Unterseite 39) der Karte hervor. Die Leiter der zweiten Gruppe (Stifte13) stehen mit ihren gegenüberliegenden Enden auf gegenüberliegenden Seiten der geschichteten Karte hervor. Hiermit sind die oberen Enden der in der zweiten Gruppe der Löcher 50 angeordneten Leiter in der Lage, mit entsprechenden Leitungen 35 eines ICs 31 verbunden zu werden, während ihre unteren Enden im Bereich der Unterfläche 39 der Karte mit einem Verbindungsdraht 16 verbunden werden können, falls notwendig. Die Leiter der ersten Gruppe, d.h. die Stifte 21, können an ihren unteren Enden mit

909813/0625

einen Verbindungadraht Ib verbunden werden, uia die gewünschte Gesamtschaltung herzustellen.

Wenigstens einer der Leiter der zweiten Gruppe in jedem Lochmuster des IC-Platzes 49 macht leitenden Kontakt mit der oberen Aluminiumschicht 36■> welche, wie oben bereits erwähnt wurde, die VEE-Ebene der Karte darstellt. In den Fig. 8 und 9 ist ein solcher Leiter in jedem Muster der Logikkarte 30 vorhanden und mit 52 bezeichnet. Andererseits gibt es in jedem Muster wenigstens einen Leiter innerhalb der zweiten Gruppe der Löcher, welcher leitenden Kontakt nit der unteren Aluminiumschicht 37 herstellt, die, wie oben bereits erwähnt, die VCG-Ebene innerhalb der Logikkarte 30 darstellt. In der Logikkarte 30 sind zwei derartige Anschlußstifte vorhanden, sie sind in den Fig. 8 und 9 t>ei 53 kenntlich gemacht. Alle übrigen Leiter in den Löchern der zweiten Gruppe jedes Musters der Logikkarte 30 machen keinen leitenden Kontakt mit den Aluminiumschichten; sie werden in der Karte nur durch die Epoxydglasschicht 41 gehalten, welche ein Teil der Zwischenschicht 40 ist. Dies ist deutlich in Fig. 14 gezeigt. Somit sind mit Ausnahme der Anschlußstifte 52 und 53 in jeder Gruppe der Anschlußstifte 13 diese Anschlußstifte in der Logikkarte montiert, um als Durchführungen konstanter Impedanz von einer Seite der Karte auf die andere zu dienen. Der zu den Durchführungen konstanter Impedanz gehörige Impedanzwert entspricht im wesentlichen der charakteristischen Impedanz der Karte. Die charakteristische Impedanz der Karte bestimmt sich grundsätzlich aus der Verbindungshardware, die verwendet wird, um die gefertigte Logikkarte in einen Gesamtaufbau einzubeziehen, z.B. über die Koaxialverbinder 32. Im Fall der derzeitig bevorzugten Ausführungsform der Logikkarte 30, die in Fig. 5 dargestellt ist, beträgt diese charakteristische Impedanz 50 0hm, was durch die Verwendung der 50-Ohm-Koaxialverbinder 32 festgelegt wird. Die charakteristische Impedanz, die durch die "Stitchwire.'^Verbindungsdrähoe 16 bezüglich der VCC-Ebene

909813/0625

festgelegt wird, beträgt annähernd 50 Ohm; sh. hierzu: "High Speed Logic Packaging Usin.5 Stitchweld Tntsrconnaction Technology" von Moore, Owens and Adams, Session 25, 1976 Wescon Professional Programm, Western Electronic Show and Convention; September 14-17, 1976, Los Angeles, California".

Damit die Anschlußstifte 18 mit Ausnahme der speziell gekennzeichneten Stifte 52 und 53 als Durchführungen konstanter Impedanz in der Karte 30 funktionieren können, sind die Schichtwerkstoffe der Karte auf jeder Seite der Epoxydglasschicht 41 konzentrisch zu den Anschlußstiften 13 ausgebohrt, um ringförmige Ausnehmungen 5**· und 55 (sh. Fig. 14) zu bilden, die einen bestimmten Durchmesser bezüglich des Durchmessers der Anschlußstifte I3 aufweisen, und zwar an der Stelle, an der diese durch die Ausnehmungen verlaufen. Die Epoxydglasschicht 41 ist andererseits so ausgebohrt, daß sich die Bohrwandungen dicht an die Außenflä che der Anschlußklemmen 13 anlegen, damit diese Stifte sicher in ihrer Stellung innerhalb der Logikkarte gehalten werden; die bevorzugte Gestalt der Anschlußklemmen I3 ist vornehmlich in Fig. 4 gezeigt, während in den Fig. 14 und 15 die Struktur der Anschlußstifte vereinfacht dargestellt ist, um die Veranschaulichung zu erleichtern. Die als Durchführungen konstanter Impedanz in der Logikkarte 30 funktionierenden Stifte werden als Verbindungsstifte auf der Logikkarte bezeichnet, da sie vorgesehen sind, mit anderen Stiften desselben IC-Platzes oder mit Stiften anderer IC-Plätze über einen Verbindungsdraht 16 verbunden zu werden.

Die Impedanz zwischen Jedem Anschlußstift 13 und den Aluminiumschichten 36 und 37 der Logikkarte 30 ist gegeben durch den Ausdruck Zq** KCD^/DO, wobei Z_Q die Impedanz ist, K die relevante dielektrische Eonstante, D^ der Durchmesser der Ausnehmungen 54- und 55 und H^ der Durchmesser des Anschlußstiftes 13 in den Ausnehmungen 54 und 55 sind. Der Durchmesser der Ausnehmungen 5* und 55·ist bezüglich des Durchmessers der Stifte 13 im Zusammenhang mit dem Wert der dielektrischen Konstante so ausgewählt, daß sich bei einer

909813/0625

bevorzugten Logikkarte JO die charakteristische Impedanz, die über den Ausnehmungen zwischen den Anschlußstiften 13 und den Aluminiumschichten 36 und 37 vorliegt, annähernd 50 Ohm beträgt. Das heißt, diese Impedanz ist angepaßt an die charakteristische Impedanz der Karte, die grundsätzlich festgelegt wird durch die Koaxialverbinder 32.

Fig. 15 zeigt die Montage eines VEE-Stiftes 52 in der Logikkarte 30; es versteht sich, daß die Montage der VCC-Stifte 53 auf der Karte auf ähnliche Weise erfolgt, wie es in Fig. 15 dargestellt ist, jedoch dort bezüglich der Aluminiumschicht 37 anstatt der Aluminiumschicht 36. Jeder VEE-Stift ist mit der VEE-Ebene der Logikkarte 30 in leitendem Kontakt und wird durch diese gehalten, d.h. in diesem Fall durch die obere Aluminiumschicht 36. Die verbleibenden Bestandteile des gesamten Schichtmaterials werden konzentrisch zu dem VEE-Stift ausgebohrt, wie es in Fig. 15 dargestellt ist, um konzentrische Aufnahmen 57 für den Stift zu bilden. Es wurde oben bereits gesagt, daß die untere und obere Oberfläche 38 bzw. 39 der Logikkarte 30 selektiv eloxiert sind. Wird unbehandeltes Aluminium Luft ausgesetzt, so oxydiert es schnell. Aluminiumoxyd ist ein elektrischer Isolator. Eloxierung ist ein Vorgang, bei dem z.B. Aluminium in bekannter und stabiler kontrollierter Weise oxydiert wird. Die obere Oberfläche 38 der Karte wird in ihrem Gesamtbereich eloxiert, nachdem zu Beginn die Löcher für die Anschlußstifte 21, 13, 33 und für die Koaxiaiverbinder 32 gebohrt wurden, mit Ausnahme einer Ecke bei 56 (sh. 5)» an die die Verbindungsleitung 47'' mit der Karte verbunden ist, tun die erforderliche Vorspannung auf die VEE-Ebene der Karte zu geben. Kurz vor Einführen der VEE- und VCC-Stifte 52 und 53 in das gefertigte Schichtmaterial werden die Locher, in welche diese Stifte gesteckt werden sollen, zu endgültigen Durchmessern ausgebohrt, und dann werden die VCC- und VEE-Stifte in die entsprechenden Löcher unter Kraftaufwand eingepaßt. Da die Stifte mit Kraftaufwand in diese Löcher einge-

909813/0625

schoben "werden, streifen die ätiite jede Oxydschicivc, die sich an den Wandungen der Löcher ausgebildet haben kann, ab und stellen einen elektrischen Rundumkontakt mit den entsprechenden Aluminiumschichten dar, von denen sie gehalten werden.

Fig. 10 zeigt eine vergrößerte Draufsicht des IC-Platzes 49, welche die Zwischenschicht 40 veranschaulicht. Es wurde oben in Bezugnahme auf Fig. 4 erwähnt, daß mit jeder der Anschlußklemmen 21 intern in der Karte eine Übertragungsleitungs-Abschlußeinheit verbunden ist, welche im Falle der Logikkarte 30 ein Widerstand 27 ist. Der Widerstand, der in Fig. 10 dargestellt ist, wird in der Zwischenschicht 40 erreicht durch Ätzmasken 59 und 60 erster und zweiter Stufe, die in den Fig. 11 bzw. 12 gezeigt sind. Figur 7 ist eine Gesamtdraufsicht der Zwischenschicht 40, die vor dem Einbau der Zwischenschicht in das gesamte Schichtmaterial ausgebohrt wurde-

Die Ätzmaske 59 der ersten Stufe, von der der Ausschnitt eines einzelnen Platzes in Fig. 11 gezeigt ist, ist zum Ätzen sowohl der leitenden Schicht 44 als auch der Widerstandsschicht 43 der Zwischenschicht 40 in Bereichen 61 rund um jeden Anschlußstift 13 ausgebildet, einschließlich der VEE- und VCC-Stifte 52 und 43 und weiterhin in einem Bereich 62, um die Stellen für die Anschlußstifte 21. Der Bereich 62 ist so gestaltet, daß nach dem Ätzvorgang der ersten Stufe ein Arm 63 (sowohl in der Schicht 43 als auch in der Schicht 44) von der Umgebung jedes Lochs 51 zu dem nicht geätzten Hauptbereich der leitenden und mit Widerstand behafteten Schichten außerhalb des Bereichs reicht. Die Ätzmaske der zweiten Stufe ist im wesentlichen identisch mit der Maske der ersten Stufe, mit der Ausnahme (sh. Fig. 2), daß in jedem der Arme 63 eine Unterbrechung 66 vorgesehen ist zwischen der Stelle des Lochs 51 und demjenigen Teil der lei-

90 9813/0625

tenden Schicht 44, der beim ersten Ätzvorgang nicht entfernt wurde. Die Maske der zweiten Stufe dient lediglich zum Ätzen der leitenden Schicht 44, jedoch nicht des WiderstandsEiaterials 43· Geeignete Lösungen zum Ätzen sowohl der leitenden als auch der Widerstandsschicht 44 und 43 oder zum Ätzen lediglich der leitenden Schicht 44 sind von der Firma Micr Corporation erhältlich. Wird somit die Zwischenschicht 40 selektiv geätzt, indem zuerst unter Verwendung der Maske 59 der ersten Stufe ein Ätzmaterial benützt wird, welches sowohl auf die leitende Schicht 44 als auch auf die Widerstandsschicht 43 einwirkt, und wird danach unter Verwendung der Maske 60 der zweiten Stufe ein Ätzmaterial verwendet, welches nur auf die leitende Schicht 44 einwirkt, ergibt sich (wie in Fig. 10 zu sehen ist) eine Verbindung über die Widerstandsschicht 43 zwischen einem leitenden Pfad 64 um jedes Loch 5I ^ur*cL der leitenden Schicht 44. Diese Verbindungen über die Widerstandsschicht 43 bestimmen die Widerstände 27· In einer bevorzugten Ausführungsform der Logikkarte 30 haben die Widerstände 27 eine Impedanz von 50 Ohm.

Fig. 13 zeigt eine Teilansicht einer Maske 65 für einen IC-Platz 49, der dazu verwendet wird, die leitende Schicht 42 unten in der Zwischenschicht 40 fortzuätzen. Die Maske 65 ist so ausgebildet, daß die leitende Schicht 42 von der Unterseite der Zwischenschicht 40 in einem Bereich entfernt wird, der alle Stift-Montagelöcher für diesen Platz umgibt.

Die Anschlußstifte 21 werden so in die Logikkarte 30 einge führt, daß leitender Kontakt mit den Anschlußpfaden 64 der Widerstände 27 erreicht wird. Somit ist jeder Anschlußstift 21 mit dem Hauptteil der leitenden Schicht 44 nur über jeweils einen entsprechenden Widerstand 27 verbunden.

909813/0625

Fig. 16 ist eine halbscheiaatische Darstellung der Verbindung zwischen zwei Verbindungsklemmen 13 und zwei unterschiedlichen IC-Plätzen 49 auf der Logikkarte 30 mittels eines "Stitchweld"-Verbindungsdrahtes 16. In Fig. 16 sind zwei IC 31A und 31B dargestellt. IC 31A ist ein Sender, d.h. ein Generator eines Signals, das zu dem empfangenden IC 31B über einen Verbindungsdraht 16 geleitet werden soll. Wie oben erwähnt wurde, würde der Verbindungsdraht 16 bei den Betriebsfrequenzen für ECL-ICs normalerweise Probleme hinsichtlich der Übertragungsleitung aufweisen, d.h. Probleme der Signalreflexion von der Klemme 13D zurück zu dem Verbindungsdraht in Richtung auf die Klemme 13-A., sowie Probleme der Signalverminderung. Es wurde oben weiterhin schon gesagt, daß für den Fall, daß die Verbindung durch "Stitchweld"-Verbindung gemacht wird, die charakteristische Impedanz des Übertragungsdrahtes aufgrund seiner parallelen Lage bezüglich der benachbarten Aluminiumschicht der Logikkarte annähernd 50 Ohm beträgt. Für eine wirksame Signalübertragung vom IC 31A zum IC 31B über die Anschlüsse 13A und 13B ist es wichtig, daß die Impedanz der empfangenden Klemme 13D an die Impedanz der übertragungsleitung selbst angepaßt wird. Wie aus der obigen Beschreibung hervorgeht, wird diese Impedanzanpassung der Verbindungsklemme 13B an die Impedanz der Verbindungsleitung 16 dadurch bewirkt, daß die Verbindungsleitung sowohl mit dem Anschluß 13B als auch einer der Klemmen 21 unterhalb des ICs 31B verbunden wird. Somit ist an der Stelle des ICs 31B die Verbindungsleitung sowohl mit der Verindungsklemme 13B als auch mit einem Widerstand 27 verbunden, wobei letztere einen Wert hat, der der Impedanz der Verbindungsleitung entspricht. Somit wird eine wirksame Übertragung zwischen den Klemmen 13A und 13B erreicht, und das gewünschte Signal wird effektiv und wirkungsvoll mit einem minimalen Signalschwund und minimaler Fortpflanzungsverzögerung zu der Klemme 13B übertragen.

909813/0625

i'ig. 17 zeigt ein scheinatisches Diagramm, welches dem halbschematischen Diagramm gemäß Fig. 16 entspricht. In Fig. ist das empfangende IC 3IB dargestellt durch eine mit der Klemme 13B verbundene Last dargestellt, wobei an die Klemme I3B wirksam eine Impedanz 67 angeschaltet ist. Der Widerstand 67 repräsentiert die Impedanz der Durchführung konstanter Impedanz, die dem Verbindungsstift I3B zugeordnet ist. Wie in Fig. 17 zu sehen ist, ist der Widerstand 67 wirksam zwischen den Stift 13B und die VCC- und VEE-Ebenen der Karte geschaltet, während der Impedanz-Anpaßwiderstand 27 wirksam zwischen den Anschlußstift 13B und die RT-Ebene geschaltet ist, welche intern in der Logikkarte 30 durch die leitenden Schichten 42 und 44 definiert ist. Man sieht, daß es wünschenswert ist, daß die Bffektivwerte der Impedanzen 27 und 67 aufeinander abgestimmt sind. Wie sich aus der obigen Beschreibung ergibt, ist dies in der Logikkarte 30 der Fall.

Auf der Logikkarte 30 belegen die 10 IC-Plätze 49 einen Bereich, der 12,70 cm lang und 7,81 cm breit ist, das bedeutet 4,83 cm pro IC. (In einer anderen Form dieser Erfindung bezüglich der Karte 30 sind 144 jeweils mit 24 Leitungen versehene ECL-Flach-ICs in einem Bereich von 10,8 χ 31,75 cm

ρ montiert, das entspricht einer Packungsdichte von 2,37 cm pro IC*) Man kann weiterhin feststellen, daß die einzelnen IC-Plätze sehr dicht nebeneinander angeordnet ist. Diese hohe Packungsdichte der ICs auf der Logikkarte 30 bedeutet, daß nur minimale Zeit benötigt wird, damit ein Signal von einem IC-Platz zum anderen gelangen kann, wodurch die Gesamtschaltung (in der die einzelnen ICs Einzelteile bilden) bei Betriebsgeschwindigkeiten arbeiten, die den Betriebsgeschwindigkeiten der einzelnen ICs entsprechen. Diese hohe Packungsdichte der IC-Plätze auf der Logikkarte 30 wird ermöglicht durch die Übertragungsleitungs-Abschlußeinheiten (d.h.,durch die Impedanz-Anpaßwiderstände 27) für die Überträgungsleitun-

909813/0625

gen 16 im Inneren der Kartg selbst an Stellen, die sich unterhalb der entsprechenden ICs selbst befinden.

Die Aluminiumschichten 36 und 37 sind als Grundbauelemente der Logikkarte 30 vorgesehen, wobei diese Schichten innerhalb der Logikkarte VEE-, bzw. VCC-Leitungssammelschienen bilden und darüberhinaus Kühlkörper für die Absorption und Zerstreuung der beim Betrieb der ICs 31 erzeugten Wärme darstellen. Dementsprechend werden die notwendigen Kühlkörper durch die Logikkarte selbst gebildet, ohne daß zusätzliche platzraubende Elemente oder Strukturen auf der Logikkarte vorgesehen sein müssen. Die Ausbildung integraler Kühlkörper in der Logikkarte 30 ermöglicht, daß die Logikkarte selbst annähernd ein Watt thermischer Energie pro IC zerstreuen können. Demzufolge können die ICs sicher bei maximaler Betriebsfrequenz arbeiten.

Das Vorsehen der leitenden Schicht 42 in der Logikkarte 30

ist wahlfrei. Das Einschließen der zwei leitenden Schichten in der Zwischenschicht 40 wird vorzugsweise vorgenommen, um die Vielseitigkeit der Logikkarte zu erreichen.

Die untere Oberfläche 39 der Logikkarte 30 ist über ihren gesamten Bereich eloxiert mit Ausnahme eines Bereichs 58 (sh. Pig. 6), damit ein Anschlußdraht 47 wirksam mit der VCC-Ebene durch Verbinderhardware 34- verbunden werden kann.

Es wurde oben erwähnt, daß die in den Fig. 3 und 4 gezeigte Logikkarte 20 erfindungsgemäß ausgebildet ist. Die grundlegenden Bestandteile des Schichtmaterials, aus welchem die Karte 20 besteht, wurde ausführlich unter Bezugnahme auf Fig. 4 beschrieben. Fig. 18 stellt eine Draufsicht eines Ausschnitts der Zwischenschicht 23 der Karte 20 dar, die einen einzelnen Platz 70 für ein IC auf der Karte 20 and ferner Endbereiche zweier benachbarter Plätze umgibt. Fig.

909813/0625

clxj Zwischenschicht; in ilireia xeruiggestellcen Zustand nach zuvorigeo Bohren der Zwischenschicht, in der diese mit der Schicht 22 zusammengebracht werden kann. Fig. 19 und 20 sind Teilausschnitte von Ätzmasken 75 und 76 erster und zweiter Stufe, die dem in Fig. 18 gezeigten Ausschnitt der Zwischenschicht 23 entsprechen. Diese Masken dienen zur Herstellung der in Fig. 18 gezeigten Zwischenschicht. Es sei daran erinnert, daß die Logikkarte 20 so ausgelegt ist, daß auf ihr mit 16 Anschlüssen, die in zwei Reihen angeordnet sind (DIP), versehene ICs 11 montiert werden, während auf der Logikkarte 30 (sh. z.B. Fig. 5) mit 24· Leitungen versehene ICs in Flachbauweise angeordnet werden.

In Fig. 18 entsprechen die Kreise 71 den Bereichen, in denen die leitende Schicht 25 und die Widerstandsschicht 26 der Zwischenschicht 23 von der oberen Oberfläche der Zwischenschicht konzentrisch zu den Stellen der Verbindungsstifte 13 entfernt sind, wie es in Fig. 4- gezeigt ist. In Fig. 18 stellen die Punkte 72 diejenigen Stellen dar, in denen die Löcher schließlich durch die Zwischenschicht zwecks Montage der Anschlußstifte 21 gebohrt werden. Es sind sechs Anschlußstifte 21 an jedem Platz 70 der Karte 20. Fünf dieser sechs Anschlußstifte sind Widerstände 27 zugeordnet, die nur durch die Widerständsschicht 26 gebildet werden, während dem sechsten Anschlußstift in jeder Gruppe der Stifte 21 ein Widerstand zugeordnet ist, der ebenfalls lediglich durch die Schicht gebildet wird und der eine unterschiedliche Gestalt und somit einen von den Widerständen 27 abweichenden Widerstandswert hat.

Die Ätzmaske 75 der ersten Stufe und die Ätzmaske 76 der zwei ten Stufe sind in den Fig. ig, bzw. 20 dargestellt. Sie können vorteilhaft bei der Verarbeitung eines "Micrply Ohmeg.a"-Schichtmaterials in einen Endzustand verwendet werden. Die Maske 75 dient zum Definieren der Bereiche auf dem Grund-

909813/0625

material der Zwischenschicht, auf der sowohl die leitende Schicht 25 als auch die Widerstandsschicht 26 durch ein entsprechendes Ätzmittel fortgeätzt werden. Die Maske 76 definiert jene Bereiche der Zwischenschicht, auf der nur die leitende Schicht 25 fortgeätzt wird, um somit die Widerstände 27 und 73 bei jedem IC-Platz 70 zu bilden. Im Hinblick auf die obige Beschreibung der Fig. 11 und 12, denen die Fig. 19 und 20 in ähnlicher Weise entsprechen, wird auf eine detaillierte Beschreibung der Masken 75 und 76 verzichtet. Es ist jedoch klar, daß bei jedem IC-Platz 70 auf der fertiggestellten Logikkarte 20 mit jedem Anschlußstift 21 ein entsprechender Widerstand 27 oder 73 verbunden ist, die jeweils als Übertragungsleitungs-Abschlußelement dienen, um die wirksame Verbindung einzelner Anschlußklemmen 13 in unterschiedlichen IC-Plätzen der Karten zu erleichtern; in diesem Zusammenhang hat die obige Beschreibung der Fig. 16 und 17 Bedeutung.

Fig. 21 stellt eine vergrößerte Querschnittansicht einer weiteren Logikkarte 80 gemäß dieser Erfindung dar; Fig. 22 bis 27 beziehen sich ebenfals auf die Logikkarte 80. Der Aufbau der Karte 80 ist sehr ähnlich dem Aufbau der Karte 20, mit der Ausnahme, daß die obere und untere Oberfläche 81, bzw. 82 der Karte 80 durch leitende Schichten 83, bzw. 84 gebildet werden, wohingegen derartige Schichten in dem Schichtmaterial der Karte 20 nicht vorhanden sind. Wie aus den Fig. 22 bis 27 hervorgeht, dient die Logikkarte 80 zum Montieren und Verbinden von mit 24 Stiften versehenen doppelreihigen ICs, bei denen es sich vorzugsweise um die DIP-(dual in-line pack) Konfigurationen des ECL-Flachbau-ICs y\ handelt, das oben im Zusammenhang mit Fig. 5 und folgenden beschrieben wurde. In der Logikkarte 80 definiert die leitende Schicht 83 eine VEE-Ebene der Karte, während die leitende Schicht 84 eine VCC-Ebene bildet. Jedes der ICs ist auf der Karte 80 an einem entsprechenden IC-Montageplatz 86 angeordnet, von denen zwei jeweils in den Fig. 22 bis

909813/0625

mit '!'eilen benachbarter Plätze gezeigt sind. Die Fig. 22 bis 27 veranschaulichen die extrem dichte Anordnung der mit 24 Anschlußstiften versehenen DIP-IGs 85 auf der Karte 80.

Wie deutlich in Fig. 21 zu sehen ist, setzt sich die Karte 80 aus einem Schichtmaterial zusammen, welches eine Zwischenschicht 87 umfaßt, die aus dem gleichen Zwischenschichtmaterial hergestellt werden kann, wie die Zwischenschicht 4-0 der Logikkarte 30. Das Schichtmaterial der Karte 80 umfaßt weiterhin eine aus einem Epoxydglassubstrat für gedruckte Schaltungen bestehende Schicht 88, die eine leitende Schicht 83 auf ihrer oberen Oberfläche trägt und die auf der oberen Oberfläche der Zwischenschicht 87 mittels einer entsprechenden (nicht gezeigten) Bindeschicht haftet. Die Zwischenschicht 87 der Karte 80 setzt sich zusammen aus einem Grundsubstrat 89 (gebildet durch eine Schicht aus Epoxydglasmaterial für gedruckte Schaltungsträger), an dessen unterer Oberfläche eine leitende Schicht 82 haftet und auf dessen oberer Oberfläche eine aus einem Widerstandsmaterial bestehende Schicht haftet (vorzugsweise eine Schicht aus dem "Micr Corporation Omega"-WiderStandsmaterial), über der eine aus leitendem Material, wie z.B. Kupfer, bestehende Schicht 91 angeordnet ist. Bei den IGs 85 kann es sich um eine von der Firma Fairchild Semiconductor hergestellte integrierte ECL-Schaltung vom Typ S 100 K Isoplanar II handeln. In anderen Worten, das Halbleiterchip, welches die eigentliche integrierte Schaltung darstellt, ist dasselbe in beiden integrierten Schaltkreisen 31 und 85· Das Gehäuse dieses Ships der Bauteile 31 und 85 ist unterschiedlich ausgebildet, indem das IC 31 ein flaches Gehäuse aufweist, während das IC 85 eine DIP-Konfiguration aufweist und eine wesentlich. größere Gesamtgröße aufweist als die Flachgehäuse.

Man erkennt nun, daß eine Logikkarte gemäß der vorliegenden Erfindung gekennzeichnet ist durch den Einschluß von Über-

909813/0625

iusssxi innerhalb dar Logikkarte, zugehörig zu den Leitern, die in den ersten und zweiten Gruppen der durch die Logikkarte laufenden Löcher an jedem IC-Montageplatz. Die in der zweiten Gruppe der Löcher in Jedem IC-Montageplatz angeordneten Leiter sind zur Verbindung der IC-Eingangs/Ausgangs-Leitungen in der oben beschriebenen Weise vorgesehen. Dementsprechend gibt es bei jedem IC-Platz 86 auf der Karte 80 (sh. z.B. Fig. 22) zwei parallele Reihen von Verbindungsanschlüssen 13- Diese Reihen sind auf Mittellinien beabstandet, die dem Mitte-zu-Mitte-Abstand zwischen den parallelen Teilen der Leitungen entsprechen, welche sich von gegenüberliegenden Längskanten eines DLP-ICs 85 erstrecken. Zwischen diesen zwei Reihen von Verbindungs-Anschlußstiften 13 sind zwei Reihen von Anschlußstiften 21 vorgesehen; in jeder Reihe sind sechs Anschlußstifte 21 vorhanden. Dementsprechend gibt es an jedem IC-Platz 86 zwei Reihen von je 12 Anschlußstiften 13, zwischen denen zwei Reihen von sechs Anschlußstiften 21 angeordnet sind, wobei die 36 Anschlußstifte jeweils in einem entsprechenden Loch durch die Logikkarte angeordnet sind. -

Da es sich bei dem IC 85 vorzugsweise um ein P 100 K ECL-IC handelt, ist es notwendig, daß VEE- und VCC-Vorspannungen an die entsprechenden IC-Leitungen 12 gelegt werden. Einer der Anschlußstifte 13, der in Fig. 21 mit 93 bezeichnet ist, ist eine VEE-Klemme, und zwei der Verbindungs-Anschlußstifte (sh. °A in Fig. 21) werden als VCC-Klemmen verwendet. Alle übrigen Anschlußstifte 13 an jedem IC-Montageplatz 86 kommen lediglich mit der Epoxydglasschicht 89 der Zwischenschicht 87 in Eontakt und definieren Durchführungen konstanter Impedanz in der Karte 80 in der oben beschriebenen Weise. Wie in Fig. 21 zu sehen ist, ist die VEE-Klemme 93 an ihrem oberen Ende in engem leitenden Kontakt mit der leitenden Schicht 83 oben auf der Kartenplatte. Jeder der Anschlußstifte 94 steht in engem leitenden Kontakt mit der leitenden Schicht

909813/0625

- yr -

-S-- η·\:' dec ua-jDve:: oc;^^; der .-!I·.:;· ;■-;, <oo-i die Verlieht 8·^;ί-als VCC-Jibene der Karte verwendet wird. Fig. 22 zeigt den zwei Plätze umfassenden Ausschnitt einer Ätzmaske, die bei der Herstellung der Karte 80 dazu verwendet wird, das exakte Muster der leitenden Schicht 85 auf der Isolierschicht 88 auszubilden. In Fig. 22 definieren die Kreise 95 denjenigen Bereich, in dem die obere leitende Schicht 85 konzentrisch zum oberen Ende jedes Anschlußstiftes 15 entfernt wird. Die Kreise 96 zeigen, wie die obere leitende Schicht in der Umgebung jeder Anschlußklemme 21 entfernt wird. Bei 97 in Fig. 22 ist gezeigt, wie eine leitende Verbindung zwischen dem oberen Ende eines VEE-Anschlußstiftes 95 und der leitenden Schicht 85 hergestellt wird. Figur 25 stellt andererseits eine Ätzmaske für die untere leitende Schicht 84 dar; die Kreise 98 und 99 entsprechen den Kreisen 95 und 96 nach Fig. 22. Bei 100 in Fig. 25 ist gezeigt, wie die leitende Schicht 84 verwendet wird, um eine leitende Verbindung der leitenden Schicht 84 mit jedem der VCC-Anschlußstifte 94 zu erhalten.

Figur 24 zeigt eine Draufsicht auf einen zwei Plätze umfassenden Ausschnitt der Zwischenschicht 87 nach dem ersten und zweiten Ätzvorgang. In den Fig. 24, 25 und 26 deuten die Punkte 105 die Stellen an, an denen die Zwischenschicht zur Aufnahme der Anschlußstifte 21 aufgebaut wird. Die Fig. 25 und 26 stellen Teile der Masken 105 und 106 der ersten, bzw. zweiten Stufe dar, die bei der Herstellung der Zwischenschicht 87 verwendet werden, wie in Fig. 24 zu sehen ist. Die Maske 105 definiert die Bereiche, in denen sowohl die leitende Schicht 91 als auch die Widerstandsschicht 90 von dem Substrat 89 durch den ersten Ätzvorgang entfernt werden. Die Maske 106 definiert diejenigen Bereiche, in denen lediglich die leitende Schicht 9^ von der Zwischenschicht nach Abschluß des ersten Ätzvorgangs entfernt wird. Aus den Fig. 24, 25 und 26 geht hervor, daß die Zwischenschicht nach dem Einbau in das die Karte 80 bildende Schichtmaterial 12 Wider-

909813/0625

stände 103 (bei ,jedem IC-Platz 86) ergibt, die einon Pfad 109, der durch die leitende Schicht 91 um die Stellen 105 jedes Anschlußstiftes 21 gebildet wird, verbinden. Das andere Ende jedes Widerstandes 108 ist mit der leitenden Schicht 91 verbunden, die in der. fertiggestellten Logikkarte die RT-Ebene der Karte darstellt; hierzu wird auf die obige Beschreibung der Karte 50 verwiesen.

Es wurde oben bereits erwähnt, daß eine DIP-Gestaltung eines P 106 K-ECL-ICs wesentlich größer ist als eine Ausbildung in Flachbauform derselben integrierten Schaltung. Dementsprechend nimmt jedes DIP-IC 85 einen größeren Bereich auf der Oberfläche der Logikkarte 80 ein, als er von der Flachbauform desselben integrierten Schaltkreises auf der Oberfläche der Logikkarte 50 eingenommen wird. Daraus folgt, daß die DIP-Verpackung des Grund-IC-Chips besser die durch das IC-Chip beim Betrieb erzeugte Wärme abführen kann. Dementsprechend können die VCC- und VEE-? Ebenen der Logikkarte 80 aus dünnen Kupferschichten mit einer Stärke von 0,00245 cm bestehen. Auf der Karte 80 brauchen die VEE- und VCC-Ebenen nicht als Kühlkörper zu wirken; die durch ein IC 85 erzeugte Wärme wird in angemessener Weise durch den IC-KÖrper selbst verteilt. In der Karte 50 jedoch kann die durch das IC y\ erzeugte Wärme nicht durch das IC-Gehäuse selbst abgeleitet werden: Daher werden Aluminiumschichten sowohl als VEE- und VCC-Ebenen, als auch als Kühlkörper verwendet, um der von den ICs abgegebenen thermischen Energie gerecht zu werden.

In einer beispielhaften Form der Karte 80 sind 216 DIP-ICs 85 in einem Bereich von 619*2 cm angeordnet. Dies entspricht einer Packungsdichte von einem IC pro 2,86 cm .

In der obigen Beschreibung der Ausföhrungsformen der vorliegenden Erfindung wurde der Ausdruck "übertragungsleitungs-

909813/0625

Abschluß", bzw. "Übertragungsleitungs-Abschlußelement" im Zusammenhang mit den Impedanz-Anpaßwiderständen verwendet, die zu jedem Anschlußstift 21 in mehreren IC-Montageplätzen auf unterschiedlichen, in der Zeichnung dargestellten Logikkarten gehören. Dieser Ausdruck wurde verwendet, weil ein Widerstand nicht das einzige elektrische Bauelement ist, welches im Zusammenhang mit den Anschlußstiften 21 verwendet werden kann, um sicherzustellen, daß das durch ein IC erzeugte Signal wirksam an einer Eingangskiemme eines anderen empfangenden IC aufgenommen wird. Ein anderes Bauelement, welches im Zusammenhang mit den Anschlußstiften 21 als Übertragungsleitungs-Abschlußelement verwendet werden kann, ist eine Tunneldiode. Eine solche Tunneldiode als Bestandteil eines Übertragungsleitungs-Abschlußelementes ist in den Fig. 27 "bis 30 dargestellt. Wie in Fig. 27 zu sehen ist, welche der Fig. 17 ähnelt, hat ein Übertragungsleitungs-Element (TLTD) 110,welches eine Tunneldiode umfaßt, seinen Ausgang mit einer Empfangskienuae 13B verbunden, mit welcher ebenfalls eine Last 69 verbunden ist, die ein empfangendes IC darstellt, das eines der ICs 11, 31 oder 85 gemäß der obigen Beschreibung sein kann. Ein Signal soll zu der Last 69 über einen Verbindungsdraht 16 von einem Signalgenerator 111, der ein sendendes IC an einem sendenden IC-Platz A darstellt (dieses IC kann ebenfalls irgendeines der ICs 11, 3"I oder 85 sein). Der Eingang des TLTD 110 ist mit einer Klemme 22B an einem empfangenden IC-Platz B verbunden, wo ebenfalls die Last 69 und die Klemme 13B angeordnet sind. Der Draht 16 ist mit der Station B über eine Klemme 22 B verbunden, so daß das TLTD 110 in Serie geschaltet ist mit dem Verbindungsdraht an der Empfangsstation B. Das TLTD ist vorzugsweise ein kleiner Schaltkreis oder ein kleines Netzwerk, welches zusätzlich zu einer Tunneldiode abhängig von der Betriebsfrequenz einen Gleichstrom-Koppelkondensator und andere entsprechende Bauelemente umfaßt. Das TLTD (transmission line

909813/0625

termination device = ttbertragungsleitungs-Abschlußelement) besitzt eine Vorspannungskiemne 112 (BIAS), die durch die leitende Schicht 42 einer erfindungsgemäßen Logikkarte, ähnlich der Logikkarte 3» gebildet sein kann; das TLTD ist in der Karte in Verbindung mit der leitenden Schicht 44 gebildet. Die Verbindungen des TLTD mit den Kontaktstiften 133 und 22 B befinden sich innerhalb der Karte.

Eine Tunneldiode ist ein elektrisches Bauelement, das entweder vollständig leitet oder vollständig nichtleitend ist, abhängig von den durch die Tunneldiode erfaßten Zuständen. Eine Tunneldiode ist äußerst empfindlich bezüglich Zustandsänderungen an ihrem Ausgang. Eine Tunneldiode schaltet sehr schnell vom Zustand "nichtleitend" auf "vollständig leitend" oder umgekehrt um und es unterscheidet deutlich einen Zustandswechsel. Insbesondere wird die Tunneldiode innerhalb des TLTD 110 so ausgebildet, daß sie von einem nichtleitenden Zustand in einen leitenden Zustand umschaltet, sobald sie eine leichte Änderung an der Klemme 22 D vom Zustand "kein Signal" auf einen schwachen Zustand "Signal" feststellt. Die Tunneldiode schaltet vom leitenden Zustand in einen nichtleitenden Zustand um, sobald sie beginnt, an der Klemme 22 B festzustellen, daß die Größe des über den Verbindungsdraht 16 der Klemme 22 B zugeführten Signals abnimmt. In der in Fig. 27 dargestellten Anordnung ist kein Versuch unternommen, die Impedanz der Klemmen I3B und / oder 22 B an die Impedanz des Verbindungsdrahtes 16, welcher als Übertragungsleitung gedacht wird, anzupassen. Der Effekt auf die Last 69 ist jedoch der, als ob ein Impedanz-Anpaßwiderstand mit einem Widerstandswert, welcher der Impedanz des als Übertragungsleitung angesehenen Verbindungsdrahtes 16 entspricht, tatsächlich an die Klemme I3B angeschlossen wäre.

Figuren 28, 29 und 30 zeigen den Betrieb der in Fig. 27 gezeigten Schaltung an unterschiedlichen Stellen der Schal-

909813/0625

+run-narord.-iun^ i.i enirr^^s^uinden "eirpunkhen t., und t-,. Figur 28 zeigt einen Signalimpuls 113* ^wie er durch den Signalgenerator 111 bei der IC-Station A erzeugt wird. Der Impuls 116 ist ein Rechteckimpuls mit einem anfänglichen "Nichtsignal"-Wert bei 114, einer Anstiegsflanke 115, einer Abfallflanke 116, zwischen denen das Signal einen konstanten Spitzenwert 117 einnimmt. Der Abfallflanke folgt ein "Nicht-Signal"-Wert 118. Figur 29 zeigt eine im wesentlichen sinusförmige Wellenform, die zwischen zwei "Nicht-Signal"-Zuständen 121 und 122 vorliegt. Die Wellenform 120 repräsentiert die Gestalt des Rechteckimpuls-Signals 113, wie es von der Verbindungsleitung 116 an die Klemme 22B gegeben wird. Da kein Versuch unternommen wird, die Impedanz der empfangenden Klemme an die effektive Impedanz der Verbindungsleitung 16 anzupassen, wird die Übertragung des Rechteckimpulses 113 zu der Station B nicht wirksam durch die Verbindungsleitung 16 durchgeführt. Die Folge davon ist, daß der scharfe Rechteckimpuls 113» der durch den Signalgenerator 111 erzeugt wurde, in eine abgerundete Wellenform 120 verschlechtert ist, wenn dieses Signal bei der Station B ankommt. Das TLTD 110 ist so ausgelegt, an die Klemme I3B eine Spannung anzulegen, die dem Wert des erzeugten Impulses 113 hei der Spitze 117 entspricht, und zwar soll dies zu den richtigen Zeitpunkten geschehen. Wird der erzeugte Impuls 113 an der Klemme 22B in seiner verschlechterten Form, die durch die Wellenform 120 angedeutet ist, empfangen, so wird das anfängliche Anwachsen des verschlechterten Impulses 120 über den "NichtSignal "-Zustand 120 durch die Tunneldiode bei dem TLTD 110 gefühlt. Das heißt, der anfängliche Anstieg 123 der Wellenform 120 wird zum Zeitpunkt t* durch die Tunneldiode wahrgenommen, wodurch die Tunneldiode vollständig leitend wird. Dementsprechend wird die an das TLTD an seiner Vorspannungsklemme 112 angelegte Spannung unmittelbar und richtig an die Klemme I3B und zu der Last 69 durchgelassen. Dies wird in Fig. 30 bei 125 dargestellt, die die Änderung des TLTD 110

909813/0625

von eineii nichtleitenden in einen vollständig 1 ei t ^ nie η. Zustand verdeutlicht. Die Tunneldiode und das TLTD bleiben vollständig leitend, solange das über den Verbindungsdraht 16 an die Klemme 22B gegebene Signal fortfährt, bis zu einem Maximalwert bei 126 anzuwachsen (sh. Pig. 29 beim Zeitpunkt t~)· Die Tatsache, daß die Tunneldiode zwischen den Zeitpunkten t^ und %2 vollständig leitend ist, wird bei 127 in Pig· 30 verdeutlicht. Beim Zeitpunkt 2 jedoch beginnt der Wert des der Klemme 22B über den Verbindungsdraht 16 zugeführten Signals abzufallen, sobald die Wellenform 120 ihr Maximum überschreitet. Dies stellt eine empfindliche Änderung des Zustandes in der Wellenform 120 dar, der durch die Tunneldiode als bedeutsame Änderung der Zustände an der Klemme 22D festgestellt wird· Dementsprechend schaltet die Tunneldiode von ihrem leitenden Zustand in ihren nichtleitenden Zustand um; dies ist in Fig. 30 unter dem Zeitpunkt t~ hei 128 dargestellt. Danach verbleiben die Tunneldiode und das TLTD nichtleitend bis wiederum der anfängliche Anstieg eines weiteren verschlechterten Impulses festgestellt wird, welcher über den Verbindungsdraht 16 von dem Signal generator 111 der Klemme 22B zugeführt wird.

Aus einer Betrachtung der Pig. 30 geht hervor, daß der Effekt des TLTD 110 darin besteht, an der Klemme 13B für die Beaufschlagung der Last 69 eine neue Rechteck-Wellenform 130 zu regenerieren. Eine solche Regeneration vollzieht sich im wesentlichen schrittweise mit dem erzeugten Impuls 113· Die Impulserzeugung tritt ein in Abhängigkeit der Beaufschlagung der Klemme 22D mit der verschlechterten Form des erzeugten Impulses 113· Somit ist der Effekt bezüglich der Last 69 der gleiche als ob die Klemme 13B bezüglich der Impedanz vollständig an die Übertragungsleitung 16 angepaßt wäre. Obschon das TLTD 110 nach einem völlig anderen Prinzip arbeitet als der Widerstand 27 in Pig. 17, ist der Effekt bezüglich der Last 69 derselbe. Dementsprechend wird der Be-

909813/0625

griff "Ubertrasun£sleitungs-At>schlu3" zur Beschreibung sowohl des WiderStandes 27 (sh. Fig. I7) und der Anordnung 110, die eine Tunneldiode umfaßt, gebraucht, ebenso wie im Zusammenhang mit irgendeinem anderen elektrischen Bauelement, welches den gleichen Effekt bezüglich der Last 69 hat.

Bei der obigen Beschreibung der Fig. 27 bis 30 wurde angenommen, daß der Impuls I30 an der Klemme I3B exakt synchron mit der Erzeugung des Impulses 113 durch den Signalgenerator 111 geschieht. Es versteht sich jedoch, daß eine geringfügige Verzögerung zwischen der Erzeugung der Impulse 113 und 130 aufgrund der Tatsache eintritt, daß der Signalgenerator und die empfangende Klemme örtlich voneinander getrennt sind; es wird ein diskreter Zeitraum benötigt, damit der erzeugte Impuls 113 in seiner verschlechterten Form an der empfangenden Station B auftritt. Diese zeitliche Nacheilung ist jedoch äußerst kurz, und sie kann für die obige Beschreibung vernachlässigt werden.

Tunneldioden sind relativ einfache Halbleiter-Bauelemente, die in einem sehr kompakten Bereich ausgebildet sein können. Dem Fachmann, der durch diese Erfindung angesprochen wird, ist klar, daß eine Reihe von Tunneldioden-TLTDs zusammen mit anderen Schaltungselementen einfach in einer Zwischenschicht des Schichtmaterials der Logikkarte gemäß der vorliegenden Erfindung an Stellen der Karte ausgebildet werden können, weiche den Stellen der oben beschriebenen internen Impedanz-Anpaßwiderständen entsprechen. Solche Tunneldioden-TLTDs können hergestellt werden durch eine Technologie, bei der ein dünner Halbleiterfilm durch Niederschlag aufgebracht wird; diese Technologie ist dieselbe, die bei der Herstellung von mikroelektronischen Schaltkreisen angewendet wird; hierzu wird verwiesen auf "Scientific american, September 1977".

909813/0625

Aus der obigen Beschreibung geht hervor, daß die vorliegende Erfindung in wirksamer Weise den eingangs genannten Bedürfnissen Rechnung trägt. Das heißt, die vorliegende Erfindung schafft verbesserte Lösungswege, um auf Logikkarten ICs mit hoher Arbeitsgeschwindigkeit dicht anzuordnen, wodurch die Entfernungen, .die die Signale auf den Verbindungswegen zwischen einzelnen ICs zurücklegen nüssen, reduziert werden. Gleichzeitig schafft die vorliegende Erfindung eine Kompensation der Übertragungsleitungseffekte, die in derartigen Verbindungen aufgrund der hohen Signalfrequenzen, die sich durch die hohen Arbeitsgeschwindigkeiten der ICs ergeben, entstehen. Da die Übertragungsleitungs-Abschlußelemente im Inneren der logischen Karten selbst angeordnet sind, benötigen sie auf der Oberfläche der Karte keinen Platz. Hierdurch können die ICs wesentlich dichter nebeneinander angeordnet werden, als es bisher möglich war. Da weiterhin die Übertragungsleitungs-Abschlußelemente innerhalb der Logikkarten angeordnet sind, sind sie vor Beschädigungen bei der Handhabung der Logikkarten geschützt, wenn die ICs auf der Karte montiert werden und die notwendigen Verbindungen zwischen den verschiedenen Anschlußklemmen auf der Karte hergestellt werden. Da sich die Übertragungsleitungs-Abschlußelemente innerhalb der Karte befinden, kann die gewünschte Schaltungsanordnung schneller auf dem Schaltungsträger aufgebaut werden als bei Schaltungsträgern, bei denen externe Wider Standsnetzwerke angeordnet und angeschlossen werden müssen. Die Karten besitzen standardisierte Form, ermöglichen jedoch praktisch unbegrenzt viele Anordnungen, abhängig von der Anzahl und den Typen der verwendeten ICs und von der Art und Weise, in der die verschiedenen ICs außen auf der Karte zueammengeschaltet werden* Da die Karten einen standardisierten Aufbau haben, können sie effizient und wirtschaftlicher hergestellt werden als mehrschichtige gedruckte Schaltungskarten oder dergleichen, bei denen es sich in Wirklichkeit um Karten für spezielle Aufgaben handelt, in welchen die Verbin-

909813/0625

-lui.T^a ausgebildet sind, Mehrschichtige gedruckte Schaltungskarten haben eine beträchtlich geringere Anwendungsmöglichkeit \ind Vielseitigkeit im Vergleich zu Logikkarten nach der vorliegenden Erfindung.

909813/0625

Claims

Patentansprüche

1y Logikkarte zur Verbindung integrierter Schaltkreisbauelemente und dergleichen, gekennzeichnet durch, eine Platte (20, 30) zur Aufnähme der integrierten Schaltkreisbauelemente (11, 31) mit einer relativ gut leitenden Schicht (25, 44), eine ausgewählte Anzahl von die Platte (20, 30) durchsetzenden Löchern ($0), die in ausgewählten flüstern an ausgewählten Plätzen (49) auf der Platte (20, 30) vorge sehen sind, einen jeweils in jedem Loch (50) vorgesehenen Leiter (13» 21), die eine erste (21) und zweite (13) Gruppe von Leitern in jedem Muster bilden, wobei die Leiter der ersten Gruppe (21) auf einer Seite der Platte (20, 30) herausragen und die Leiter der zweiten Gruppe (13) auf gegenüberliegenden Seiten der Platte (30, 20) herausragen, wodurch die Leiter (21, 13) an eine Leitung von einem integrierten Schaltkreisbaustein oder an einen Leitungsdraht angeschlossen werden können, und eine im Inneren der Platte (20, 30) vorgesehene An-

909813/0625

TBLBFON (OM) 99 9·«9

TBLBX OT-MMO

t MONAMT

Ordnung zum Verbinden der leitenden Schicht (25, 44) nit der ersten Gruppe (21) in jedem Huster und zum Bilden eines tTbertragungsweg-Abschlusaes (27) zwischen dieser Schicht (25, 44) und der ersten Leitergruppe (25)·

2. Logikkarte nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Gruppe von Leitern (13) in jedem Muster die äußere Begrenzung des Musters festlegen und die erste Gruppe der Leiter (21) innerhalb desjenigen Bereiches auf der Karte (20, 30) angeordnet sind, der durch die zweite Leitergruppe (13) in jedem Muster umgeben wird.

3· Logikkarte nach Anspruch 2, dadurch gekennzeichnet, daß die Übertragungsleitungsabschlüsse physikalisch innerhalb desjenigen Bereiches der Karte (20, 30) vorgesehen sind, der durch die Gruppe der zweiten Leiter (13) in jedem Muster umgeben wird.

4. Logikkarte nach Anspruch 1, dadurch gekennzeich net, daß die Übertragungsleitungsabschlüsse aus Widerständen (27) bestehen.

5· Logikkarte nach Anspruch 1, dadurch gekennzeichnet, daß die Übertragungsleitungsabschlüsse Tunneldioden umfassen.

6. Logikkarte nach Anspruch 1, dadurch gekennzeichnet, daß die in den Löchern befindlichen Leiter Anschlußstifte (13, 21) umfassen, die durch die Platte (20, 30) getragen werden und von einer Seite, sowie von gegenüberliegenden Seiten der Platte (20, 30) abstehen.

7. Logikkarte nach Anspruch 1, dadurch gekennzeichnet, daß die Leitende Schicht (25) und die Übertragungsleitungsabschlüsse (27) in der Schicht zwischen einer ersten \md zweiten nichtleitenden Schicht (22, 24, 41, 45) der Platte (30,

909813/0625

(40) angeordnet sind.

8. Logikkarte nach Anspruch 1, dadurch gekennzeichnet , daß die zweite Gruppe der in den Löchern befindlichen Leiter (13) so angeordnet sind, daß sie keinen Kontakt mit den leitenden Schichten (25, 44) haben.

9- Logikkarte nach Anspruch 8, dadurch gekennzeichnet , daß die Platte (30) eine zweite relativ gut leitende Schicht (38) aufweist, die von der ersten leitenden Schicht (44) durch eine der nichtleitenden Schichten (45) getrennt ist und in der bestimmte der in den Löchern befindlichen Leiter der zweiten Gruppe (13) leitend mit der zweiten leitenden Schicht (38) verbunden sind.

10. Logikkarte nach Anspruch 9i dadurch gekenn-

z e ic h η e t , daß die zweite leitende Schicht (38) eine äußere Oberfläche der Platte (30) bildet.

11. Logikkarte nach Anspruch 9» dadurch gekennzeichnet , daß die zweite leitende Schicht (38) aus einem Material besteht, welches sowohl elektrisch als auch thermisch leitend ist und bezüglich der ersten leitenden Schicht (44) relativ dick ist. *

12. Logikkarte nach Anspruch 11, dadurch gekennzeichnet , daß die äußere Oberfläche der Platte (30) die eine Seite der zweiten leitenden Schicht (38) bildet und deren andere Seite gegenüberliegt.

13. Logikkarte nach Anspruch 9» dadurch gekennzeichnet , daß die Platte (30) eine dritte leitende Schicht (37) umfaßt, die von der ersten leitenden Schicht (44) durch die andere nichtleitende Schicht (41) getrennt ist, und daß ausgewählte,unterschiedliche in den Löchern befindliche Leiter (13) der zweiten Gruppe leitend mit der dritten leitenden Schicht (37) verbunden sind.

909813/0625

14. iio.^j.'icka^te nacii Anspruch 'i J, dadurch ^ e k e η η zeichnet , daß die dritte leitende Schicht (37) eine äußere Oberfläche (39) der Karte bildet.

15· Logikkarte nach Anspruch 14, dadurch gekennzeichnet , daß die äußere Oberfläche, die durch die dritte leitende Schicht (37) gebildet wird, eine Seite der Platte (30) darstellt.

16. Logikkarte nach Anspruch 15, dadurch gekennzeichnet , daß die dritte leitende Schicht (37) aus einem Material besteht, das sowohl elektrisch als auch thermisch leitend ist und bezüglich der ersten leitenden Schicht (44) relativ dick ist.

17· Logikkarte nach Anspruch 13, dadurch gekennzeichnet , daß die Gesamtzahl der ausgewählten und der ausgewählten unterschiedlichen in den Löchern "befindlichen Leiter (13) der zweiten Gruppe in jedem Muster kleiner ist als die Gesamtzahl der Leiter der zweiten Gruppe (13) in jedem Muster, und daß die verbleibenden in den Löchern befindlichen Leiter der zweiten Gruppe (13) niit keiner der leitenden Schichten (44, 37, 38) in Kontakt sind.

18. Logikkarte nach Anspruch 17, dadurch gekennzeichnet , daß die verbleibenden Leiter der zweiten Gruppe (13) Durchführungen konstanter Impedanz durch die Platte bilden.

19· Logikkarte nach Anspruch 1, dadurch gekennzeichnet , daß die Platte (30) eine relativ schwachleitende Widerstandsschicht (43) umfaßt, die sich in Flächenkontakt mit der leitenden Schicht (44) im Inneren der Platte befindet, und daß der Übertragungsleitungsabschluß (27) durch die Widerstandsschicht (43) gebildete Pfade einer bestimmten Geometrie umfaßt, welche von jedem Leiter der ersten Gruppe

909813/0825

(-21) au dsx' leitenden Schicht (44-) führen.

20. Logikkarte zum Verbinden integrierter Schaltkreisbauelemente mit Drähten, gekennzeichnet durch eine Platte (30, 80), die eine erste isolierende Schicht (41, 89), eine gut leitende metallische Schicht (44, 91), eine leitende Widerstandsschicht (43, 90), die sich in Flächenkontakt mit der zweiten metallischen Schicht (44, befindet und einen bestimmten elektrischen Widerstandswert hat, und eine zweite isolierende Schicht (45, 88) aufweist, eine ausgewählte Anzahl von durch die Platte (30, 80) führenden Löchern (50, 51; 103), die in ausgewählten Mustern in jeweils einem einer Mehrzahl von Plätzen (49, 86) auf der Karte angeordnet sind, wobei die Löcher eine erste Gruppe von Löchern (51, 103) und eine zweite Gruppe von Löchern (50) bilden, einen jeweils in jedes der Löcher (50, 51; 103) montierten leitenden Stift, wobei die Stifte (21) der ersten Gruppe der Löcher (51; 103) mit ihren Enden auf einer Seite der Platte (30, 80) abstehen, während die Stifte (13) in der zweiten Gruppe der Löcher (50) mit ihren gegenüberliegenden Enden von gegenüberliegenden Seiten der Platte (30, 80) abstehen, wobei die metallische Schicht (44, 91) und die Widerstandsschicht (43, 90) hinreichenden Abstand von den Grenzen der Löcher der zweiten Gruppe (50) aufweisen, um von den in den Löchern (50) montierten Stiften (I3) isoliert zu sein, und wobei die metallische Schicht (44, 91) von dem Schichtmaterial der Platte rund um die Löcher der ersten Gruppe (51* 103) nach einem ersten Schema entfernt ist und die Widerstandsschicht (43, 90) von der Platte neben jedem Loch der ersten Gruppe (51, 103) nach einem zweiten, entsprechenden Schema so entfernt ist, daß die metallische Schicht (41, 44) elektrisch mit den Stiften (21) in den Löchern der ersten Gruppe (51, 103) durch separate Streifen der Widerstandsschicht (4-3, 90), die Widerstände (27, 108) ausgewählter Impedanz zwischen den Stiften (21) und der metallischen Schicht (91, 44) darstellen, elektrisch verbunden ist.

909813/0625

21. Logi:-ckar Js nach An^pruoii 20, dadurch g e k e a n zeichnet , daß die in der zweiten Gruppe der Löcher (50) angeordneten Stifte (13) so von einer Seite der Platte (30, 80) abstehen, daß in sie eine Leitung eines integrierten Schaltkreisbauelementes (31, 85) oder dergleichen einsteckbar ist.

22. Logikkarte nach Anspruch 20, dadurch gekennzeichnet , daß die in der zweiten Gruppe der Löcher (50) angeordneten Stifte an ihrem der einen Seite der Platte (30, 80) abgewandten Ende so ausgebildet sind, daß sie mit einer Leitung eines integrierten Schal tkreisbaueleinentes (31» 85) oder dergleichen verlötbar sind.

23. Logikkarte nach Anspruch 20, dadurch gekennzeichnet , daß die Stifte auf einer Seite der Platte (30, 80) so ausgebildet sind, daß sie durch Schweißen mit einem Leitungsdraht (16) verbindbar sind.

24. Logikkarte nach Anspruch 21, dadurch gekennzeichnet , daß die Löcher der zweiten Gruppe in zwei ' parallelen, beabstandeten Reihen mit je einer gleichen An zahl von Löchern angeordnet sind, und daß die erste Gruppe der Löcher in jedem Muster zwischen diesen Reihen angeordnet sind.

25· Logikkarte nach Anspruch 24, dadurch gekennzeichnet , daß die Widerstände (108) an jedem Platz zwischen den Reihen der Löcher der zweiten Gruppe ausgebildet sind.

26. Logikkarte nach Anspruch 22, dadurch gekennzeichnet ,daß die Löcher (50) jeder zweiten Gruppe entlang den vier Kanten eines im wesentlichen quadratischen Bereichs jedes Platzes (4°/) angeordnet sind, und daß die erste Gruppe (51) der Löcher in jedem Muster in diesem Bereich ausgebildet sind.

909813/0625

27· Logiklcarte nach Anspruch 26, dadurch gekennzeichnet , daß die Widerstände (108) an jedem Platz innerhalb des Bereiches ausgebildet sind.

28. Logikkarte zum verdrahteten Verbinden integrierter Schaltkreisbauelemente, dadurch gekennzeichnet , daß eine aus Schichtmaterial bestehende Platte (30) vorgesehen ist, die eine erste leitende metallische Schicht (36)» eine erste isolierende Schicht (4-5)» eine zweite leitende metallische Schicht (44-), eine mit der zweiten metallischen Schicht (44) in Flächenkontakt befindliche leitende Widerstandsschicht (43) mit einer bestimmten elektrischen Widerstandscharakteristik, eine zweite isolierende Schicht (41) und eine dritte leitende metallische Schicht (47) aufweist, daß eine ausgewählte Anzahl von die Platte (30) durchdringenden Löchern vorgesehen ist, die in einem ausgewählten Muster in mehreren Plätzen (19) der Karte angeordnet sind, und die eine erste Gruppe von Löchern (51) und eine zweite Gruppe von Löchern (50) bilden, daß in jedem Loch ein leitender Stift (13, 21, 52, 53) montiert ist, wobei die Stifte (21) der Löcher der ersten Gruppe (51) mit ihren Enden auf einer Seite der Platte (30) abstehen und die Stifte (13) der zweiten Gruppe der Löcher (50) mit ihren gegenüberliegenden Enden auf gegenüberliegenden Seiten der Platte (30) abstehen, daß Einrichtungen (47, 47^f, 47¹¹) zum separaten Anschließen einer Leitung an jede der metallischen Schichten vorgesehen sind, daß die zweite metallische Schicht (44) und die Viderstandsschicht (43) ausreichenden Abstand von den Umrandungen der Löcher (50) der zweiten Gruppe aufweisen, um von den in den Löchern (50) montierten Stiften (13) isoliert zu sein, daß die zweite metallische Schicht (44) von der Platte rund um jedes der Löcher (51) der ersten Gruppe nach einem ersten Schema und die Widerstandsschicht (43) von der Platte neben jedem der Löcher (41) der ersten Gruppe nach einem zweiten Schema so entfernt sind, daß die zweite metallische Schicht (44) elektrisch mit den Stiften (21) in den Löchern der ersten Gruppe (51) durch separate Streifen der Widerstandsschicht (43),

909813/0625

die Widerstände (27) ausgewählter lap ed an·-', zwischen den Stiften (21) und der zweiten metallischen Schicht (44) bilden, elektrisch verbunden ist, daß die in den Löchern der ersten Gruppen (51) montierten Stifte (21) keinen Kontakt mit der ersten und dritten metallischen Schicht (37, 38) haben, und daß erste, bestimmte Stifte (52) jeder zweiten Gruppe der Löcher (50) in leitendem Kontakt mit der ersten metallischen Schicht (37), jedoch nicht mit der zweiten und dritten metallischen Schicht (44, 38) stehen, während bestimmte zweite Stifte (53) in jeder zweiten Gruppe der Löcher (50) in leitendem Kontakt mit der dritten metallischen Schicht (38), jedoch mit der ersten und zweiten metallischen Schicht (37, 44) stehen und die Stifte (13) in den übrigen Löchern (50) jeder zweiten Gruppe keinen Kontakt mit irgendeiner der metallischen Schichten (37, 38, 44) haben.

29- Logikkarte nach Anspruch 28, dadurch gekennzeichnet , daß die Widerstände (27) einheitliche Impedanzwerte aufweisen.

30. Logikkarte nach Anspruch 29, dadurch gekennzeichnet , daß die verbleibenden Stifte (13) der zweiten Gruppe der Löcher (50) Durchführungen in der Platte (30) bilden, die eine konstante Impedanz haben.

31· Logikkarte nach Anspruch 30, dadurch gekennzeichnet , daß die Impedanz der Durchführungen im wesentlichen gleich ist mit der Impedanz der Widerstände (27).

32. Logikkarte nach Anspruch 28, dadurch gekennzeichnet , daß die erste metallische Schicht (36) auf einer Seite der Platte (30) gegenüber deren anderer Seite angeordnet ist und eine äußere Oberfläche (38) der Platte (30) bildet, und daß die erste metallische Schicht (36) elektrisch

909813/0625

und thermisch, leitend ist und im Vergleich zu der zweiten metallischen Schicht relativ dick ist.

33· Logikkarte nach Anspruch 32, dadurch gekennzeichnet, daß die erste metallische Schicht (36) aus Aluminium besteht.

3^. Logikkarte nach Anspruch 32, dadurch gekennzeichnet , daß die dritte metallische Schicht (37) ähnlich wie die erste metallische Schicht (36) ausgebildet ist und eine äußere Oberfläche (39) der Platte (30) bildet.

35- Logikkarte zur verdrahteten Verbindung integrierter ECL-Schaltkreisbauelemente (Emitter-Anschluß-Logik) und dergleichen, dadurch gekennzeichnet , daß eine aus Schichtmaterial bestehende Platte (30) vorgesehen ist, die besteht aus einer ersten (36), zweiten (44) und dritten (37) relativ gut leitenden Schicht, die jeweils voneinander isoliert sind, sowie aus einer weiteren, relativ schwach leitenden Widerstandsschicht (43), die sich in Flächenkontakt mit einer Oberfläche der zweiten leitenden Schicht (44) befindet und von der angrenzenden der ersten und dritten Schichten (36, 37) isoliert ist, daß eine ausgewählte Anzahl von Löchern (50, 51) die Platte (30) in ausgewählten Must eras in mehreren Plätzen (49) auf der Platte (30) durchsetzt, wobei die Löcher in jedem Platz erste (51) und zweite (50) Gruppen von Löchern bilden, daß in jedem der Löcher jedes Küsters ein Leiter (13, 21) angeordnet ist, daß die in der zweiten Gruppe der Löcher (50) angeordneten Leiter (13) auf gegenüberliegenden Seiten der Platte (30) abstehen und daß die Leiter (21), die in der ersten Gruppe der Löcher (51) angeordnet sind, auf einer Seite der Platte (30) abstehen, daß die Leiter (21) in den Löchern der ersten Gruppe (51) jedes Husters in leitendem Kontakt stehen mit wenigstens einer der zweiten (44) Schicht und der Widerstandsschicht (43), daß die zweite Schicht (44) und die Widerstandsschicht (43) selektiv und abgestimmt von der Platte (30) in der Nähe der Löcher der ersten Gruppe (41) jedes Musters

909813/0626

so entfernt sind, daß die zweite Schicht (4-4) außerhalb der Nahbereiche nur über einen Pfad in leitendem Kontakt steht mit jedem der Leiter (21) in entsprechenden Löchern der ersten Gruppe (5"O₅ welcher gebildet wird durch die Widerstandsschicht (^3)i wobei jeder Pfad einen ausgewählten Impedanzwert aufweist, und daß Einrichtungen vorgesehen sind zum leitenden Verbinden wenigstens eines ersten (52) der Leiter in den Löchern (50) der zweiten Gruppe jedes Musters mit der ersten Schicht (36), jedoch nicht mit der zweiten und dritten Schicht (44, 37) und zum leitenden Verbinden wenigstens eines zweiten (53) der Leiter in den Löchern (50) der zweiten Gruppe jedes Musters mit der dritten Schicht (37)» jedoch nicht mit der ersten und zweiten Schicht (36, 44), wobei die Gesamtanzahl der ersten und zweiten genannten Leiter (52, 53) kleiner ist als die Gesamtzahl der Leiter (13) in den Löchern der zweiten Gruppe (50) jedes Musters und der Rest der Leiter (13) in den Löchern der zweiten Gruppe (50) nicht in leitendem Kontakt stehen mit der ersten, zweiten und dritten Schicht (36, 57 > 44).

36. Logikkarte nach Anspruch 35» dadurch gekennzeichnet , daß die zweite Gruppe der Löcher (50) jedes Musters die Begrenzungen des entsprechenden Platzes (49) bilden und daß die Löcher der ersten Gruppe (51) innerhalb dieser Begrenzungen angeordnet sind.

37· Logikkarte nach Anspruch 36, dadurch gekennzeichnet , daß die Impedanzen innerhalb der Begrenzungen des entsprechenden Platzes (49) angeordnet sind.

38. Logikkarte nach Anspruch 37, dadurch gekennzeichnet , daß jeder Platz (49) im wesentlichen an wenigstens einen anderen Platz angrenzt.

909813/0625