DE4020498A1 - Verbessertes verfahren zur herstellung von leiterplatten nach dem drahtschreibeverfahren - Google Patents
Verbessertes verfahren zur herstellung von leiterplatten nach dem drahtschreibeverfahrenInfo
- Publication number
- DE4020498A1 DE4020498A1 DE4020498A DE4020498A DE4020498A1 DE 4020498 A1 DE4020498 A1 DE 4020498A1 DE 4020498 A DE4020498 A DE 4020498A DE 4020498 A DE4020498 A DE 4020498A DE 4020498 A1 DE4020498 A1 DE 4020498A1
- Authority
- DE
- Germany
- Prior art keywords
- conductor
- wire
- connection
- shielding
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von Mehr
ebenen-Drahtschaltungen, die eine innere Leiterzugebene aufweisen,
deren Leiterzüge ohne Verwendung von durchplattierten Löchern mit der
Außenwelt verbunden bzw. in Anschlußstellen auf der Oberfläche inte
griert werden können, sowie die Anwendung dieses Verfahrens zur fabri
kationsmäßigen Herstellung derartiger Schaltungen. Insbesondere be
trifft die Erfindung nach dem Drahtschreibeverfahren hergestellte Lei
terzugnetze mit neuartigen Verbindungen der Leiterzüge zu Kontaktstel
len an der Oberfläche.
Das Verfahren nach der Erfindung ermöglicht nicht nur die Her
stellung von Leiterplatten mit hoher und extrem hoher Leiterzugdichte,
sondern gleichzeitig wird der zur Bauteilmontage und für die Verlegung
von Leiterzügen zur Verfügung stehende Prozentsatz der Oberfläche we
sentlich vergrößert.
Gedruckte Schaltungen werden seit langer Zeit zum Verbinden von
elektronischen Bauteilen verwendet. Die stark zunehmende Komplexität
der Bauelemente und Dichte der zu und von ihnen führenden Anschlüsse
machte die Verwendung von gedruckten Vielebenen-Schaltungen mit
schnell steigender Lagenzahl notwendig. Diese sogenannten Multilayer-
Schaltungen müssen für Signale mit geringen Pulsbreiten und hoher Ge
schwindigkeit ausgelegt werden und vorgegebene Impedanzwerte auf
weisen, um die einwandfreie Übertragung derartiger Signale zu ermög
lichen. Hierfür müssen in der Regel die Leiterzüge als Mikrostrip-
Leitungen ausgelegt werden.
Eine typische gedruckte Schaltung nach
diesem Konzept weist zwei innere Leiterzugebenen zur Abschirmung und
Stromversorgung auf, die in der Regel auf kupferkaschiertem Material
hergestellt werden, sowie zwei Signal-Leiterzugebenen, die von der
Abschirm- bzw. der Stromversorgungsebene in definiertem Abstand mit
Zwischenlagen aus Isoliermaterial angeordnet sind.
Die "Stripline"-Konfiguration wird verwendet, wenn eine Mehr
zahl von Signalen hoher Frequenz bzw. geringer Impulsbreite erforder
lich sind, die in zwei Leiterzugebenen untergebracht werden können. In
der "Stripline"-Konfiguration wird jede Signalebene im gleichen Ab
stand zu zwei parallelen Abschirmebenen angeordnet.
VLSI (Very Large Scale Integrated circuits) für Oberflächen
montage ermöglichen die wesentlich engere Anordnung der Bauelemente im
Vergleich zu solchen mit Lötfahnen, die mittels durchplattierter Loch
verbindungen montiert werden. Eine hohe Bauteildichte ermöglicht kurze
Leiterzugverbindungen zwischen diesen, was wiederum eine wesentliche
Voraussetzung für die unverzerrte Signalübertragung ist.
In Vielebenen-Schaltungen werden die Signalleiter häufig im
Raster in Paaren von Leiterzugebenen angeordnet, wobei die Leiterzüge
in jeder Ebene parallel zu- und im gleichen Abstand voneinander ange
ordnet sind und in benachbarten Leiterzugebenen im rechten Winkel zu
einander verlaufen. Verbindungen zwischen Leitern in verschiedenen
Ebenen werden mittels durchplattierter Lochverbindungen hergestellt.
Um Leiterzugverbindungen zwischen einzelnen Anschlußpunkten
herzustellen, wird die Signalleitung vom Leiterzug in einer Ebene
durch die zugeordnete durchplattierte Lochverbindung zu einem Leiter
zug in einer anderen Ebene geführt, in der die Leiterzüge orthogonal
verlaufen, um so eine Richtungsänderung zu bewirken. In der Regel ist
ein solcher Wechsel von einer Leiterzugebene zu einer anderen für eine
Signalleitung mehr als einmal erforderlich.
Durchplattierte Lochverbindungen benötigen im Inneren und auf
der Oberfläche von Leiterplatten Raum, der folglich nicht für Leiter
züge zur Verfügung steht, was die Leiterzugdichte pro Ebene wesentlich
reduziert. Das wiederum bewirkt, daß mehrere Wechsel von einer zu
einer anderen Leiterzugebene für die Verbindung von zwei Anschlußpunk
ten erforderlich werden. Ein weiteres Problem bei der signalgetreuen
Übertragung besteht darin, daß jede durchplattierte Lochverbindung
eine Kapazität von etwa 0,5 bis 1,2 Picofarad aufweist.
Das Drahtschreibeverfahren wurde zum ersten Mal in den US-A
36 74 602 und 40 97 684 beschrieben. Hierbei wird vorgeformter, iso
lierter Leiterdraht benutzt, so daß sich Leiterzugdrähte in gleichen
Ebenen kreuzen können. Dadurch wird die Anzahl der erforderlichen
durchplattierten Lochverbindungen drastisch reduziert und gleichzeitig
der für Leiterzüge zur Verfügung stehende Raum wesentlich vergrößert.
Zur Verbindung von Drahtleiterzügen mit der Außenwelt und mit
Bauelementen werden entsprechend US-A-40 97 684 durchplattierte Loch
verbindungen verwendet.
Bei nach dem Drahtschreibeverfahren hergestellten Leiterzug
netzwerken werden an Kreuzungspunkten keine durchplattierten Lochver
bindungen benötigt. Die Kapazität von Drahtleiterzug-Kreuzungspunkten
liegt unter 0,03 Picofarad und ist damit wesentlich geringer als jene
der von zum Übergang von einer Ebene zur anderen erforderlichen durch
plattierten Lochverbindungen bei gedruckten Leiterplatten.
Bei drahtgeschriebenen Schaltungen der oben beschriebenen Art
werden durchplattierte Lochverbindungen nur für die Montage elektro
nischer Bauteile benutzt. Diese Schaltungen zeichnen sich durch im
Vergleich zu nach Art gedruckter Schaltungen hergestellten Leiterplat
ten durch wesentlich höhere Leiterzugdichten aus und sind insbesondere
für die Verwendung mit Dual-in-Line-Bauelementen und anderen, in
durchplattierten Löchern montierten Baulemenenten geeignet.
In den Patenten US-A-45 00 389, 45 41 882 und 45 44 442 wird
ein Verfahren zur Herstellung von drahtgeschriebenen Schaltungsplatten
mit wesentlich größerer Leiterzugdichte beschrieben, die sich beson
ders für die Verwendung mit Oberflächen-montierten Baulemenenten (SMD)
eignen. Das Leiterzugmuster auf der Oberfläche der Leiterplatte be
sitzt Anschlußflächen zur Verbindung mit Bauteilen sowie kurze Leiter
züge zwischen den Anschlußflächen und lasergebohrten Sacklöchern rela
tiv geringen Durchmessers mit metallisierten Wandungen. Die Sacklöcher
reichen von der Oberfläche zur Draht-Signalleiterebene. Der geringe
Durchmesser dieser Lochverbindungen und deren Ausbildung als Sack
löcher verringert ihren Raumbedarf wesentlich und ermöglicht so eine
weitere Erhöhung der Leiterzugdichte pro Flächen- bzw. Raumeinheit.
Mach den oben genannten US-Patenten hergestellte Schaltungs
platten weisen die bisher höchste, auf dem Markt erhältliche Leiter
zugdichte von ca. 125 cm Leiterzug pro cm2 Leiterzugebene auf.
Definitionen von Fachausdrücken:
"Leiterzugnetz" bezeichnet ein Leiternetzwerk mit mindestens
einem Teil zur Signalübertragung, beispielsweise bestehend aus einem
oder mehreren elektrischen oder optischen Leitern oder beiden. Der
leitfähige Teil des Leiterzugs kann einen isolierenden Überzug
und/oder einen aktivierbaren Haftvermittlerüberzug aufweisen, wobei
letzterer dazu dient, den Leiterzug auf der Trägeroberfläche zu veran
kern. Beispielsweise kann der Leiterzug ein isolierter Leiter aus
Kupferdraht mit einem Durchmesser von 0,4 bis 3 mm oder ein optischer
Faserleiter sein.
"Kreuzungen" bezeichnen Stellen, an denen zwei oder mehrere
Draht- oder Faserleiter sich in der gleichen Leiterzugebene in einem
gemeinsamen XY-Koordinatensystem kreuzen, so daß sie in der Z-Achse
wenigstens um annähernd einen Leiterzugdraht-Durchmesser gegeneinander
verschoben sind.
"Schreiben" bezeichnet das Aufbringen von Leiterzügen auf einem
Isolierstoffträger, wobei das Leiterzugmaterial vom dem betreffenden
Leiterzug zugeordneten Anfangspunkt ausgehend kontinuierlich, in geo
metrisch vorbestimmter Weise, analog einem Schreibvorgang der Träger
oberfläche zugeführt und auf dieser verankert wird, und dann beim Er
reichen des dem Leiterzug zugeordneten Endpunkts abgetrennt wird, um
so sequentiell ein vorbestimmtes Leiterzugnetzwerk herzustellen.
"Drahtschreiben" bezeichnet das Aufbringen von Leiterzügen aus
vorgeformtem Draht.
"Drahtgeschriebene Leiterzugebene" bezeichnet das gesamte Lei
terzugmuster einer Ebene einschließlich aller Leiterzug-Kreuzungen.
Eine Leiterzugebene enthält mindestens zwei im rechten Winkel zueinan
der angeordnete, parallele Paare von Leiterzugwegen.
"Leiterzugweg" bezeichnet einen Bereich auf bzw. im Trägermate
rial, dessen Breite dem Abstand von Mitte zu Mitte zweier benachbarter
Leiterzüge entspricht. Die Länge des Leiterzugweges ist bestimmt durch
die Gesamtabmessung der Leiterzugebene.
Ein "blockierter Leiterzugweg" ist ein solcher, in dessen Ver
lauf sich eine Lochung oder ein bereits verlegter Leiterzug befindet.
"Oberflächen-Leiterzugmuster" ist ein Leiterzugmuster auf einer
der äußeren Oberflächen der Leiterzugplatte.
"Elektronisches Bauelement" bezeichnet allgemein integrierte
Schaltungen, Dioden, Transistoren, Widerstände, Kapazitäten, Indukti
vitäten, Schalter und Anschlußbauteile.
"Elektro-optische Baulemente" sind Leuchtdioden sowie Transi
storen, integrierte Schaltungen und andere Bauelemente, die elektro
nische und optische Signale empfangen oder aussenden.
"Optische Bauelemente" empfangen, übertragen, leiten weiter
oder manipulieren optische Signale.
"Footprint" bezeichnet die gesamte, von Anschlußflächen eines
Oberflächen-montierten Bauelements beanspruchte Fläche.
"Fan-out" bezeichnet ein Gruppe kurzer Leiterzüge in einer Lei
terzugebene, die die einzelnen Anschlußflächen eines Bauelements
(footprints) mit zugeordneten, durchplattierten Löchern verbindet.
Es ist die Aufgabe der Erfindung, ein Verbindungsnetzwerk mit
hoher Leiterzugdichte herzustellen, dessen Leiterzüge in vorbestimmten
Bereichen direkt Kontakt-Anschlußflächen auf der Oberfläche der Lei
terplatte ohne Zwischenschalten von durchmetallisierten Lochverbindun
gen bilden, und die Zahl der blockierten Leiterzugwege sowie der er
forderlichen durchplattierten Lochverbindungen so gering wie möglich
zu halten. Die nach der Erfindung hergestellten Leiterzugnetzwerke
sollen sich besonders für die Verbindung von optischen, elektronischen
und elektro-optischen sowie Oberflächen-montierten Bauelementen eig
nen.
Diese Aufgabe wird durch die im kennzeichnenden Teil des An
spruchs 1 angegebenen Merkmale erfindungsgemäß erreicht. Weitere Aus
gestaltungsformen ergeben sich aus den Unteransprüchen.
Die im Schreibeverfahren aufgebrachten Leiterzüge können erfin
dungsgemäß aus isoliertem Kupferdraht bestehen. Die Enden der auf die
Oberfläche führenden Drahtabschnitte sind unmittelbar umgeben von und
elektrisch verbunden mit zugeordneten Anschlußbereichen auf der Ober
fläche.
Nach einer Ausführungsform enthält das Verbindungsbauteil nach
der Erfindung eine oder mehrere Abschirm- oder Versorgungsleiterebe
nen. Die Verbindungen zu Leitern der Versorgungsebene bzw. zur Ab
schirmebene erfolgt vorzugsweise durch an sich bekannte metallisierte
Lochwandverbindungen, auch als durchplattierte Löcher bezeichnet.
Die Anschlußbereiche des auf der Oberfläche angebrachten, zwei
ten vorbestimmten Musters entsprechen im wesentlichen den "footprints"
der zu montierenden Bauteile.
Fig. 1A ist die Draufsicht auf einen Teil einer Oberflächen-
Leiterzugebene mit hoher Leiterzugdichte von drahtgeschriebenen Lei
terzügen nach den in US-A-45 00 389, US-A-45 41 882 und US-A-45 44 442
beschriebenen Verfahren. Die Oberflächen-Leiterzugebene weist Bereiche
mit dem "footprint" anzubringender Bauelemente entsprechenden An
schlußbereichen sowie "fan-outs" zu den Lochverbindungen zu inneren
Ebenen auf.
Fig. 1B ist die Draufsicht auf den in Fig. 1A gezeigten Bereich
mit der zusätzlichen Darstellung eines im Inneren angeordneten draht
geschriebenen Leiterzugnetzes.
Fig. 2A ist die Draufsicht auf einen Teilbereich der Leiterzug
ebene eines Verbindungsbauteils nach der Erfindung mit drahtgeschrie
benen Leiterzügen hoher Dichte. Der gezeigte Bereich enthält die in
Fig. 1A dargestellten "footprints" der auf der Oberfläche zu montie
renden Bauelemente.
Fig. 2B zeigt sowohl Oberflächen-Leiterzugbereiche als auch
Leiterzüge der darunter liegenden, drahtgeschriebenen Leiterzugebene.
Fig. 3 ist ein Querschnitt entlang der Linie A-A′ aus Fig. 2B
und zeigt einen Ausschnitt einer drahtgeschriebenen Schaltung ent
sprechend der Erfindung.
Fig. 3A bis 3I zeigen im Querschnitt die einzelnen Verfahrens
schritte zur Herstellung der in Fig. 3 im Ausschnitt dargestellten
drahtgeschriebenen Schaltung entsprechend der Erfindung.
Fig. 4A bis 4D zeigen im Querschnitt die einzelnen Verfahrens
schritte zur Herstellung einer drahtgeschriebenen Schaltung nach einer
anderen Ausführungsform der Erfindung.
Das Verbindungsbauteil nach der Erfindung ist eine Leiterplatte
zum Verbinden elektronischer, elektro-optischer oder optischer Bau
elemente, die mindestens eine Trägerplatte und mindestens eine innere
Leiterzugebene mit drahtgeschriebenen Leiterzügen aufweist, welche in
der Regel coplanar sind, d.h. alle Leiterzüge sind in der gleichen
Ebene abgesehen von Bereichen mit Leiterzug-Kreuzungen. An Kreuzungen
sind die Leiterzüge in Richtung der Z-Achse um den Drahtdurchmesser
gegeneinander verschoben angeordnet.
In vorbestimmten Bereichen auf der Oberfläche des Verbindungs
bauteils nach der Erfindung sind Anschlußflächen angebracht, die be
vorzugt den "footprints" der zu montierenden Bauelemente entsprechen.
In zugeordneten Bereichen sind Abschnitte der drahtgeschriebenen Lei
terzüge aus der Leiterzugebene in Richtung zur Oberfläche verschoben
angeordnet, so daß ihre Endbereiche auf die Oberfläche reichen und
dort Anschlußstellen bilden bzw. in die angebrachten Anschlußflächen
integriert sind.
Eines der wesentlichen Merkmale der vorliegenden Erfindung be
steht darin, daß die drahtgeschriebenen Leiterzüge direkt Anschluß
flächen an der Oberfläche bilden bzw. zu diesen führen. Dies wird
durch eine vorbestimmte, dreidimensionale präzise Steuerung des
Schreibvorgangs in den zur Oberfläche führenden Leiterzugbereichen
erzielt, wobei die Steuerung in der Leiterzugebene in zwei Dimensionen
und im Bereich der Verlagerung in Richtung zur Oberfläche zusätzlich
in der dritten Dimension erfolgt.
Die Erfindung betrifft weiterhin Leiterplatten, bei denen die
Verbindungen integral mit den Signalleiterzügen einer inneren Leiter
zugebene sind sowie Verfahren zu deren Herstellung. Leiterplatten nach
der Erfindung unterscheiden sich damit grundsätzlich von bisher be
kannten, drahtgeschriebenen Leiterplatten dadurch, daß zumindest die
Verbindung zwischen einem drahtgeschriebenen Leiterzug und der An
schlußfläche auf der Oberfläche ohne Zwischenschalten einer durchme
tallisierten Lochwandverbindung erfolgt.
Damit werden die erforderlichen Lochverbindungen und die daraus
resultierenden blockierten Leiterzugwege erheblich reduziert und
gleichzeitig die Qualität der Signalübertragung signifikant ver
bessert, was die Entwurfsarbeit für Leiterplatten zum Betrieb bei
hohen Signal-Frequenzen und mit geringer Impulsbreite vereinfacht.
Fig. 1A zeigt im Teilausschnitt einen kleinen Bereich des Lei
terzugmusters auf der Oberfläche einer nach dem Stand der Technik am
Anmeldetag der vorliegenden Anmeldung hergestellten, drahtgeschrie
benen elektrischen Leiterplatte. Der Ausschnitt zeigt neben drahtge
schriebenen Leiterzügen einen Teil eines "footprints" (10) mit einund
zwanzig Kontakten (12), "fan-outs" (14) und durchplattierten Lochver
bindungen (16) einschließlich der Verbindungsleiterzüge (18).
Obwohl in Fig. 1A einundzwanzig Kontakte (12) gezeigt sind,
weist das komplette "footprint" für einen VLSI tatsächlich 284 An
schlüsse auf. Die nicht dargestellte, vollständige Leiterplatte dient
zum Verbinden von vier VLSI Bauelementen ähnlicher Komplexität sowie
einer Anzahl kleinerer integrierter Schaltungen. Die kurzen "fan-out"-
Leiterzüge verbinden mit den Lochverbindungen (16), die wiederum die
Verbindung mit der Signalleiterzugebene herstellen. Weitere durch
plattierte Lochverbindungen (20) verbinden mit der Abschirm- und Ver
sorgungsebene.
Fig. 1B ist eine Draufsicht des gleichen Teilausschnitts unter
Einschluß eines in der inneren Leiterzugebene angeordneten, drahtge
schriebenen Leiterzugnetzes (22). Die Leiterzüge dieser Ebene bestehen
aus isoliertem Draht, beispielsweise Kupferdraht mit einem Durchmesser
von 0,064 mm und einem Gesamtdurchmesser einschließlich der Isolierung
von 0,14 mm. Die Breite des Leiterzugweges beträgt 0,32 mm. In einem
beispielhaften Bereich der Signalleiterzugebene beträgt die Gesamt
länge der theoretisch verfügbaren Drahtleiterzüge 85 cm/cm2. Da jedoch
zahlreiche Leiterzugwege durch plattierte Lochverbindungen blockiert
sind, beträgt die Gesamtlänge der tatsächlich zur Verfügung stehenden
Leiterzugwege in der Schaltung nach Fig. 1B nur 50 cm/cm2.
Fig. 2A zeigt einen Teilausschnitt der Oberflächen-Leiterzüge
einer erfindungsgemäßen Schaltung mit für diese typischer hoher
Leiterzugdichte. Die einundzwanzig Kontaktstellen von "footprint" (10)
entsprechen jenen von Fig. 1A. Nach der vorliegenden Erfindung ent
fallen jedoch die "fan-outs" (14) aus Fig. 1A. Ebenso entfallen die
siebzehn Lochverbindungen (16, Fig. 1A). Damit enthält Fig. 2A nur die
vier durchplattierten Lochverbindungen (20) aus Fig. 1A zur Verbindung
nit der Abschirm- und der Versorgungsebene.
Fig. 2B ist eine Draufsicht auf einen Teil der drahtgeschriebe
nen Schaltung von Fig. 2A, die zusätzlich die drahtgeschriebenen Lei
terzüge (22), eingebettet in die innere Ebene, zeigt. Die Leiterzüge
(22) enden direkt auf den "footprint"-Anschlußflächen (12) auf der
Oberfläche anstatt in den durchplattierten Lochverbindungen, wie in
Fig. 1B dargestellt. Durch Wegfall von siebzehn der einundzwanzig
durchplattierten Lochverbindungen aus Fig. 1A und 1B erhöht sich die
Länge der zur Verfügung stehenden Leiterzugwege in der drahtge
schriebenen Signalleiterebene auf ca. 80 cm/cm2 gegenüber 50 cm/cm2 in
Fig. 1B.
Fig. 3 ist ein Querschnitt entlang der Linie A-A′, Fig. 2B. Das
Verbindungsbauteil nach der erfindungsgemäßen Ausführungsform enthält
weiterhin eine Abschirm- sowie eine Versorgungsebene bestehend aus
Isoliermaterial-Schichten (30) sowie der Abschirm- (32) bzw. der Ver
sorgungsebene (34). Die Versorgungsebene (34) ist mit einer geätzten
Freistell-Lochung (37) versehen. Die Abschirmebene (32) ist, wie er
forderlich, gleichfalls mit Freistell-Lochungen versehen (nicht ge
zeigt). Über den Grund- und Versorgungsebenen befindet sich das draht
geschriebene Leiterzugnetzwerk mit den in der Haftvermittlerschicht
(26) eingebetteten Drahtleiterzügen (22). Auf der äußeren Oberfläche
der Leiterplatte können "footprints" (12) sowie weitere Leiter (14)
angeordnet werden. Eine durchplattierte Lochverbindung (20) bildet die
Verbindung zwischen den Oberflächen-Leiterzügen (14) und der Versor
gungsebene. Weitere, nicht dargestellte durchplattierte Lochverbin
dungen dienen zur Verbindung zwischen Oberflächenleiterzügen und der
Abschirmebene. Die Verbindung (24) zwischen der drahtgeschriebenen
Signalleiterzugebene (22) und den Anschlußflächen (12) des "foot
prints" eines Oberflächen-montierten Bauelements wird erfindungsgemäß
dadurch hergestellt, daß ein entsprechender Abschnitt des betreffenden
Drahtleiterzugs (22) in der Z-Achse derart verlagert wird, daß sein
Endteil in die Anschlußfläche (12) integriert wird oder diese bildet.
Nach einer Ausführungsform des Verfahrens nach der Erfindung
zum Herstellen eines Verbindungsbauteils können die Abschirm-, Versor
gungs- und Signalleiter-Ebene(n) getrennt hergestellt und anschließend
miteinander verbunden werden. Die nach dem Verbinden der einzelnen
Ebenen miteinander entstehende Einheit wird auf ihren Oberflächen mit
den äußeren Leiterzugebenen versehen.
Die einzelnen Verfahrensschritte zum Herstellen des in Fig. 3
gezeigten Verbindungsbauteils sind in den Fig. 3A bis 3I dargestellt.
Fig. 3A zeigt eine Trägerplatte für eine Signalleiterzugebene.
Nach dieser Ausführungsform der Erfindung wird die Signalleiterzug
ebene zunächst auf einem temporären Träger hergestellt, der eine aus
reichende Festigkeit und geometrische Stabilität für die nachfolgenden
Verfahrensschritte einschließlich des Verbindens mit der Abschirm- und
Versorgungsebene aufweisen muß. Mach dem Zusammenfügen und Verbinden
muß der temporäre Träger problemlos entfernt werden können. Hierfür
eignen sich dünne, steife Metall- oder Kunststoffplatten, die mittels
Ätzen, Behandeln mit geeigneten Lösungsmitteln und Schmelzen mittels
Zwischenschalten eines Trennmittels leicht entfernbar sind, wie z.B.
Aluminium- oder Kupferbleche mit einer Dicke von 0,05 bis 5 mm, die
durch Ätzen entfernt werden können.
Wie in Fig. 3A gezeigt, wurde der temporäre Träger (40) auf
einer Seite mit einer Haftvermittlerschicht (36) und einer Isolierma
terialschicht (38) versehen. Geeignete Haftvermittlermischungen sind
beispielsweise TECHNICOLTM 8001 sowie Abmischungen entsprechend US-A
36 25 758. Typische Isoliermaterialschichten bestehen beispielsweise
aus Epoxy- und Polyimid-Prepregs und hochtemperaturbeständigen Thermo
plasten wie Polysulfonen, Polyetherketonen und Polyetherimiden.
Im nächsten Verfahrensschritt entsprechend Fig. 3B werden durch
den Träger (40), die Haftvermittlerschicht (36) und die Isolierma
terialschicht (38) reichende Löcher (20) und (28) angebracht, und zwar
an jenen Stellen, an denen später Anschlußstellen zwischen Drahtlei
terzügen und Bauelementen oder Anschlußflächen für diese ausgebildet
werden. Löcher, die im Endprodukt zur Verbindung mit der Abschirm-
bzw. Versorgungsebene dienen, können entweder gleichzeitig oder unab
hängig, nach dem Entfernen des temporären Trägers, angebracht werden.
Nach dem Herstellen der Löcher wird, wie in Fig. 3C gezeigt,
eine für die Verankerung und Einbettung der Leiterzüge beim Draht
schreibevorgang geeignete Haftvermittlerschicht (26) aufgebracht. Sie
bedeckt die Isoliermaterialschicht (38) und überdeckt die Löcher (20)
und (28). Hierfür geeignete Haftvermittlerschichten zählen zum Stand
der Technik und sind beispielsweise in EP-A-02 27 002 und US-A
46 42 321 und 45 44 801 beschrieben.
Anschließend wird im Drahtschreibeverfahren ein Leiterzugmuster
auf die Haftvermittlerschicht (26) aufgebracht und in dieser ver
ankert, wie in Fig. 3D gezeigt. Die Leiterzüge (22) bilden eine Sig
nalleiterebene. An den Stellen, an denen ein Leiterzugabschnitt (24)
über einer Lochung verläuft, wird dieser Abschnitt aus der Ebene des
Leiterzugnetzwerks in die Lochung verschoben. Wie oben beschrieben,
werden Leiterzüge an Stellen, an denen sie sich kreuzen, in umgekehr
ter Richtung zur Verlagerung von Leiterzügen im Bereich von zugeordne
ten Lochungen gegeneinander verschoben (nicht dargestellt).
In einer bevorzugten Ausführungsform für elektrische Signal
übertragung besteht das Leiterzugnetz aus isoliertem Kupferdraht. Für
optische Leiterzugnetzwerke werden anstelle von Kupferdraht faser
bzw. fadenförmige optische Leiter verwendet.
Nach dem Aufbringen des Leiterzugnetzwerks im Drahtschreibever
fahren wird dieses in die Haftvermittlerschicht unter Einwirkung von
Druck und Wärme eingepreßt (Fig. 3E). Der Druck auf die mit den im
Drahtschreibeverfahren aufgebrachten Leiterzügen ausgestattete Ober
fläche wird vorzugsweise mittels eines verformbaren Materials wie
Silikongummi ausgeübt, während auf der anderen Seite des temporären
Trägers eine feste Unterlage wie beispielsweise eine Stahlplatte vor
gesehen ist. Es ist vorteilhaft, die Stahlplatte mit einem Trennmittel
zu versehen bzw. ein Trennpapier zu verwenden.
Nach dem Preßvorgang sind die Drahtleiter (22) in die Haftver
mittlerschicht (26) eingepreßt, wobei die Leiterzugabschnitte in den
Bereichen der Löcher noch tiefer in diese gepreßt sind. Während des
Preßvorgangs gelangt Material der Haftvermittlerschicht (26) bzw. eine
Mischung davon und des Haftvermittlers (36) in die Lochungen (20) bzw.
(28) und füllen diese teilweise oder vollständig aus. Der Grad der
Füllung hängt von der Temperatur und den Fließeigenschaften der ver
wendeten Haftvermittler-Abmischungen ab.
Fig. 3F stellt eine Abschirm- (32) und Versorgungsebene (34)
auf einem metallkaschierten Träger (30), beispielsweise einem kupfer
kaschierten, glasfaserverstärkten Epoxy-Laminat mit einer Dicke von
0,8 mm dar. In der Versorgungsebene (34) wurde durch Ätzen eine Frei
stell-Lochung (37) hergestellt. Weitere Freistell-Lochungen sind nicht
dargestellt und können nach Bedarf angebracht werden.
Die Basismaterialplatte für das erfindungsgemäße Verbindungs
bauteil dient im Endprodukt als permanenter Träger für das drahtge
schriebene Signalleiterzugnetzwerk nach dem Entfernen des temporären
Trägers. Als Trägermaterial eignen sich Epoxy- und Polyimid-Laminate.
Auf dem Basismaterial werden gegebenenfalls Abschirm- und Versorgungs-
Ebenen in bekannter Weise hergestellt, beispielsweise im Druck- und
Ätzverfahren auf kupferkaschiertem Material entsprechend Fig. 3F.
Die in Fig. 3E dargestellte Einheit mit dem im Drahtschreibe
verfahren auf dem temporären Träger aufgebrachten Signalleiterzugnetz
werk wird mit der Leiterzugebene auf dem permanenten Träger entspre
chend Fig. 3F aufgebracht, der zugleich die Abschirm- und Versorgungs
ebenen enthält. Die Verbindung erfolgt mittels bekannter Laminierver
fahren unter Verwendung von Zwischenlagen aus Isoliermaterial (Fig.
3G). Die Signalleiterzüge sind von der Abschirmebene in definiertem
Abstand parallel zu dieser in "Mikrostrip"-Konfiguration angebracht.
Die Dicke der Isoliermaterial-Zwischenlage wird so gewählt, daß die
Übertragungseigenschaften, wie beispielsweise ein vorbestimnmter Im
pedanzwert, erzielt werden. Die resultierende Impedanz hängt von der
Dicke der isolierenden Schicht zwischen Abschirm-und Versorgungsebene
und drahtgeschriebener Leiterzugebene sowie von der Dielektrizitäts-
Konstante des Isoliermaterials ab.
Die Leiterplatten können auch in "stripline"-Konfiguration her
gestellt werden, indem eine weitere Abschirm- oder Versorgungsebene
und eine weitere isolierende Schicht auf den temporären Träger (40)
aufgebracht wird, um so die in Fig. 3A dargestellte Anordnung aus Iso
liermaterialschicht (38) und Haftvermittlerschicht (36) auf der ande
ren Seite des drahtgeschriebenen Leiterzugnetzwerks zu verdoppeln.
Fig. 3G zeigt das Ergebnis der Verbindung des auf dem temporä
ren Träger aufgebauten Leiterzugnetzwerks mit dem die Abschirm- (32)
und Stromversorgungsebenen (34) tragenden permanenten Träger (30).
Zweckmäßigerweise wird ein weiterer temporärer Träger (42), der mit
einer Haftvermittlerschicht (44) und einer Isoliermaterialschicht
(46) versehen ist, benutzt. Wie oben beschrieben, trägt der erste
temporäre Träger (42) die Haftvermittlerschicht (36), die Isolier
materialschicht (38) und die für das Schreibverfahren erforderliche
Haft- und Einbettschicht (26) sowie das im Drahtschreibeverfahren her
gestellte Netzwerk der Signalleiterzugebene (22).
Der Laminiervorgang kann unter Verwendung von Prepregs zum Auf
bau der Isoliermaterialschichten (46) und (48) erfolgen. Während des
Laminiervorgangs werden die Löcher (20) und (28) vollständig mit Haft
vermittler und Isoliermaterial gefüllt. Die in den Lochungen des tem
porären Trägers reichenden Teilabschnitte der im Drahtschreibeverfah
ren aufgebrachten Leiterzüge werden zugleich in ihrer Lage in zugeord
neten Lochungen permanent fixiert.
Wie erwähnt, wird vorzugsweise ein zweiter temporärer Träger
verwendet, um durch den symmetrischen Aufbau beim Laminieren die Kon
struktion zu stabilisieren und Verwerfungen oder Verspannungen zu ver
meiden.
Für erfindungsgemäße Verbindungsbauteile mit noch größerer
Signalleiterzugdichte kann eine weitere drahtgeschriebene Leiterzug
ebene nach dem gleichen Verfahren, wie oben beschrieben, auf einem
zweiten temporären Träger aufgebaut werden.
Im nächsten Schritt werden der bzw. die temporären Träger ent
fernt (Fig. 3H). Temporäre Träger aus 0,25 mm dickem Aluminiumblech
werden vorzugsweise mit einer Natriumhydroxyd-Lösung weggeätzt. Die
danach freiliegende Struktur weist zwei ebene Oberflächen (50, 52) aus
aktivierbarem Haftvermittlermaterial auf, sowie kleine Erhebungen (54)
aus Haftvermittlermaterial, die sich an den Stellen der Lochungen (20)
und (28) im temporären Träger befinden. Die Erhebungen (54) enthalten
auch die Endabschnitte (24) der in die genannten Lochungen gepreßten,
drahtgeschriebenen Leiterzüge (22).
Die Erhebungen (54) auf der Oberfläche (50) werden abgeschlif
fen, um so den Leiterzugabschnitt (24), beispielsweise den Kupfer
draht bei der Verwendung von isoliertem Kupferdraht für das Schreiben
der Signalleiter für elektrische Signale, an den vorbestimmten Kon
taktstellen freizulegen (Fig. 3I).
Eine Lochung (20) wird im Laminat angebracht und in bekannter
Weise zur Verbindung zur Abschirmebene in Form einer durchmetallisier
ten Lochverbindung verwendet. Weitere durchmetallisierte Lochverbin
dungen zum Herstellen des Kontakts zur Versorgungsebene werden in be
kannter Weise vorgesehen. Das resultierende Verbindungsbauteil ist in
Fig. 3I dargestellt. Die in der Ebene des Drahtleiterzugnetzes befind
lichen Leiterzüge (nicht dargestellt) sind im wesentlichen coplanar
angeordnet.
Der freiliegende Teil des Leiterzugabschnitts (24) kann entwe
der direkt als Anschlußfläche für einen Bauelemente-Kontakt dienen
oder in die entsprechende Anschlußfläche eines entsprechenden, auf der
Oberfläche angebrachten Leiterzugmusters integriert bzw. mit diesem
verbunden werden.
Die Oberflächen-Leiterzüge können nach bekannten Verfahren der
Leiterplattentechnik hergestellt werden. Besonders geeignet sind das
Volladditiv- sowie das Semiadditiv-Verfahren.
In einer Variante der vorliegenden Erfindung kann die Verbin
dung zur Abschirm- bzw. Stromversorgungsebene mit Metallstiften an
stelle von durchmetallisierten Lochverbindungen erfolgen.
Alternativ zum vorstehend beschriebenen Aufbau können die Ab
schirm- und Versorgungsebene beispielsweise auch aus 0,1 mm dünner
Kupfer-Invar-Kupfer-Folie hergestellt werden.
Fig. 4A zeigt eine vergrößerte Ansicht der zum Laminieren vor
bereiteten Einheit (110). Diese besteht aus dem temporären Träger
(140) mit der Haftvermittlerschicht (136) und der Isoliermaterial
schicht (138). Der temporäre Träger (140) ist mit Lochungen (120) ver
sehen. Ein drahtgeschriebener Signalleiter (122) ist bereits in die
Drahtschreibe-Haftvermittlerschicht (126) eingepreßt. Der Leiterzugab
schnitt (124) ragt in die Lochung (120) hinein, um später die Verbin
dung herzustellen.
In die Einheit (110) werden Folien aus isolierendem Material
(148) zwischen die Abschirm- und Versorgungsebenen sowie die Signal
leiterzugebene eingefügt, wo sie eine dielektrische Schicht bilden.
Die Anzahl der Zwischenschichten sowie deren Material hängt von der
geforderten Impedanz sowie von anderen, an das Verbindungsbauteil ge
stellten Anforderungen ab. Vier bis sechs Schichten aus Epoxyprepreg
sind für die meisten Anwendungsbereiche ausreichend. Des weiteren ge
eignet für die isolierenden Zwischenlagen sind Polyimid und Polyether
imid.
Die Abschirmebene (132) weist einen Metallstift (112) zur Ver
bindung zur Zwischenlage auf sowie ein Freistelloch (137). Folien aus
isolierendem Material (130), vorzugsweise aus Epoxyprepreg, werden
zwischen der Abschirm- und der Versorgungsebene (134) eingefügt, die
einen Metallstift (114) aufweist zur Verbindung zwischen den Ebenen.
Zusätzliche Isoliermaterialschichten (146) und ein temporärer Träger
(142) können zur Stabilisierung hinzugefügt werden.
Fig. 4B stellt die verpreßte Einheit 110 dar.
Fig. 4C zeigt das Laminat nach dem Entfernen des ersten (140)
und zweiten (142) temporären Trägers. Die Metallstifte (112) und (114)
sind an der Oberfläche abgeschnitten und die aktivierbare Haftvermitt
lerschicht (136) so weit entfernt, daß die Leiterzugabschnitte (124)
freiliegen, um eine ebene, aktivierbare Oberfläche (150) zu schaffen.
In Fig. 4D ist ein fertiges Verbindungsbauteil nach der Erfin
dung dargestellt. Die Oberfläche (150) ist mit einer Abdeckmaske (156)
versehen, die lediglich die elektrischen Anschlußbereiche (121) auf
der Haftvermittlerschicht (136) frei läßt. Die Oberflächen-Anschluß
bereiche (121) stellen die Verbindung zur Abschirmebene (132) über den
Metallstift (112), zur Signalleiterebene (122) über den versetzt ange
ordneten Signalleiterabschnitt (124), und zur Versorgungsebene über
den Metallstift (114) her.
In einer weiteren Ausführungsform der Erfindung wird das Lei
terzugmuster nicht zunächst auf einem temporären Träger angebracht,
sondern auf einer Isolier/Haftvermittlerschicht, die direkt auf dem
endgültigen Träger angebracht ist. In diesem Fall werden die Leiter
züge in den zu Kontaktstellen an der Oberfläche führenden Leiterzug
bereichen um einen oder vorzugsweise um drei oder mehrere Drahtdurch
messer nach oben verschoben angeordnet. Hierzu wird beispielsweise der
Drahtleiterzug in jenem Bereich über eine Erhebung im Träger geführt
und so nach oben verschoben. Anschließend kann Isoliermaterial bei
spielsweise im Vorhang-Gießverfahren aufgebracht werden, um die Draht
leiterzug-Endabschnitte in ihrer Lage zu fixieren. Die Endabschnitte
können dann, wie oben beschrieben, freigelegt bzw. in Anschlüsse auf
der Oberfläche integriert werden.
Claims (14)
1. Verbindungsbauteil zum Verbinden elektronischer, optischer
und elektro-optischer Bauelemente, bestehend aus mindestens einem
Träger sowie mindestens einer inneren Leiterzugebene mit einer Viel
zahl von faser- bzw. fadenförmigen Leiterzügen, die entsprechend einem
vorbestimmten ersten Leiterzugmuster in einer Haftvermittlerschicht
auf der Trägeroberfläche verankert sind, dadurch gekennzeichnet, daß
eine Anzahl der Leiterzüge Abschnitte aufweist, die von der Leiterzug
ebene in geometrisch vorbestimmten Orten bis zur Oberfläche des Ver
bindungsbauteils führen und Anschlußbereiche bilden bzw. mit zugeord
neten Verbindungsbereichen auf der Oberfläche, die einem zweiten, vor
bestimmten Muster entsprechend, verbunden bzw. in diese integriert
sind, wobei die Anschluß- bzw. Verbindungsbereiche den Anschlüssen an
zubringender Bauelemente entsprechen; und daß das Verbindungsbauteil
eine einkapselnde Überzugmasse aufweist, die bewirkt, daß die Leiter
züge einschließlich der zur Oberfläche führenden Abschnitte in ihrer
geometrischen Lage zueinander und zum Träger fixiert sind.
2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß der
Träger weiterhin eine oder mehrere Abschirm- und/oder eine
Versorgungsebene aufweist.
3. Bauteil nach Anspruch 2, dadurch gekennzeichnet, daß es
elektrisch leitende Verbindungsbereiche aufweist, und daß einer oder
mehrere dieser Bereiche mit der Abschirm- bzw. Versorgungsebene in
vorbestimmter Weise elektrisch verbunden ist bzw. sind.
4. Bauteil nach Anspruch 3, dadurch gekennzeichnet, daß es
eine oder mehrere durchplattierte Lochverbindung(en) zum Verbinden mit
der Abschirm- bzw. Versorgungsebene aufweist.
5. Bauteil nach Anspruch 3, dadurch gekennzeichnet, daß
Metallstifte zur Verbindung mit der Abschirm- bzw. Versorgungsebene
dienen.
6. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die
Endflächen bzw. vorbestimmte Bereiche der genannten
Leiterzugabschnitte praktisch coplanar mit der Bauteiloberfläche sind.
7. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die
Anschlußbereiche des Oberflächen-Leiterzugnetzes Teile der
Drahtleiterzüge aufweisen.
8. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die
Enden bzw. Bereiche der Oberflächenleiterzüge in Kontakt mit
zugeordneten, diese umgebenden Anschlußbereichen sind.
9. Bauteil nach einem oder mehreren der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß die Leiterzüge im Drahtschreibeverfahren
aufgebracht sind.
10. Bauteil nach Anspruch 9, dadurch gekennzeichnet, daß die
Leiterzüge aus elektrisch leitendem, mit einer Isolierschicht
versehenem Draht bestehen.
11. Verfahren zum Herstellen eines Verbindungsbauteils mit
mindestens einem aus vorgeformten, elektrischen oder optischen Leitern
oder beiden bestehenden Leiterzugnetzwerk sowie einem Träger, dadurch
gekennzeichnet, daß ein mit einer Isoliermaterialschicht versehener
temporärer Träger mit Lochungen bzw. Vertiefungen versehen wird, die
einem vorbestimmten Muster entsprechen; daß im Drahtschreibeverfahren
die Leiterzüge derart aufgebracht werden, daß vorbestimmte Abschnitte
bzw. Endbereiche derselben in die Lochungen bzw. Vertiefungen reichen;
daß dann die derart aufgebrachten Leiterzüge in einem Laminier- bzw.
Gießverfahren fixiert und mit einem permanenten Träger
verbunden werden; daß anschließend der temporäre Träger entfernt und
sodann auf der Oberfläche ein Leiterzugmuster in an sich bekannter
Weise ausgebildet wird, welches Anschlußbereiche für die auf die
Oberfläche reichenden Abschnitte der im Drahtschreibeverfahren
hergestellten Leiterzüge aufweist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß zum
Fixieren der im Drahtschreibeverfahren aufgebrachten Leiterzüge
Isolierstoffschichten aus den Gruppen von Epoxy-, Polyimid- und/oder
Polyetherimid-Harzen dienen.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das
Verbindungsbauteil weiterhin eine oder mehrere Abschirm- und/oder
Versorgungsebene(n) enthält.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
eine der genannten Ebenen auf dem permanenten Träger hergestellt wird,
bevor dieser mit dem auf dem temporären Träger hergestellten
Leiterzugnetzwerk verbunden wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/374,489 US4972050A (en) | 1989-06-30 | 1989-06-30 | Wire scribed circuit boards and methods of their manufacture |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4020498A1 true DE4020498A1 (de) | 1991-01-10 |
DE4020498C2 DE4020498C2 (de) | 1995-03-16 |
Family
ID=23477065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4020498A Expired - Fee Related DE4020498C2 (de) | 1989-06-30 | 1990-06-27 | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern |
Country Status (8)
Country | Link |
---|---|
US (1) | US4972050A (de) |
EP (1) | EP0405482B1 (de) |
JP (1) | JPH0770833B2 (de) |
AU (1) | AU644079B2 (de) |
CA (1) | CA2019615C (de) |
DE (1) | DE4020498C2 (de) |
ES (1) | ES2083398T3 (de) |
GB (1) | GB2235095B (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5223676A (en) * | 1989-11-27 | 1993-06-29 | The Furukawa Electric Co., Ltd. | Composite circuit board having means to suppress heat diffusion and manufacturing method of the same |
US5189261A (en) * | 1990-10-09 | 1993-02-23 | Ibm Corporation | Electrical and/or thermal interconnections and methods for obtaining such |
US5220487A (en) * | 1992-01-27 | 1993-06-15 | International Business Machines Corporation | Electronic package with enhanced heat sinking |
JP2678958B2 (ja) * | 1992-03-02 | 1997-11-19 | カシオ計算機株式会社 | フィルム配線基板およびその製造方法 |
US5403869A (en) * | 1992-08-17 | 1995-04-04 | Hitachi Chemical Company, Ltd. | Adhesive of epoxy resins, epoxy-modified polybutadiene and photoinitiator |
SE510564C2 (sv) * | 1996-12-19 | 1999-06-07 | Ericsson Telefon Ab L M | Kombinerad elektrisk och optisk kantkontakt för kompakt förbindning av en del med en annan del jämte förfarande för att åstadkomma en förbindning |
US6005991A (en) * | 1997-11-26 | 1999-12-21 | Us Conec Ltd | Printed circuit board assembly having a flexible optical circuit and associated fabrication method |
JP2001053438A (ja) * | 1999-08-16 | 2001-02-23 | Sony Corp | 多層プリント配線板の製造方法 |
DE60225463T2 (de) * | 2001-11-02 | 2009-03-19 | Imego Ab | Trägeranordnung für optische komponenten und zum verbinden optischer signale und verfahren zu deren herstellung |
US7130498B2 (en) * | 2003-10-16 | 2006-10-31 | 3M Innovative Properties Company | Multi-layer optical circuit and method for making |
US20070013487A1 (en) * | 2005-07-18 | 2007-01-18 | Jan Scholtz | Digital certificate on connectors and other products using RFID tags and/or labels as well as RFID reader/interrogator |
US7336883B2 (en) * | 2005-09-08 | 2008-02-26 | Stratos International, Inc. | Indexing optical fiber adapter |
US7226217B1 (en) * | 2005-11-18 | 2007-06-05 | Stratos International, Inc. | Transceiver/fiber optic connector adaptor with patch cord ID reading capability |
US7583871B1 (en) * | 2008-03-20 | 2009-09-01 | Bchir Omar J | Substrates for optical die structures |
US7486847B1 (en) * | 2008-03-31 | 2009-02-03 | International Business Machines Corporation | Chip carrier package with optical vias |
KR101243837B1 (ko) * | 2009-10-23 | 2013-03-20 | 한국전자통신연구원 | 다층 배선 연결 구조 및 그의 제조 방법 |
KR20130097481A (ko) * | 2012-02-24 | 2013-09-03 | 삼성전자주식회사 | 인쇄회로기판(pcb) 및 그 pcb를 포함한 메모리 모듈 |
CN104428912A (zh) * | 2012-06-26 | 2015-03-18 | 株式会社村田制作所 | 安装基板和发光装置 |
WO2015129752A1 (ja) * | 2014-02-27 | 2015-09-03 | 日立化成株式会社 | マルチワイヤ配線板 |
US10512155B2 (en) * | 2016-01-27 | 2019-12-17 | Kyocera Corporation | Wiring board, optical semiconductor element package, and optical semiconductor device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3674602A (en) * | 1969-10-09 | 1972-07-04 | Photocircuits Corp | Apparatus for making wire scribed circuit boards |
US3969816A (en) * | 1972-12-11 | 1976-07-20 | Amp Incorporated | Bonded wire interconnection system |
US4097684A (en) * | 1971-12-20 | 1978-06-27 | Kollmorgen Technologies Inc. | Electric wiring assemblies |
US4500389A (en) * | 1981-04-14 | 1985-02-19 | Kollmorgen Technologies Corporation | Process for the manufacture of substrates to interconnect electronic components |
US4541882A (en) * | 1981-04-14 | 1985-09-17 | Kollmorgen Technologies Corporation | Process for the manufacture of substrates to interconnect electronic components and articles made by said process |
US4544442A (en) * | 1981-04-14 | 1985-10-01 | Kollmorgen Technologies Corporation | Process for the manufacture of substrates to interconnect electronic components |
EP0214628A2 (de) * | 1985-09-13 | 1987-03-18 | Kollmorgen Corporation | Herstellungsverfahren von Substraten zur Verbindung von elektronischen Bausteinen und damit hergestellte Artikel |
DE3635799A1 (de) * | 1985-10-18 | 1987-04-23 | Kollmorgen Tech Corp | Schaltplatten mit koaxialen leiterzuegen und verfahren zu deren herstellung |
DE3635800A1 (de) * | 1985-10-18 | 1987-04-23 | Kollmorgen Tech Corp | Leiterplatten mit koaxialen leiterzuegen |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3019489A (en) * | 1956-08-09 | 1962-02-06 | Western Electric Co | Method of making wired electrical mounting boards |
US3674914A (en) * | 1968-02-09 | 1972-07-04 | Photocircuits Corp | Wire scribed circuit boards and method of manufacture |
JPS5550399B1 (de) * | 1970-03-05 | 1980-12-17 | ||
US3646246A (en) * | 1970-05-22 | 1972-02-29 | Honeywell Inf Systems | Circuit board and method of making |
US3872236A (en) * | 1971-06-11 | 1975-03-18 | Amp Inc | Bonded wire i interconnection system |
US4602318A (en) * | 1981-04-14 | 1986-07-22 | Kollmorgen Technologies Corporation | Substrates to interconnect electronic components |
US4533787A (en) * | 1981-11-26 | 1985-08-06 | Autophon Ag. | Printed circuit assembly |
JPS596591A (ja) * | 1982-06-28 | 1984-01-13 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ワイヤ封入型回路板の製造方法 |
US4711026A (en) * | 1985-07-19 | 1987-12-08 | Kollmorgen Technologies Corporation | Method of making wires scribed circuit boards |
US4642321A (en) * | 1985-07-19 | 1987-02-10 | Kollmorgen Technologies Corporation | Heat activatable adhesive for wire scribed circuits |
US4646436A (en) * | 1985-10-18 | 1987-03-03 | Kollmorgen Technologies Corporation | Shielded interconnection boards |
CA1304865C (en) * | 1985-12-20 | 1992-07-07 | Kollmorgen Technologies Corporation | Heat activatable adhesive for wire scribed circuits |
EP0228694A3 (de) * | 1985-12-30 | 1989-10-04 | E.I. Du Pont De Nemours And Company | Verfahren zur Herstellung von leitenden Durchführungen in einer dielektrischen Schicht unter Verwendung einer Kombination von Laserätzung und anderen Ätzmitteln |
US4943334A (en) * | 1986-09-15 | 1990-07-24 | Compositech Ltd. | Method for making reinforced plastic laminates for use in the production of circuit boards |
JPH0666549B2 (ja) * | 1988-08-31 | 1994-08-24 | 信越ポリマー株式会社 | スルーホール付きフレキシブル基板の製造方法 |
-
1989
- 1989-06-30 US US07/374,489 patent/US4972050A/en not_active Expired - Lifetime
-
1990
- 1990-06-19 GB GB9013681A patent/GB2235095B/en not_active Expired - Fee Related
- 1990-06-22 CA CA002019615A patent/CA2019615C/en not_active Expired - Fee Related
- 1990-06-27 ES ES90112209T patent/ES2083398T3/es not_active Expired - Lifetime
- 1990-06-27 EP EP90112209A patent/EP0405482B1/de not_active Expired - Lifetime
- 1990-06-27 DE DE4020498A patent/DE4020498C2/de not_active Expired - Fee Related
- 1990-06-28 AU AU57989/90A patent/AU644079B2/en not_active Ceased
- 1990-06-29 JP JP2174324A patent/JPH0770833B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3674602A (en) * | 1969-10-09 | 1972-07-04 | Photocircuits Corp | Apparatus for making wire scribed circuit boards |
US4097684A (en) * | 1971-12-20 | 1978-06-27 | Kollmorgen Technologies Inc. | Electric wiring assemblies |
US3969816A (en) * | 1972-12-11 | 1976-07-20 | Amp Incorporated | Bonded wire interconnection system |
US4500389A (en) * | 1981-04-14 | 1985-02-19 | Kollmorgen Technologies Corporation | Process for the manufacture of substrates to interconnect electronic components |
US4541882A (en) * | 1981-04-14 | 1985-09-17 | Kollmorgen Technologies Corporation | Process for the manufacture of substrates to interconnect electronic components and articles made by said process |
US4544442A (en) * | 1981-04-14 | 1985-10-01 | Kollmorgen Technologies Corporation | Process for the manufacture of substrates to interconnect electronic components |
EP0214628A2 (de) * | 1985-09-13 | 1987-03-18 | Kollmorgen Corporation | Herstellungsverfahren von Substraten zur Verbindung von elektronischen Bausteinen und damit hergestellte Artikel |
DE3635799A1 (de) * | 1985-10-18 | 1987-04-23 | Kollmorgen Tech Corp | Schaltplatten mit koaxialen leiterzuegen und verfahren zu deren herstellung |
DE3635800A1 (de) * | 1985-10-18 | 1987-04-23 | Kollmorgen Tech Corp | Leiterplatten mit koaxialen leiterzuegen |
Also Published As
Publication number | Publication date |
---|---|
JPH0770833B2 (ja) | 1995-07-31 |
CA2019615A1 (en) | 1990-12-31 |
GB2235095A (en) | 1991-02-20 |
AU644079B2 (en) | 1993-12-02 |
JPH0344998A (ja) | 1991-02-26 |
US4972050A (en) | 1990-11-20 |
DE4020498C2 (de) | 1995-03-16 |
GB2235095B (en) | 1993-07-07 |
CA2019615C (en) | 1993-09-21 |
EP0405482B1 (de) | 1995-12-27 |
ES2083398T3 (es) | 1996-04-16 |
EP0405482A1 (de) | 1991-01-02 |
AU5798990A (en) | 1991-01-03 |
GB9013681D0 (en) | 1990-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
DE2702844C2 (de) | Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung | |
DE69934674T2 (de) | Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten | |
EP0916237B1 (de) | Verfahren zur herstellung von verbindungsleitern | |
DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
DE112012003002T5 (de) | Herstellungsverfahren einer starrflexiblen gedruckten Leiterplatte und starrflexible gedruckte Leiterplatte | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
EP0175045A2 (de) | Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung | |
DE102005031165A1 (de) | Leiterplatte mit dreidimensionalem, spiralförmigen, induktivem Bauelement und Verfahren zur Herstellung davon | |
DE2355471A1 (de) | Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen | |
DE2539925A1 (de) | Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte | |
DE2911620A1 (de) | Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten | |
DE10317675B4 (de) | Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung | |
DE102004047045A1 (de) | Verfahren zur Herstellung einer gedruckten Leiterplatte in paralleler Weise | |
DE3635799C2 (de) | ||
EP0451541B1 (de) | Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte | |
EP0195935A2 (de) | Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen | |
DE19650492A1 (de) | Mehrschichtige Leiterplatte mit Anschlüssen zur Plattierung | |
EP3257335A1 (de) | Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte | |
EP0254082A2 (de) | Mehrlagige, starre und flexible Bereiche aufweisende Leiterplatte | |
EP0124712A1 (de) | Plattenhalterung, insbesondere für RF-Leiterplatten, sowie ein Verfahren zu deren Herstellung | |
DE3709770C2 (de) | ||
DE102020111996A1 (de) | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil | |
EP0183936A1 (de) | Multisubstrat-Schaltungsanordnung und Verfahren zur Herstellung der elektrischer Verbindungen | |
DE3639443C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: ADVANCED INTERCONNECTION TECHNOLOGY, INC. (N.D.GES |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |