DE3709770C2 - - Google Patents
Info
- Publication number
- DE3709770C2 DE3709770C2 DE19873709770 DE3709770A DE3709770C2 DE 3709770 C2 DE3709770 C2 DE 3709770C2 DE 19873709770 DE19873709770 DE 19873709770 DE 3709770 A DE3709770 A DE 3709770A DE 3709770 C2 DE3709770 C2 DE 3709770C2
- Authority
- DE
- Germany
- Prior art keywords
- printed circuit
- foils
- circuit boards
- multilayer composite
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 18
- 239000011888 foil Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000000047 product Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000013067 intermediate product Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1028—Thin metal strips as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires
Description
Verfahren zur Herstellung eines Vorproduktes für
Leiterplatten, -folien oder Multilayer-Innenlagen in Form
von Grundplatten oder -folien mit Durchkontaktierungen,
sowie Verwendung eines nach diesem Verfahren hergestellten
Vorproduktes zur Herstellung von Leiterplatten
Die Erfindung betrifft ein Verfahren zur Herstellung eines
Vorproduktes für Leiterplatten, -folien, Multilayer-
Innenlagen in Form von Grundplatten oder -folien mit
Durchkontaktierungen sowie eine Verwendung eines nach
diesem Verfahren hergestellten Vorproduktes zur Herstellung
von Leiterplatten.
Ein Verfahren zur Herstellung einer elektrisch leitenden
Verbindung zwischen zwei auf den gegenüberliegenden Seiten
einer Grundplatte liegenden Strompfaden ist bereist bekannt
aus der DE-OS 22 41 333. Zur Durchkontaktierung wird dort
an Bohrungen sehr geringen Durchmessers, z.B. 0,3 bis 0,1
mm, ein flüssiges Leitsilber aufgebracht, das durch
Kapillarwirkung in die Bohrungen bis zum gegenüberliegenden
Teil des Strompfades einfließt, das überschüssige
Leitsilber abgewischt und die Grundplatte einem
Trocknungsprozeß ausgesetzt. Die nach diesem Verfahren
erhaltene gedruckte Schaltung weist eingebettete massive
Durchkontaktierungen mit geringen Durchmessern auf.
Zu einem gleichartigen Ergebnis führt ein Verfahren, wie es
in der DE 22 27 701 B2 beschrieben wird. Dieses Verfahren
dient zur Herstellung von Schaltungs-Zwischenverbindungen
zwischen benachbarten Schaltungen eines Mehrschichten-
Schaltungsgebildes, bei welchem einander entsprechende
Sätze von Verbindungsstellen an den benachbarten
Schaltungen durch eine Isolierschicht hindurch miteinander
zur Berührung gebracht und anschließend miteinander
verlötet werden.
Aus dem Aufsatz von D. G. Weiss: "Toleranzen und Kriterien
für die Einpreßtechnik an Leiterplatten", Feinwerktechnik
und Meßtechnik 94 (1986) 8, S. 512 ist es an sich bekannt,
daß Durchkontaktierungen im Preßsitz eingebettet sind.
Ein Verfahren zur Herstellung von Schichtschaltungen ist
aus der DE-OS 23 06 236 bekannt. Zur Durchkontaktierung
werden Metallstifte in Löcher in einem Keramiksubstrat
eingesetzt. Zur Erzeugung von Leiterbahnen wird dann
Metallpaste auf das Keramiksubstrat aufgetragen.
Es besteht allgemein das Bestreben, die Packungsdichte von
Bauelementen auf irgendwelchen Substraten, beispielsweise
Leiterplatten, zu erhöhen.
Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung
von Vorprodukten für Leiterplatten anzugeben, mit dem
Vorprodukte für Leiterplatten, die eine hohe Packungsdichte
von Bauelementen auf Leiterplatten ermöglichen, hergestellt
werden können.
Die Lösung dieser Aufgabe ist in Patentanspruch 1
angegeben. Eine Verwendung ist dem Anspruch 2 zu entnehmen.
Ausgangspunkt war der Gedanke, durch Durchkontaktierungen
mit extrem kleiner Querschnittsfläche den bisher für
Anschlußaugen und/oder Durchkontaktierungen benötigten Raum
einzusparen. Dieser bisher benötigte Raum war hauptsächlich
durch den Bohrungsdurchmesser für die Anschlußaugen bzw.
Durchkontaktierungen bestimmt. Durch die Erfindung lassen
sich Durchkontaktierungen direkt unterhalb von SMD
(oberflächenmontierten Bauelement-) -Anschlußflächen und
Leiterzügen realisieren.
Das erfindungsgemäße Verfahren unterscheidet sich
wesentlich von den oben genannten Verfahren. Es werden
keine Löcher in das Substrat für Leiter gebohrt. Ein
Vorprodukt in Form einer Grundplatte oder -folie mit
Durchkontaktierungen wird
hergestellt und dann mit Leitern versehen. Die Oberfläche
dieser Grundplatte oder -folie weist eine streifenartige
Struktur auf, da sie von einem Mehrschichtverbund
abgeschnitten wurde. Die Grundplatte oder -folie weist die
Durchkontaktierungen bereits auf, bevor sie mit
Leiterbahnen versehen wird und somit zur Leiterplatte oder
-folie wird.
Anhand der Zeichnung wird ein Ausführungsbeispiel der
Erfindung näher erläutert.
Fig. 1 dient der Erläuterung des Herstellungsverfahrens.
Fig. 2 zeigt einen Abschnitt einer Leiterplatte, deren
Vorprodukt nach dem erfindungsgemäßen Verfahren
hergestellt wurde.
Eine Leiterplatte kann durch folgende erfindungsgemäße
Verfahrensschritte hergestellt werden:
- 1. Herstellen von Lagen eines Mehrschichtverbundes 1 bis 5 mit Leitern 11, 12, 13, 14, 15, 16, 21, 22, 23, 31, 32 usw., die bevorzugt einander parallel sind und einer Vorzugsrichtung V folgen, nämlich hier der Richtung der Kante K.
- 2. Diese Lagen werden zu dem gezeigten Stapel, also zu einem Mehrschichtverbund bleibend zusammengefügt. Dies kann durch Zusammenpressen oder Verkleben geschehen, und zwar möglichst so, daß die Leiter 11, 12, usw. weitestgehend von Material umschlossen sind. Die Querschnittsfläche F eines senkrecht zur Vorzugsrichtung V gelegten Schnittes wird mindestens ebenso groß bemessen, wie die Sollgröße der vom gezeigten Stapel abzuschneidenden Grundplatten oder -folien.
- 3. Vom gezeigten Mehrschichtverband werden nun durch
senkrecht zur Vorzugsrichtung V verlaufende Schnitte
Vorprodukte für Leiterplatten, -folien oder
Multilayer-Innenlagen in Form von Scheiben oder Folien
abgeschnitten, die rasterförmig mit
Durchkontaktierungen versehen sind, die jeweils aus
kurzen Abschnitten der Leiter 11 bis 16, 21, 22 usw.
bestehen.
Bei den Leitern 11, 12, usw. kann es sich um Leiterbahnen, aber auch um dünne Drähte oder Leiterstreifen handeln. - 4. Mit den abgeschnittenen Grundplatten oder -folien können nun auf verschiedene Weise Leiterplatten, -folien oder Multilayer-Innenlagen hergestellt werden, beispielsweise indem additiv Leiterbahnen aufgebracht werden. Bevorzugt wird jedoch auf eine solche Grundplatte oder -folie insbesondere beidseitig Kupfer mit Hilfe einer Klebefolie aufgebracht, und es folgen weitere Schritte:
- 5. An denjenigen Stellen der Oberfläche, unter denen sich später Durchkontaktierungen befinden sollen, wird das Kupfer und die Klebefolie entfernt.
- 6. Der in der Grundplatte als Durchkontaktierung eingebettete Leiter 11, 12, usw. wird nun jeweils mit Hilfe eines herkömmlichen Metallisierungsverfahrens mit dem aufgeklebten Kupfer kontaktiert.
- 7. Anschließend wird das Kupfer teilweise mit einem herkömmlichen Verfahren entfernt, so daß nur noch Oberflächenleiter als Leiterbahnen der fertigen Leiterplatte, -folie oder Multilayer-Innenlage übrig bleiben.
Das nach dem dritten Verfahrensschritt entstandene
Vorprodukt für Leiterplatten, -folien oder Multilayer-
Innenlagen kann als Halbfertigfabrikat auf Lager gelegt
werden und für verschiedene Leiterplatten zur Anwendung
kommen.
Bei der Bestückung einer fertigen Leiterplatte oder -folie
mit oberflächenmontierten Bauteilen (SMD) kann die
fertiggestellte Schaltung auf einen Träger aufgeklebt
werden, der den Ausdehnungskoeffizienten auf der
Bestückungsseite für eine zuverlässige Verbindung günstig
beeinflußt, denn durch Kombination der abgetrennten
Leiterplatte bzw. insbesondere -folie mit einem Träger von
geringem thermischem Ausdehnungskoeffizienten, läßt sich
der thermische Ausdehnungskoeffizient auf der
Bestückungsseite dem geringen Ausdehnungskoeffizienten des
oberflächenmontierten Bauteils anpassen.
Es ist ersichtlich, daß der Querschnitt der als
Durchkontaktierungen oder Anschlußaugen dienenden Stücke
der Leiter 11, 12, usw. wesentlich kleiner gehalten werden
kann, als der Querschnitt einer bisher für eine
Durchkontaktierung angebrachten Bohrung von mindestens 0,1
oder sogar 0,25 mm Durchmesser.
Fig. 2 zeigt ein Stück einer fertigen Leiterplatte mit
Durchkontaktierungen 61, 62, 63,... in einem Vorprodukt für
Leiterplatten 60. Auf diesem befindet sich eine Klebefolie
64, die ursprünglich ganz mit einer Kupferfolie bedeckt
war. Diese Kupferfolie ist teilweise entfernt worden. Als
Rest sind Oberflächenleiter 65 bis 67 übrig geblieben mit
zwei Durchkontaktierungen 68 und 69, letztere
aufgeschnitten dargestellt, die eine elektrische Verbindung
zwischen jeweils einem Oberflächenleiter 65 bzw. 67 und
einer unmittelbar darunter liegenden Durchkontaktierung im
Vorprodukt für Leiterplatten 60 aufweisen.
Claims (2)
1. Verfahren zur Herstellung eines Vorproduktes für
Leiterplatten, -folien oder Multilayer-Innenlagen in
Form von Grundplatten oder -folien mit eingebetteten
Durchkontaktierungen (61, 62, 63) und/oder
Anschlußaugen gekennzeichnet durch folgende Schritte:
- a) Aufbau eines Mehrschichtverbundes aus einzelnen Lagen, wobei mindestens eine Lage Leiter (11, 12, ...) aufweist, die in Richtungen verlaufen, deren Hauptkomponenten in einer gemeinsamen Vorzugsrichtung (V) liegen, wobei die senkrecht zur Vorzugsrichtung gemessene Querschnittsfläche (F) des Mehrschichtverbundes mindestens so groß ist wie die Sollgröße des herzustellenden Vorproduktes,
- b) Laminieren des Mehrschichtverbundes,
- c) Zertrennen des Mehrschichtverbundes senkrecht zur Vorzugsrichtung (V) in Scheiben oder Folien.
2. Verwendung eines nach dem Verfahren gemäß Anspruch 1
hergestellten Vorproduktes zur Herstellung von
Leiterplatten nach an sich bekannten Verfahren, wobei
wenigstens eine elektrische Verbindung (69) mit einem
als Durchkontakierung dienenden Leiter (11, 12,...)
hergestellt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873709770 DE3709770A1 (de) | 1987-03-25 | 1987-03-25 | Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873709770 DE3709770A1 (de) | 1987-03-25 | 1987-03-25 | Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3709770A1 DE3709770A1 (de) | 1988-10-13 |
DE3709770C2 true DE3709770C2 (de) | 1990-01-04 |
Family
ID=6323917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873709770 Granted DE3709770A1 (de) | 1987-03-25 | 1987-03-25 | Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3709770A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009019782A1 (de) | 2009-05-02 | 2010-11-04 | Valeo Schalter Und Sensoren Gmbh | Verfahren zur Herstellung von durchkontaktierbaren Leiterplatten |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59407670D1 (de) * | 1993-04-16 | 1999-03-04 | Heinze Dyconex Patente | Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung |
DE19509202A1 (de) * | 1994-03-16 | 1995-09-21 | Fraunhofer Ges Forschung | Elektrische Verbindungen in hochdichter Rasteranordnung |
US6563210B2 (en) * | 2000-12-19 | 2003-05-13 | Intel Corporation | Parallel plane substrate |
FR2976720A1 (fr) | 2011-06-15 | 2012-12-21 | St Microelectronics Sa | Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1353671A (en) * | 1971-06-10 | 1974-05-22 | Int Computers Ltd | Methods of forming circuit interconnections |
DE2306236C2 (de) * | 1973-02-08 | 1982-11-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung von Schichtschaltungen mit leitenden Schichten auf beiden Seiten eines Keramiksubstrates |
-
1987
- 1987-03-25 DE DE19873709770 patent/DE3709770A1/de active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009019782A1 (de) | 2009-05-02 | 2010-11-04 | Valeo Schalter Und Sensoren Gmbh | Verfahren zur Herstellung von durchkontaktierbaren Leiterplatten |
Also Published As
Publication number | Publication date |
---|---|
DE3709770A1 (de) | 1988-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4339551C1 (de) | Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand | |
DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
DE69934674T2 (de) | Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten | |
DE69938582T2 (de) | Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat | |
DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
WO2012072212A2 (de) | Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
DE112005000014T5 (de) | Innenleiterverbindungsstruktur und Mehrschichtsubstrat | |
DE19953162A1 (de) | Verfahren zum Herstellen von Thermistor-Chips | |
DE10317675B4 (de) | Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE4135839A1 (de) | Verfahren zur herstellung einer mehrlagigen gedruckten schaltung sowie mehrlagige gedruckte schaltung | |
EP0451541B1 (de) | Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte | |
DE10318297A1 (de) | Keramisches Multilayersubstrat und Verfahren zu dessen Herstellung | |
EP0841668A1 (de) | Elektrischer Widerstand und Verfahren zu seiner Herstellung | |
DE3709770C2 (de) | ||
DE3445690C2 (de) | Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung | |
DE3931551C2 (de) | Verfahren zum Herstellen eines Substrates | |
EP1729555B1 (de) | Verfahren zur Herstellung einer Leiterplatte und eines Leiterplattensystems sowie mittels solcher Verfahren hergestellte Leiterplattten und Leiterplattensysteme | |
EP0484756A2 (de) | Widerstandsanordnung in SMD-Bauweise | |
DE2326861A1 (de) | Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen | |
DE3639443C2 (de) | ||
DE4129835A1 (de) | Leistungselektroniksubstrat und verfahren zu dessen herstellung | |
EP1703781A1 (de) | Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement | |
DE3040460C2 (de) | Elektronische Schaltung und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE |
|
8339 | Ceased/non-payment of the annual fee |