DE3445690C2 - Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung - Google Patents
Verfahren zur Herstellung einer Trägerplatte für eine gedruckte SchaltungInfo
- Publication number
- DE3445690C2 DE3445690C2 DE3445690A DE3445690A DE3445690C2 DE 3445690 C2 DE3445690 C2 DE 3445690C2 DE 3445690 A DE3445690 A DE 3445690A DE 3445690 A DE3445690 A DE 3445690A DE 3445690 C2 DE3445690 C2 DE 3445690C2
- Authority
- DE
- Germany
- Prior art keywords
- plate
- substrate
- metallization
- plates
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Dicing (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Ein Substrat mit einem durchgehenden Loch für eine elektronische Schaltung wird nach folgenden Verfahrensschritten hergestellt: Einschneiden einer oder mehrerer Nuten (32) in einen Rand (34) einer ersten Platte (10) aus Substratmaterial, Metallisierung des genuteten Randes, Metallisierung eines hierzu passenden Randes (42) einer zweiten Platte (40) aus Substratmaterial, Zusammensetzen und festes Verbinden der metallisierten Ränder der ersten und zweiten Platte, so daß Löcher erzeugt werden, die durch die zusammengesetzten Platten hindurch von einer oberen Fläche zu einer unteren Fläche führen. Die zusammengesetzten Platten können als ein einzelnes Substrat verwendet werden oder sie können in einer Richtung senkrecht zu den entsprechenden Löchern in zwei oder mehrere Substrate geschnitten werden. Auf der oberen oder unteren Fläche des so gebildeten Substrates kann ein gedrucktes Schaltungsmuster erzeugt werden. Eine Metallschicht auf der anderen Fläche des Substrats kann mit einem Septum verbunden werden, das von den metallisierten Rändern der entsprechenden Platten gebildet ist.
Description
F i g. 5 eine perspektivische Ansicht eines endgültigen Substrates, auf dem Schaltungsmuster aufgebracht sind;
und
Fig.6 eine Schnittansicht entlang der linie 6-6 der
F i g. 5, die Einzelheiten eines fertigen Substrates zeigt, in dessen Loch ein aktives Bauteil angeordnet ist
F i g. 1 zeigt eine teilweise geschnittene Oxidplatte 10 mit einer oder mehreren Nuten 32, von denen drei dargestellt
sind und die in einer Seite oder Fläche 34 der Platte 10 ausgebildet werden. Eine rechteckige Nut 32
erleichtert zwar den Einbau eines rechteckigen Bauelementes,
wie es in Verbindung mit F i g. 6 beschrieben ist, jedoch ist auch irgendeine andere geeignete Form möglich.
Die Nuten 32 werden mit einer Maschine in die Substratplatte 10 eingebracht, beispielsweise mit Hilfe
einer üblichen Fräsmaschine.
Wie F i g. 2a zeigt, wird die Seite 34 der Platte 10 mit
irgendeinem hierzu geeigneten Verfahren metallisiert Auch die Nuten 32 können, abhängig von dem Anwendungsfall,
metallisiert sein. Diese Metallisierungsflächen 36 sind in F i g. 2 durch gepunktete Flächen veranschaulicht
Eine typische metallisierte Schicht umfaßt eine relativ dünne Chromschicht, die an der Platte 10 haftet,
und eine relativ dicke (25 bis 50 μηι) Kupferschicht, die
an der Chromschicht haftet F i g. 2b zeigt eine zweite Substrat- oder Trägerplatte 40, die in Abmessung und
Material der Platte 10 ähnlich ist und die eine zur Seite 34 der Platte 10 passende Seite 42 aufweist, die mit
demselben Verfahren und denselben Materialien metallisiert, die für die Metallisierungsflächen 36 verwendet
werden.
Es kann sein, daß in die Platte 10 nur relativ flache Nuten 32 eingeschnitten werden dürfen. Eine für diese
Fälle geeignete Ausführungsform der Platte 40 ist eine in Fig.2c gezeigte Platte 44 mit einer oder mehreren
Nuten 46, die in der gleichen Weise und mit demselben Abstand wie die Nuten 32 auf der Platte 10 hergestellt
sind. Wie die Punkte in der Zeichnung andeuten, ist die Seite 48 der Platte 44 ähnlich wie die Seite 42 der Platte
40 metallisiert.
In F i g. 3 ist die Platte 10 mit der Platte 40 fest zusammengefügt
gezeigt, wobei die genutete Seite 34 (Fig.2a) der Platte 10 passend mit der Seite 42
(F i g. 2b) der Platte 40 ausgerichtet ist. Die feste Verbindung zwischen den beiden Metallisierungsflächen kann
mit einer der üblichen Verfahren, beispielsweise mit dem Thermokompressionsverfahren in inerter Atmosphäre,
erfolgen. Im Ergebnis werden durch das Zusammensetzen der beiden Platten Löcher gebildet, beispielsweise
50 (in F i g. 3 sind drei Löcher dargestellt), die sich von einer oberen Fläche 52a bis zu einer unteren
Fläche 526 einer zusammengesetzten Substratoder Trägerplatte 52 erstrecken. Die Metallisierungsschicht 58, die sich von der Fläche 52a bis zur Fläche 526
erstreckt, dient als elektrisch leitende Verbindung zwischen den beiden Flächen.
F i g. 4 zeigt die andere Ausführungsform, bei der die Seite 34 (Fig.2a) der Platte 10 fest mit dem Rand 48
(F i g. 2c) der Platte 44 verbunden ist. Die zusammengesetzte Substrat- bzw. Trägerplatte 52 mit den Löchern
50 und einer Verbindungsschicht 58 ist im wesentlichen identisch mit der in F i g. 3 gezeigten Platte.
In dem nächsten Verfahrensschritt wird die zusammengesetzte Platte in dünnere Trägerplatten geschnitten.
Natürlich ist es auch möglich, die zusammengesetzten Platten 52 mit endgültiger Abmessung als einzelnes
Substrat zu verwenden. Aus praktischen Gründen ist es besser, die zusammengesetzten Platten 52 entlang der in
Fig.3 gezeigten Linien, beispielsweise 54a, 54b, und
entlang weiterer hierzu paralleler Linien in Scheiben zu schneiden. Diese Schnitte sind senkrecht zu den Löchern
50 geführt Die zusammengesetzten Platten 52 können außerdem entlang der in F t g. 3 gebrochen gezeichneten
Linien, beispielsweise 56a, 566, und entlang weiterer hierzu paralleler Linien in Einzelsubstrate geschnitten
werden.
In F i g. 5 ist eine fertige Schaltungsplatte in größerem
In F i g. 5 ist eine fertige Schaltungsplatte in größerem
ίο Maßstab als in den F i g. 1 bis 4 und kleinerem Maßstab
als in Fig.6 gezeigt Die fertige Schaltungsplatte nach F i g. 5 wird durch Schneiden der Platte in Scheiben entlang
der in F i g. 3 gebrochen gezeichneten Linie 54a, 54b und durch Schneiden der Platte in Einzelsubstrate
entlang der gebrochen gezeichneten Linien 56a, 566 erhalten.
Die Anzahl der Scheiben, die parallel zu den Linien 54a, 546 über die zusammengesetzten Platten 52
angefertigt sind, hängt von der Plattendicke (typisch 2,5 cm) und von der gewünschten Dicke des fertigen
Einzelsubstrates ab. Aus einer zusammengesetzten Platte werden typischerweise 10 bis 20 Scheiben oder
Schichten gewonnen, von denen jede 0,4 bis 0,6 mm dick ist
Die Anzahl der Schnitte parallel zu den Linien 56a, 56b zur Bildung der Einzelsubstrate hängi von der Anzahl der Nuten ab, die in der Ausgangsplatte eingearbeitet sind, und von der Anzahl der Löcher, die für jedes fertige Substrat vorzusehen ist. Typisch sind ein oder zwei Löcher. Typischerweise können auch 40 bis 150 fertige Einzelsubstrate von einer zusammengesetzten Platte 52 durch Schnitte gemäß F i g. 3 erzeugt werden.
Die Anzahl der Schnitte parallel zu den Linien 56a, 56b zur Bildung der Einzelsubstrate hängi von der Anzahl der Nuten ab, die in der Ausgangsplatte eingearbeitet sind, und von der Anzahl der Löcher, die für jedes fertige Substrat vorzusehen ist. Typisch sind ein oder zwei Löcher. Typischerweise können auch 40 bis 150 fertige Einzelsubstrate von einer zusammengesetzten Platte 52 durch Schnitte gemäß F i g. 3 erzeugt werden.
Nach dem Zerschneiden in Scheiben aber vor dem Zerschneiden in Einzelsubstrate werden auf der oberen
Fläche des zukünftigen Substrates die gewünschten gedruckten Schaltungsmuster erzeugt. Das in F i g. 5 gezeigte
gedruckte Schaltungsmuster ist ein typisches, wenn auch nicht das einzig mögliche Schaltungsmuster
für jedes einzelne fertige Substrat Eine leitfähige Grundfläche ist auf der unteren Fläche eines jeden Substrats
auf konventionelle Weise als ganzflächige Metallisierung 70, die an der aufgebrochenen Stelle 72 sichtbar
gezeichnet ist, angebracht. Einige Leitungen, z. B. die Leitung 60, des gedruckten Schaitungsmusters werden
typischerweise mit der Verbindungsfläche 58 verbunden. Andere gedruckte Schaltungsleitungen, wie 62
und 64, sind dagegen von der Verbindungsfläche isoliert.
Der Grund, ein Substrat mit einem Loch zu versehen,
wird am besten anhand der F i g. 6 dargestellt, die einen Schnitt durch eine fertige Mikrowellenschaltung zeigt.
Das Bezugszeichen 20 bezeichnet ein Substratmaterial, das metallisierte Lochwände 22a und 226 eines Loches
22 umgibt. In dem Loch 22 ist ein aktives Leistungsbauelement, beispielsweise ein FET-Bauelement 24, angeordnet.
Drahtleitungen oder -verbindungen, beispielsweise 26 und 27, führen von einer oberen Fläche 24a des
Bauelementes (beispielsweise von der Gate- oder der Drainelektrode) zu einem auf einer oberen Fläche 20a
des Substrates 20 befindlichen Schaltungsmuster (siehe F i g. 5). Eine untere Fläche 246 des Bauelementes 24
so (beispielsweise die Sourceelektrode) ist in elektrischem Kontakt mit einer leitenden Lochfüllsubstanz 28. die
beispielsweise ein Lotmetall, eine Epoxymasse oder ein Metalleinsatz oder irgendeine Kombination von diesen
sein kann.
Wird das Bauelement 24, wie dargestellt, in dem Loch angeordnet, so können die Drahtverbindungen, beispielsweise
26 und 27, sehr kurz sein, wodurch sich bei den für Mikrowellenschaltungen maßgeblichen Fre-
quenzen eine sehr geringe Induktivität ergibt. Wäre das
Bauelement 24 mit seiner Fläche 24a auf der Fläche 20a
des Substrates 20 angeordnet, müßten die Drahtverbindüngen 26 sehr viel langer sein, und sich damit eine
übermäßig große Induktivität ergeben. 5
Bauelement 24 mit seiner Fläche 24a auf der Fläche 20a
des Substrates 20 angeordnet, müßten die Drahtverbindüngen 26 sehr viel langer sein, und sich damit eine
übermäßig große Induktivität ergeben. 5
Schaltungselemente, die die verschiedenen gedruckten Schaltungsleitungen verbinden, können entweder
auf das Substrat gedruckt sein oder können diskrete
Bauteile sein. Ein die Leitungen 62 und 60 verbindender
Kondensator 66 ist ein Beispiel für ein gedrucktes Schal- 10 tungsteil.
auf das Substrat gedruckt sein oder können diskrete
Bauteile sein. Ein die Leitungen 62 und 60 verbindender
Kondensator 66 ist ein Beispiel für ein gedrucktes Schal- 10 tungsteil.
Hierzu 2 Blatt Zeichnungen
15
20 I
30
55
60
65
35 *jj
Claims (3)
1. Verfahren zur Herstellung einer aus Alumini- ten fest zusammenzufügen, so da B eine elektrisch leitenumoxid
oder Berylliumoxid bestehenden Träger- 5 de Verbindung von der Unterseite zur Oberseite der
platte für eine gedruckte Schaltung, wobei die Trä- zusammengefügten Platte besteht, die mit einer ganzflägerplatte
einseitig mit dem Schaltungsmuster oma- chigen Metallisierung auf einer Plattenseite und mit eimentiert
ist und auf der gegenüberliegenden Seite ner Kontaktfläche auf der anderen Plattenseite in elekeine
ganzflächige Metallschicht aufweist und von frischer Verbindung steht So daß ein dort angeschlossemindestens
einem Durchgangsloch mit gegebenen- 10 nes Bauelement über die ganzflächige Metallisierung
falls einer elektrisch leitfähigen Auskleidung durch- auf der gegenüberliegenden Plattenseite angeschlossen
setzt ist, die in elektrischer Verbindung mit der ganz- werden kann. Da Beryllium ein sprödes und abschleifenflächigen
Metallschicht steht, gekennzeichnet des Material ist, ist ein Einbringen von Löchern fertidurch
folgende Verfahrensschritte: gungstechnisch schwierig. Der im Anspruch 1 angege-
15 benen Erfindung liegt daher die Aufgabe zugrunde, Trä-
a) Einbringen von mindestens einer oder mehrerer gerplatten oder Substrate für elektrische Schaltungen
ganz durchlaufender Nuten in eine ebene Seite mit Durchgangslöchern beliebiger Form auszubilden,
einer Oxidplatte, ohne daß diese in üblicher Weise gebohrt oder gestanzt
b'j Metallisierung der genuteten Seite, werden müssen.
c) Metallisierung einer ebenen Seite einer zweiten 20 Durch die erfindungsgemäße Lösung der Ausbildung
Oxidplatte, von Nuten in einer ebenen Oberfläche eines mit einem
d) Zusammenfügung und feste Verbindung der zweiten ähnlichen Teil zusammenzufügenden Rohlings
beiden Oxidplatten mit ihren metallisierten ebe- lassen sich stanzfestere Werkzeuge verwenden. Bei dem
nen Seiten, anschließenden Zusammenfügen der beiden Rohlinge
e) Aufbringen des einseitigen Schaltungsrr.usters 25 bilden die Nuten an der Verbindungsfläche Durchsowie
der ganzflächigen Metallisierung. gangsöffnungen zwischen den beiderseitigen Plattenflächen,
auf denen das elektrische Schaltungsmuster bzw.
2. Verfahren nach Anspruch 1, dadurch gekenn- die Massemetallisierung aufgebracht werden können,
zeichnet, daß nach dem Verfahrensschritt d) die zu- Es ist zwar aus der US-PS 32 81 627 bekannt, in die sammengesetzten Oxidplatten senkrecht zu ihrer 30 Oberfläche einer Isolierplatte flache Nuten einzufräsen Zusammenfügungsebene in zwei oder mehrere Trä- und diese mit einer Metallisierung auszukleiden. Diese gerplatten zerschnitten werden und jede dieser Trä- leitenden Nuten dienen als Signalleiter bzw. dem Angerplatten mit dem Verfahrensschritt e) bearbeitet Schluß von Abschirmungen, die zusammen mit den Siwird. gnalleitern Koaxialleitungen nachbilden sollen. Ein Zu-
zeichnet, daß nach dem Verfahrensschritt d) die zu- Es ist zwar aus der US-PS 32 81 627 bekannt, in die sammengesetzten Oxidplatten senkrecht zu ihrer 30 Oberfläche einer Isolierplatte flache Nuten einzufräsen Zusammenfügungsebene in zwei oder mehrere Trä- und diese mit einer Metallisierung auszukleiden. Diese gerplatten zerschnitten werden und jede dieser Trä- leitenden Nuten dienen als Signalleiter bzw. dem Angerplatten mit dem Verfahrensschritt e) bearbeitet Schluß von Abschirmungen, die zusammen mit den Siwird. gnalleitern Koaxialleitungen nachbilden sollen. Ein Zu-
3. Verfahren nach Anspruch 1 oder 2, dadurch ge- 35 sammenfügen der genuteten Oberfläche mit Teilen eikennzeichnet,
daß im Falle mehrerer Nuten gemäß ner anderen Platte ist hier allerdings nicht vorgesehen.
Verfahrensscnritt a) nach dem Verfahrensschritt d) Weitere Ausgestaltungen der Erfindung sind den jede Trägerplatte derart in Teilplatten unterteilt Kennzeichnungsteilen der Unteransprüche zu entnehwird, daß jede mindestens eines der Durchgangslö- men.
Verfahrensscnritt a) nach dem Verfahrensschritt d) Weitere Ausgestaltungen der Erfindung sind den jede Trägerplatte derart in Teilplatten unterteilt Kennzeichnungsteilen der Unteransprüche zu entnehwird, daß jede mindestens eines der Durchgangslö- men.
eher enthält 40 Die zusammengefügten Platten können direkt als
Substrat verwendet werden oder scheibenweise senk-
recht zu den Löchern in zwei oder mehrere Einzelsubstrate zerschnitten werden. In jedem Fall können auf
einer der Flächen, entweder auf der oberen oder der
Die Erfindung betrifft ein Verfahren, wie es im Ober- 45 unteren Fläche, des erzeugten Substrates ein oder mehbegriff
des Anspruchs 1 vorausgesetzt ist. rere Schaltungsmuster aufgedruckt werden und die an-
Bei der Herstellung elektronischer Schaltungen mit dere Oberfläche metallisiert und mit der Metallisierung
einem isolierenden Substrat, im folgenden auch als Trä- der Verbindungsschicht verbunden werden, die von den
gerplatte bezeichnet, ist unter Umständen ein durch das metallisierten Rändern der beiden Platten gebildet ist
Substrat gehendes Loch erforderlich, dessen Herstel- 50 Um Substrate oder Trägerplatten für kleinere elektronilung
zu einem Problem werden kann. Bei einem runden sehe Schaltungen herzustellen, kann jede solche Träger-Loch
oder bei einem relativ weichen Substrat kann das platte mit ihren gedruckten Schaltungsmustern und mit
Loch einfach gebohrt oder gestanzt werden. Wenn das der metallisierten Fläche in kleinere Substrate geschnit-Loch
eine andere Form haben soll, beispielsweise recht- ten, gebrochen oder sonstwie geteilt werden,
eckig, oder wenn das Subsirat spröde ist oder auch stark 55 Im folgenden wird die Erfindung anhand von Ausfühwerkzeugabnutzend ist, sind jedoch andere Maßnah- rungsbeispielen unter Bezugsnahme auf die Zeichnunmen erforderlich. gen näher erläutert. Es zeigt
eckig, oder wenn das Subsirat spröde ist oder auch stark 55 Im folgenden wird die Erfindung anhand von Ausfühwerkzeugabnutzend ist, sind jedoch andere Maßnah- rungsbeispielen unter Bezugsnahme auf die Zeichnunmen erforderlich. gen näher erläutert. Es zeigt
Für Mikrowellenschaltungen mit aktiven Leistungs- F i g. 1 eine perspektivische Ansicht einer Platte aus
bauelementen eignet sich a?s Substratmaterial beispiels- isolierendem Substratmaterial mit einer Vielzahl von
weise Beryllium- oder Aluminiumoxid. Einkristalline 60 Nuten, die in einen Rand der Platte eingeschnitten sind;
Materialien. w'^ etwa Saphir, sind ebenfalls geeignet Fig.2a eine perspektivische Ansicht einer entspre-
Berylliumoxid ist jedoch ein besonders gut geeignetes chend F i g. 1 genuteten Platte, deren Rand metallisiert
Substratmaterial, da es ein ausgezeichneter elektrischer ist;
Isolator und ein ausgezeichneter Wärmeleiter ist. Wie F i g. 2b und 2c zwei Ausführungsformen einer pas-
die meisten Materialien hat aber auch Berylliumoxid 65 senden metallisierten Platte, die vorbereitet ist, mit der
einige Nachteile. Beispielsweise ist es ziemlich porös, so Platte nach F i g. 2a fest zusammengesetzt zu werden;
daß es schwierig ist, auf seiner Oberfläche ein genaues F i g. 3 und 4 eine perspektivische Ansicht einer ferti-
daß es schwierig ist, auf seiner Oberfläche ein genaues F i g. 3 und 4 eine perspektivische Ansicht einer ferti-
Schaltungsmuster aufzudrucken. Eine Lösung dieses gen Platte, die zerteilt werden kann;
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/562,244 US4520561A (en) | 1983-12-16 | 1983-12-16 | Method of fabricating an electronic circuit including an aperture through the substrate thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3445690A1 DE3445690A1 (de) | 1985-07-04 |
| DE3445690C2 true DE3445690C2 (de) | 1986-11-27 |
Family
ID=24245439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3445690A Expired DE3445690C2 (de) | 1983-12-16 | 1984-12-14 | Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4520561A (de) |
| JP (1) | JPS60145699A (de) |
| CA (1) | CA1217875A (de) |
| DE (1) | DE3445690C2 (de) |
| FR (1) | FR2556916B1 (de) |
| GB (1) | GB2151853B (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917707A (en) | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
| JPH07105602B2 (ja) * | 1986-11-07 | 1995-11-13 | 日本電気株式会社 | 多層配線基板 |
| US5189507A (en) * | 1986-12-17 | 1993-02-23 | Raychem Corporation | Interconnection of electronic components |
| US4955523A (en) * | 1986-12-17 | 1990-09-11 | Raychem Corporation | Interconnection of electronic components |
| US4870377A (en) * | 1987-11-27 | 1989-09-26 | General Electric Company | Electronic circuit substrate construction |
| US4985990A (en) * | 1988-12-14 | 1991-01-22 | International Business Machines Corporation | Method of forming conductors within an insulating substrate |
| US7073254B2 (en) | 1993-11-16 | 2006-07-11 | Formfactor, Inc. | Method for mounting a plurality of spring contact elements |
| US20020053734A1 (en) | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
| US5820014A (en) | 1993-11-16 | 1998-10-13 | Form Factor, Inc. | Solder preforms |
| US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
| US5994152A (en) | 1996-02-21 | 1999-11-30 | Formfactor, Inc. | Fabricating interconnects and tips using sacrificial substrates |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2926340A (en) * | 1956-01-26 | 1960-02-23 | Sperry Rand Corp | Edge connectors |
| US3185947A (en) * | 1959-11-16 | 1965-05-25 | Arf Products | Inductive module for electronic devices |
| US3077658A (en) * | 1960-04-11 | 1963-02-19 | Gen Dynamics Corp | Method of manufacturing molded module assemblies |
| US3357856A (en) * | 1964-02-13 | 1967-12-12 | Electra Mfg Company | Method for metallizing openings in miniature printed circuit wafers |
| US3281627A (en) * | 1964-04-08 | 1966-10-25 | Gen Electric | Circuit board connecting and mounting arrangement |
| US3352730A (en) * | 1964-08-24 | 1967-11-14 | Sanders Associates Inc | Method of making multilayer circuit boards |
| US3326645A (en) * | 1965-09-22 | 1967-06-20 | Beckman Instruments Inc | Cermet resistance element and material |
| US3964087A (en) * | 1975-05-15 | 1976-06-15 | Interdyne Company | Resistor network for integrated circuit |
| US4208080A (en) * | 1976-08-18 | 1980-06-17 | Amp Incorporated | Junction boxes |
| JPS5440170U (de) * | 1977-08-24 | 1979-03-16 | ||
| FR2423953A1 (fr) * | 1978-04-18 | 1979-11-16 | Radiotechnique Compelec | Circuit imprime a composants electroniques incorpores et son procede de fabrication |
| FR2474806A1 (fr) * | 1980-01-29 | 1981-07-31 | Thomson Brandt | Systeme d'assemblage dans des plans distincts de cartes imprimees sur une meme platine, et montage electronique comportant de tels systemes |
| JPS5710770U (de) * | 1980-06-20 | 1982-01-20 | ||
| US4376287A (en) * | 1980-10-29 | 1983-03-08 | Rca Corporation | Microwave power circuit with an active device mounted on a heat dissipating substrate |
-
1983
- 1983-12-16 US US06/562,244 patent/US4520561A/en not_active Expired - Fee Related
-
1984
- 1984-12-07 CA CA000469664A patent/CA1217875A/en not_active Expired
- 1984-12-13 JP JP59264360A patent/JPS60145699A/ja active Granted
- 1984-12-13 GB GB08431541A patent/GB2151853B/en not_active Expired
- 1984-12-14 FR FR848419224A patent/FR2556916B1/fr not_active Expired
- 1984-12-14 DE DE3445690A patent/DE3445690C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2151853B (en) | 1987-03-25 |
| DE3445690A1 (de) | 1985-07-04 |
| FR2556916B1 (fr) | 1989-12-15 |
| JPH0368555B2 (de) | 1991-10-28 |
| GB8431541D0 (en) | 1985-01-23 |
| JPS60145699A (ja) | 1985-08-01 |
| FR2556916A1 (fr) | 1985-06-21 |
| GB2151853A (en) | 1985-07-24 |
| US4520561A (en) | 1985-06-04 |
| CA1217875A (en) | 1987-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19927046B4 (de) | Keramik-Metall-Substrat als Mehrfachsubstrat | |
| EP0920055B1 (de) | Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement | |
| DE19541334C2 (de) | Verfahren zur Herstellung einer Vielzahl von Leiterplatten sowie Leiterplattenanordnung | |
| DE3011068C2 (de) | Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten | |
| DE2810054C2 (de) | Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung | |
| DE69207520T2 (de) | Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe | |
| DE69508835T2 (de) | Dreidimensionale Verbindung von Gehäusen elektronischer Bausteine wobei gedruckte Schaltungen angewendet werden | |
| DE69200500T2 (de) | Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden. | |
| DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
| DE3790315C2 (de) | ||
| DE2539925A1 (de) | Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte | |
| DE2532421A1 (de) | Optische anzeige | |
| DE102006005645B4 (de) | Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung | |
| DE2418813A1 (de) | Verfahren zur herstellung einer vielzahl von halbleiterchips | |
| DE3445690C2 (de) | Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung | |
| DE102007058497A1 (de) | Laminierte mehrschichtige Leiterplatte | |
| DE69210329T2 (de) | Mehrschichtiger Träger für integrierte Schaltungen und Verfahren zu dessen Herstellung | |
| DE69127316T2 (de) | Verfahren zum Zusammenbau eines Leiterrahmens | |
| DE19627663A1 (de) | Oberflächenmontierbefestigungen von Nebenplatinen an Hauptplatinen | |
| DE69105070T2 (de) | Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte. | |
| DE2839215A1 (de) | Anordnung zum verbinden von mikroschaltungen | |
| DE68915259T2 (de) | System zur Erhöhung des Übertragungsvermögens von gedruckten Leiterplatten. | |
| DE2728360A1 (de) | Anordnung zur verbindung mehrerer ebenen mit integrierten schaltungen miteinander | |
| DE69803664T2 (de) | Verfahren zur herstellung von gedruckten leiterplatten und so hergestellte gedruckte leiterplatten | |
| DE3931551C2 (de) | Verfahren zum Herstellen eines Substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |