DE69105070T2 - Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte. - Google Patents

Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte.

Info

Publication number
DE69105070T2
DE69105070T2 DE69105070T DE69105070T DE69105070T2 DE 69105070 T2 DE69105070 T2 DE 69105070T2 DE 69105070 T DE69105070 T DE 69105070T DE 69105070 T DE69105070 T DE 69105070T DE 69105070 T2 DE69105070 T2 DE 69105070T2
Authority
DE
Germany
Prior art keywords
plate
metal
metal pattern
portions
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69105070T
Other languages
English (en)
Other versions
DE69105070D1 (de
Inventor
Kunitaka Kamishima
Shinobu Takahama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of DE69105070D1 publication Critical patent/DE69105070D1/de
Publication of DE69105070T2 publication Critical patent/DE69105070T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Isolationssubstrats für eine Halbleitervorrichtung und ein neuartiges im Herstellungsverfahren verwendetes Metallbauteil.
    • Beschreibung des Stands der Technik
  • In einer Leistungshalbleiter-Vorrichtung muß ein Halbleiterchip oder -element darin befestigt sein und eine mit dem Halbleiterelement zusammenhängende elektronische Verbindung muß erreicht werden. Somit ist die Vorrichtung oft mit einem Isolationssubstrat versehen, das ein leitendes Schaltungsmuster und eine Isolationsschicht beinhaltet. Ein Isolationssubstrat dieser Ausführung ist aus der EP-A-O 159 208 bekannt. Fig. 9A ist eine Draufsicht auf ein solches Isolationssubstrat einer herkömmlichen Ausführung. Fig. 9B ist eine entlang der Linie IX-IX von Fig. 9A genommene Querschnittsansicht desselbigen. Ein Isolationssubstrat 100 beinhaltet eine Metallplatte 101 und einen darauf ausgebildeten Isolationsfilm 102. Ein metallisches Schaltungsmuster ist auf dem Isolationsfilm 102 befestigt. Dieses Schaltungsmuster besteht aus drei Abschnitten 103a, 103b und 103c. An dem in der Mitte der drei angeordneten Abschnitt 103b ist ein Halbleiterchip 104 angebracht. Die an den beiden Seiten des Abschnitts 103b angeordneten Abschnitte 103a und 103c sind elektrisch durch einen Aluminiuindraht 105 mit dem Halbleiterchip 104 verbunden.
  • Die Metallplatte 101 dient als Hitzesenke zum Abstrahlen der Hitze, die erzeugt wird, wenn der Halbleiterchip 104 arbeitet; die Dicke der Metallplatte beträgt ungefähr 1 bis 3 mm. Der Isolationsfilm 102 isoliert elektrisch das Schaltungsmuster 103 und die Metallplatte 101 und die Dicke davon beträgt ungefähr 0.05 bis 0.2 mm. Das Schaltungsmuster 103 hat die Dicke von ungefähr 0.03 bis 0.3 mm. Der Halbleiterchip 104 und die externen Schaltungen sind durch einen am Schaltungsmuster 103 in einem Eckbereich davon angebrachten externen Anschluß elektrisch verbunden. Die Isolationsplatte 100 ist mit Schraubenlöchern 106 versehen, durch die die Halbleitervorrichtung an eine gewünschte Vorrichtung geschraubt werden kann.
  • Die letzten Jahre haben die wachsende Forderung nach einer Leistungsvorrichtung mit kleinen Ausmaßen gezeigt, die große elektrische Leistung steuert. Jedoch erfüllen die herkömmlichen Isolationssubstrate 100 die Forderung nicht, da die vertikale Schnittfläche des Schaltungsmusters 103 nicht so groß ist; wenn ein großer Strom im Halbleiterchip 104 fließt, erlaubt das Schaltungsmuster 103 nur unzureichende thermische Streuung. Außerdem kann es innnerhalb des Schaltungsmusters 103 selbst zu erhöhtem Spannungsabfall und erhöhter Hitzeabstrahlung führen. Infolge dessen kann eine ein Isolationssubstrat 100 umfassende Halbleitervorrichtung großer elektrischer Leistung nicht standhalten.
  • Eines der Verfahren zur Erhöhung der vertikalen Schnittfläche des Schaltungsmusters 103 ist, die ebene Fläche des Schaltungsmusters 103 zu vergrößern. Jedoch erhöht dieses Verfahren folglich eine gesamte ebene Fläche des Isolationssubstrats 100 und ist somit im direkten Widerspruch zu der Forderung nach kleinen Ausmaßen und dem Bestand von großen elektrischen Leistungen. Es versteht sich daher, daß das Schaltungsmuster 103 verdickt werden muß, um die vertikale Schnittfläche dadurch zu erhöhen, ohne die Ausmaße der Vorrichtung zu erhöhen.
  • Zwei Verfahren werden als Verfahren zum Erzielen eines dicken Schaltungsmusters betrachtet. Beim ersten Verfahren erfolgt selektives Ätzen einer gleichmäßigen und verhältnismäßig dicken auf dem Isolationsfilm 102 befestigten Metallplatte. Im zweiten Verfahren werden Teile, die das Schaltungsmuster bilden, aus einer gleichmäßigen, verhältnismäßig dicken Metallplatte durch Stanzen als diskrete Bauteile hergestellt. Danach werden die somit hergestellten Teile an dem Isolationsfilm 102 angeordnet und befestigt.
  • Das erste Verfahren ruft das Problem hervor, daß das Ätzen einer dicken Metallplatte zu einer geringen Genauigkeit der Ausmaße führt. Das zweite Verfahren ist auch nicht problemlos. Obwohl Teile für das Schaltungsmuster mit hoher Genauigkeit auf Maß gebracht werden können, erhöht sich die Anzahl der getrennt herzustellenden Bauteile. Außerdem erfordert das zweite Verfahren eine Vorrichtung, um die Teile des Schaltungsmusters auf dem Isolationsfilm 102 zu positionieren. Somit würden die Herstellungskosten wachsen.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist auf ein Verfahren zur Herstellung eines in einer Halbleitervorrichtung verwendeten Isolationssubstrats gerichtet.
  • Das Isolationssubstrat umfaßt eine Metallplatte, eine an der Metallplatte vorgesehene Isolationsschicht und ein auf der Isolationsschicht ausgebildetes leitendes Schaltungsmuster.
  • Gemäß der vorliegenden Erfindung wird eine eine Vielzahl von Körperabschnitten und Verbindungsabschnitten umfassende Metallmusterplatte bereitet. Die Vielzahl der Körperabschnitte weist eine erste Dicke auf und besitzt zu jeweiligen Abschnitten des Schaltungsmusters entsprechende Gestalten. Andererseits weisen die Verbindungsabschnitte eine zweite Dicke auf und verbinden die Vielzahl der Körperabschnitte miteinander. Die zweite Dicke ist kleiner als die erste Dicke.
  • Danach wird die Isolationsschicht auf der Metallplatte ausgebildet und die Metallmusterplatte auf der Isolationsschicht befestigt. Die Verbindungsabschnitte werden dann von der Metallmusterplatte auf der Isolationsschicht entfernt, um dadurch das Isolationssubtrat zu erhalten.
  • Gemäß der vorliegenden Erfindung sind die Abstände zwischen den jeweiligen Körperabschnitten vorher in hoher Genauigkeit auf der Metallmusterplatte festgelegt und dadurch ist es nicht notwendig, eine Positionierung der Körperglieder nach Befestigen auf der Isolationsschicht durchzuführen. Da die Verbindungsabschnitte verhältnismäßig dünn sind, ist die Entfernung davon einfach und die Genauigkeit in der Anordnung des Schaltungsmusters wird nicht verringert.
  • In einer Ausführung der vorliegenden Erfindung weist die Metallmusterplatte eine Vielzahl von jeweils eine Vielzahl von Körperabschnitten und Verbindungsabschnitten umfassenden Einheitsmusterteilen auf. Jeweilige Einheitsabschnitte sind durch andere Verbindungsabschnitte, die eine dritte Dicke aufweisen, die kleiner als die erste Dicke ist, miteinander verbunden. Nach dem Befestigen der Metallmusterplatte auf der Isolationsschicht werden alle der Verbindungsabschnitte entfernt und die somit erzielte Struktur ist in eine Vielzahl den Isolationssubtraten entsprechenden Einheitsstrukturen aufgeteilt.
  • Durch diesen Vorgang kann die Vielzahl der Isolationssubstrate gleichzeitig erzielt werden.
  • Die vorliegende Erfindung richtet sich auch auf eine bei der Herstellung des Isolationssubstrats verwendete Metallmusterplatte.
  • Gemäß der vorliegenden Erfindung umfaßt die Metallmusterplatte: (a) eine Vielzahl von Körperabschnitten, die eine erste Dicke aufweisen und Formgebungen entsprechend jeweiliger Abschnitte des Schaltungsmusters aufweisen; und (b) Verbindungsabschnitte, die eine zweite Dicke aufweisen und die Vielzahl der Körperabschnitte miteinander verbinden. Die zweite Dicke ist kleiner als die erste Dicke,
  • In der vorliegenden Erfindung umfaßt der Ausdruck "Metall" gewöhnliches Metall, legiertes und beschichtetes Metall.
  • Dementsprechend ist eine Aufgabe der vorliegenden Erfindung, ein Isolationssubsstrat mit einem dicken Schaltungsmuster zu erzielen, während eine hohe Genauigkeit der Ausmaße und geringe Fertigungskosten erhalten werden.
  • Diese und andere Aufgaben, Merkmale, Ausführungen und Vorteile der vorliegenden Erfindung werden durch die folgende detaillierte Beschreibung der vorliegenden Erfindung deutlicher werden, wenn sie zusammen mit den begleitenden Zeichnungen aufgenommen wird.
    • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die Figuren 1A bis 1F sind Querschnittsansichten, die einen Vorgang zur Herstellung eines Isolationssubstrats gemäß eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung zeigen;
  • Die Figuren 2A bis 2D sind Draufsichten, die eine Metallmusterplatte und einen Herstellungsvorgang hiermit, gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen;
  • Fig. 3A ist eine Draufsicht auf Mustereinheiten;
  • Fig. 3B ist eine entlang der Linie III-III von Fig. 3A genommene Querschnittsansicht der Mustereinheiten;
  • Fig. 4 ist eine vergrößerte Draufsicht eines gemäß des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung hergestellten Isolationssubstrats;
  • Die Figuren 5A und 5B sind jeweils eine Draufsicht und eine Vorderansicht, die ein Verfahren zur Herstellung einer das Isolationssubstrat verwendenden Halbleitervorrichtung gemäß des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung darstellen;
  • Die Figuren 6A und 6B sind Querschnittsansichten, die andere Beispiele einer Metallmusterplatte zeigen;
  • Fig. 7A ist eine Draufsicht auf eine Metallmusterplatte, die zur getrennten Herstellung von Isolationssubstraten verwendet wird;
  • Fig. 7B ist eine entlang der Linie VII-VII von Fig. 8A genommene Querschnittsansicht der Metallmusterplatte;
  • Die Figuren 8A und 8B sind Querschnittsansichten von anderen Beispielen einer Metallplatte;
  • Fig. 9A ist eine Draufsicht eines herkömmlichen Isolationssubstrats; und
  • Fig. 9B ist eine entlang der Linie IX-IX von Fig. 1A genommene Querschnittsansicht des herkömmlichen Isolationssubstrats.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Die Figuren 1A bis 1F sind Querschnittsansichten, die einen Vorgang zur Herstellung eines Isolationssubstrats gemäß eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung zeigen. Gemäß des bevorzugten Ausführungsbeispiels kann eine Vielzahl von Isolationssubstraten zum gleichen Zeitpunkt hergestellt werden. Zuerst wird eine flache Metallplatte 1 vorbereitet, deren Dicke D1 ungefähr 1 bis 3 mm beträgt (Fig. 1A). Die Metallplatte ist zum Beispiel eine Aluminiumplatte. Die Netallplatte 1 weist eine Oberflächenausmaß auf, das gleich oder größer als das Zweifache des Oberflächenausmaßes jedes herzustellenden Isolationssubstrates ist. Diese Voraussetzung muß getroffen werden, weil eine Vielzahl von Isolationssubstraten später zum gleichen Zeitpunkt durch einen Schneidevorgang gewonnen wird. Das Oberflächenausmaß der Metallplatte 1 beträgt zum Beispiel 250 mm x 500 mm, wenn fünfundzwanzig jeweils ein Oberflächenausmaß von 50 x 100 mm aufweisende Isolationssubstrate erforderlich sind.
  • Als nächstes wird die obere Oberfläche der Metallplatte 1 vollständig mit Epoxydharz überzogen, wobei ein Isolationsfilm 2 mit der Dicke D2 von ungefähr 0.05 bis 0.2 mm ausgebildet wird (Fig. 1B). Bevor das Epoxydharz aushärtet, wird eine Metallmusterplatte 10 auf der Isolationsschicht 2 angeordnet, wobei eine Positionsausrichtung dazwischen aufrechterhalten wird (Fig. 1C). Die Metallmusterplatte 10 ist eine Kupferplatte und hat eine später beschriebene Formgebung. Die Metallmusterplatte ist an dem Isolationsfilm 2 durch das ausgehärtete Epoxydharz befestigt. Somit hat das den Isolationsfilm 2 ausbildende Epoxydharz zwei Aufgaben, eine als elektrischer Isolator und die andere als Klebstoff.
  • Fig. 2A ist eine Draufsicht der Metallmusterplatte 10. Die Metallmusterplatte 10 beinhaltet Mustereinheiten PU in der Form einer Matrixanordnung. In diesem Ausführungsbeispiel sind die fünfundzwanzig verbundenen Nustereinheiten PU in der aus fünf Reihen und fünf Spalten bestehenden Matrixanordnung. Jede Einheit PU beinhaltet Körperabschnitte 11a bis 11c, die miteinander mit ersten Verbindungen 12 verbunden sind. Die Körperabschnitte 11a bis 11c weisen zu Teilen der Schaltungsmuster entsprechende Gestalten auf, die auf dem Isolationssubsstrat ausgebildet werden. Die Einheiten PU sind miteinander durch zweite Verbindungen 13 verbunden. Die Körperabschnitte 11a bis 11c weisen jeweils zueinander ausgerichtete flache obere Oberflächen auf und auch jeweils zueinander ausgerichtete Bodenoberflächen. Der erste und zweite Verbindungsabschnitt 12 und 13 haben jeweils zu den Bodenoberflächen der Körperabschnitte 11a bis 11c ausgerichtete flache Bodenabschnitte.
  • Fig. 3A ist eine vergrößerte Ansicht der in einer gestrichelten Linie in Fig. 2A eingeschlossenen Einheit PU. Fig. 3B ist eine entlang der Linie III-III von Fig. 3A genommene Querschnittsansicht der Einheit PU. Die Körperabschnitte 11a bis 11c sind verhältnismäßig dick. In diesem Ausführungsbeispiel beträgt die Dicke D3 der Körperabschnitte 11a bis 11c ungefähr 1.0 bis 2.0 mm. Andererseits sind die ersten und zweiten Verbindungen 12 und 13 verhältnismäßig dünn, die Dicken D4 und D5 davon betragen in dem bevorzugten Ausführungsbeispiel um die 0.3 bis 0.5 mm. Die Dicke D4 kann unterschiedlich zu der Dicke D5 sein. Die jeweiligen Bodenoberflächen der Körperabschnitte 11a bis 11c und die Verbindungen 12 und 13 sind in der gleichen Ebene, um eine flache Bodenebene auszubilden, während die oberen Oberflächen der Verbindungen 12 und 13 niedriger als die oberen Oberflächen der Körperabschnitte 11a bis 11c sind.
  • Die Kombination der Körperabschnitte 11a bis 11c und der Verbindungen 12 und 13 ist eine Einzelplatte. Die Metallmusterplatte eines solchen Aufbaus ist durch das Vorbereiten einer mit durch mechanische Vorgänge mit Stufenabschnitten versehenen Kupferplatte und danach Stanzen rechteckiger und hakenförmiger Löcher in der Kupferplatte gewinnbar. Somit können die Körperabschnitte 11a bis 11c und die Verbindungen 12 und 13 mit genügender Genauigkeit auf Maß gebracht werden. Die Körperabschnitte 11a bis 11c sind entsprechend zu Abständen zwischen jeweiligen Teilen der Schaltungsmuster beabstandet. Die in Fig. 2A gezeigten Einheiten PU sind entsprechend des ebenen Flächenausmaßes jedes hergestellten Isolationssubstrats voneinander beabstandet. Fig. 2B ist eine Draufsicht des Fig. 1C entsprechenden Aufbaus, in der die Metallmusterplatte 10 durch den Isolationsfilm 2 auf der Metallplatte 1 befestigt ist.
  • Nach dem in Fig. 1C gezeigten Schritt wird die gesamte obere Oberfläche des Aufbaus wie zuvor mit Ätzpaste überzogen. Durch Musterung der Ätzpaste wird eine Ätzpastenschicht 3 (Fig. 1D) ausgebildet, die die gesamte obere Oberfläche des Aufbaus, außer den Flächen, die durch die Verbindungen 12 und 13 besetzt sind, bedeckt. Die Verbindungen 12 und 13 werden dann durch Ätzen, bei dem die Ätzpastenschicht 3 als eine Maske verwendet wird, entfernt. Danach wird die Ätzpastenschicht 3 entfernt. Als Ergebnis sind Schaltungsmuster P, jedes ausschließlich aus Körperabschnitten 11a bis 11c bestehend, wie in Fig. 1E gezeigt, gewonnen. Da die Verbindungen 12 und 13 verhältnismäßig dünn sind, endet das Ätzen nach einer kurzen Zeitspanne. Infolge dessen werden die Seitenabschnitte der Körperabschnitte 11a bis 11c nicht bedenklich weggeätzt und daher besteht keine Möglichkeit, daß die Körperabschnitte 11a bis 11c mit einer stark erniedrigten Genauigkeit des Ausmaßes ausgebildet werden.
  • Fig 2C ist eine Draufsicht des Aufbaus von Fig. 1E. Wie in Fig. 2C gezeigt, werden die Schaltungsmuster P auf der Isolationsschicht in Form einer Matrix ausgebildet. Wie vorhergehend beschrieben, entsprechen die Teile des Schaltungsmusters P den Körperabschnitten 11a bis 11c der Metallplatte 10. Um der gesonderten Erkennung willen verwendet die Beschreibung im folgenden die Symbole Pa, Pb und Pc zum Bezeichnen der Körperabschnitte 11a, 11b und 11c, die voneinander durch Ätzen getrennt worden sind.
  • Im nächsten Schritt (Fig. 1F) wird der Aufbau im in Fig. 1E gezeigten Zustand entlang der Grenzlinien BL zwischen den Mustereinheiten PU in eine Vielzahl von Einheitsaufbauten geschnitten, wodurch eine Vielzahl von Isolationssubstraten 20 gewonnen wird. Die Linien BL legen auch die Grenzen zwischen den Isolationssubsstraten 20 fest. In diesem Ausführungsbeispiel sind fünfundzwanzig Isolationssubstrate durch das wie in Fig. 2D gezeigte Schneiden in fünf Reihen und fünf Spalten erzielbar. Fig. 1F und 2D zeigen die voneinander beabstandeten getrennten Isolationssubstrate 20 zur Zweckmäßigkeit der Darstellung. Das Schneiden kann zum Beispiel mit einer Chip-Schneidemaschine durchgeführt werden. Gleichzeitig zum Schneiden werden Schraubenlöcher 4 ausgebildet, die den Isolationsfilm 2 und die flache Metallpatte 1 durchdringen. Der Aufbau auf der linken Seite der Grenzlinie entspricht einer entlang der Linie F-F genommenen Querschnittsansicht des Isolationssubstrats 20 von Fig. 4 (Draufsicht).
  • Das Herstellungsverfahren, wie vorhergehend beschrieben, benötigt keine Vorrichtungen zum Einstellen der Abstände zwischen den Teilen Pa bis Pc des Schaltungsmusters P auf dem Isolationsfilm 2. Dies deshalb, als jeweiliges Positionieren der Teile Pa bis Pc schon im Vorgang des Herstellens der Metallmusterplatte 10 getan wurde. Außerdem wird das Positionieren der Schaltungsmuster P auf dem Isolationsfilm 2 bereits beim Ausrichten der Metallmusterplatte 10 zur flachen Metallplatte 1 oder zum Isolationsfilm 2 vor dem Schneiden selbsttätig erreicht. Wie vorhergehend beschrieben, sind die Teile Pa bis Pc mit hoher Genauigkeit auf dem Schaltungsmuster P ausgebildet.
  • Die somit hergestellten Isolationssubstrate werden wie folgt verwendet. Wie in Fig. 5 als eine Draufsicht und in Fig. 6B als eine Vorderansicht gezeigt, ist ein Halbleiterchip 21 am Teil Pb, das sich in der Mitte des Schaltungsmusters P befindet, am Schaltungsmuster P angelötet. Ein Drahtkontaktierungsvorgang wird dann durchgeführt, wobei der Halbleiterchip 21 durch Aluminiumdrähte 22 an die sich an den beiden Seiten des Mittenteils Pb befindenden Teile Pa und Pc angeschlossen wird. Elektrische Verbindung zwischen dem Mittenteil Pb und dem Halbleiterchip 21 wird ohne Drähte erreicht, weil die Rückenoberfläche des Halbleiterchips 21 in elektrischer Verbindung mit dem Mittenteil Pb ist.
  • Die Teile Pa bis Pc des Schaltungsmusters P sind mit daran je in einem Eckabschnitt angebrachten äußeren Elektroden oder angesetzten Elektroden versehen. Ein Gehäuse 24 ist auf dem Halbleitersubstrat 20 angebracht. Ein Innenraum 25 innerhalb des Gehäuses ist mit Harz abgedichtet. Die somit das dicke Schaltungsmuster P umfassende hergestellte Halbleitervorrichtung ist verhältnismäßig klein und widersteht großer elektrischer Leistung.
  • Nun werden andere bevorzugte Ausführungsformen der vorliegenden Erfindung beschrieben.
  • (1) In einer in Fig. 6A gezeigten Metallmusterplatte 10a sind die oberen Oberflächen der Körperabschnitte 11a bis 11c und jene der Verbindungen 12 und 13 auf der gleichen Ebene, während die Bodenoberflächen der Körperabschnitte 11a bis 11c niedriger als jene der Verbindungen 12 und 13 sind. Die Verbindungen 12 und 13 berühren den Isolationsfilm 2 nicht, wenn die Metallmusterplatte 10a an dem Isolationsfilm 2 befestigt ist. Daher können die Verbindungen 12 und 13 sowohl mit einem maschinellen Schneider als auch mit Ätzen entfernt werden. Außerdem kann eine wie in Fig. 6B gezeigte Metallmusterplatte 10b verwendet werden, welche die die sich in einer mittleren Höhe der Länge der Körperabschnitte 11a bis 11c befindenden Verbindungen 12 und 13 beinhaltet. Ein maschineller Schneider kann auch zum Schneiden der Verbindungen 12 und 13 in der Metallmusterplatte 10b verwendet werden.
  • (2) Die Verbindungen 12 und 13 können, wie in Fig. 3A gezeigt, geradlinige Brücken sein oder können verhältnismäßig breite Streifen sein. Sofern sich die Metallmusterplatte 10 nicht leicht verformt, wenn sie bearbeitet wird, ist es vorzuziehen, daß die Verbindungen 12 und 13 so dünn und schmal wie möglich sind.
  • (3) Fig. 7A ist eine Draufsicht der Metallmusterplatte 10c, die verwendet wird, um Isolationssubstrate einzeln herzustellen. Fig. 7B ist eine entlang der Linie VII-VII in Fig. 7A genommene Querschnittsdarstellung der Metallmusterplatte 10c. Die Metallmusterplatte 10c beinhaltet verhältnismäßig dicke Körperabschnitte 11a bis 11c und verhältnismäßig dünne Verbindungen 12; die Körperabschnitte 11a bis 11c und die Verbindung 12 sind eine Einzelplatte. Die Metallmusterplatte 10c kann durch das Vorbereiten einer metallischen Platte, die darauf Stufen und Stanzlöcher aufweist, gewonnen werden. Beim Verwenden der Metallmusterplatte 10c wird eine Metallplatte mit einem ebenen Flächenausmaß gleich dem eines Isolationssubstrats vorher vorbereitet. Die Metallmusterplatte 10c ist durch einen Isolationsfilm an der Metallplatte befestigt. Die Metallmusterplatte 10c wird danach zum Entfernen der Verbindungen 12, ähnlich dem vorhergehend beschriebenen Isolationssubstrat 20, selektiv geätzt.
  • (4) Die Metallmusterplatten 10 und 10a bis 10c können Metall, wie zum Beispiel Aluminium oder Kupfer sein. Ein laminiertes oder beschichtetes Metall kann als Metallmusterplatte verwendet werden. Ebenso kann die flache Metallplatte 1 etwas anderes als Aluminium sein. Zum Beispiel kann die flache Metallplatte eine flache Metallplatte 1a sein, die durch eine mit einer Nickelüberzugsschicht 8a überzogene Kupferplatte 7a ausgebildet ist (Fig. 8A), oder kann eine als Treffsubstrat benannte geschichtete Metallplatte sein, die eine Kupferschicht 7b und Aluminium 8b (Fig. 8B) umfaßt. Die flache Metallplatte 1 und die Metallmusterplatten 10 und 10a bis 10c können legiert sein.
  • (5) Die Widerstandsschicht 3 ist zum Entfernen der Verbindungen 12 und 13 durch Ätzen nicht erforderlich. Wegen der verhälnismäßig dünnen Dicken können die Verbindungen 12 und 13 in einer verhältnismäßig kurzen Zeitspanne vollkommen weggeätzt werden. Daher würden die meisten Teile der Körperabschnitte 11a bis 11c sogar übrigbleiben, wenn sie von einer Ätzflüssigkeit während des Ätzens angefressen werden. Der Widerstandsschicht 3 kann weggelassen werden, außer das höchst rauhe Oberflächen der Körperabschnitte 11a bis 11c aufgrund des Ätzens folgen.
  • (6) Die vorliegende Erfindung ist nicht ausschließlich auf ein Isolationssubstrat zum Anbringen eines einzigen Halbleiterchips gerichtet, sie ist auch an einem Halbleitersubstrat zum Anbringen einer Vielzahl von Halbleiterchips und eines oder mehrerer passiver Elemente anwendbar. Unter dieser Betrachtung verwendet die vorliegende Erfindung den Ausdruck "Halbleitervorrichtung" in einem weiten Sinn. "Halbleitervorrichtung" bezieht sich weitestgehend auf eine Vorrichtung, die einen Halbleiterchip und elektrischen Mechanismus beinhaltende unterschiedliche elektronische Elemente enthält. Obwohl die vorliegende Erfindung für eine Isolationschicht einer mit einer großen elektrischen Leistung verwendeten Halbleitervorrichtung besonders geeignet ist, bleiben Anwendungen zu anderen Vorrichtungen offen.
  • Obwohl die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Ausführungen veranschaulichend und nicht einschränkend. Es versteht sich, daß zahlreiche Abänderungen und Veränderungen durchgeführt werden können, ohne den Umfang der Erfindung zu verlassen.

Claims (30)

1. Verfahren zum Herstellen eines in einer Halbleitervorrichtung verwendeten Isolationssubstrats, wobei das Isolationssubstrat eine Metallplatte, eine auf der Metallplatte vorgesehene Isolationsschicht und ein auf der Isolationsschicht ausgebildetes leitendes Schaltungsmuster aufweist, wobei das Verfahren folgende Schritte umfaßt:
(a) Erhalten einer Metallmusterplatte mit:
einer Vielzahl von Körperabschnitten, die eine erste Dicke aufweisen und jeweiligen Abschnitten des Schaltungsmusters entsprechende Gestalten besitzen, und
Verbindungsabschnitten mit einer zweiten Dicke zum Verbinden der Vielzahl von Körperabschnitten miteinander, wobei die zweite Dicke kleiner als die erste Dicke ist;
(b) Ausbilden der Isolationsschicht auf der Metallplatte;
(c) Anbringen der Metallmusterplatte auf der Isolationsschicht; und
(d) Entfernen der Verbindungsabschnitte von der Metallmusterplatte, um das leitende Schaltungsmuster auf der Isolationsschicht zu erhalten, um dadurch das Isolationssubstrat zu erhalten.
2. Verfahren nach Anspruch 1, bei dem
der Schritt (a) folgende Schritte umfaßt:
(a-1) Vorbereiten einer metallischen Platte mit Stufen darauf; und
(a-2) teilweises Entfernen der metallischen Platte, um die Metallmusterplatte zu erhalten.
3. Verfahren nach Anspruch 2, bei dem der Schritt (a-2) folgende Schritte umfaßt:
(a-2-1) Ausstanzen von Löchern in der metallischen Platte, um die Metallmusterplatte zu erhalten.
4. Verfahren nach Anspruch 3, bei dem der Schritt (b) folgenden Schritt umfaßt:
(b-1) Aufbringen eines Harzes auf die Metallplatte; und
der Schritt (c) folgende Schritte umfaßt:
(c-1) Plazieren der Metallmusterplatte auf dem Harz; und
(c-2) Aushärten des Harzes, um die Metallmusterplatte mittels des Harzes an der Metallplatte festzumachen, wobei das auf diese Weise gehärtete Harz als Isolationsschicht dient.
5. Verfahren nach Anspruch 4, bei dem der Schritt (d) folgenden Schritt umfaßt:
(d-1) Ätzen der Verbindungsabschnitte, um die Verbindungsabschnitte von der Metallmusterplatte zu entfernen.
6. Verfahren nach Anspruch 5, bei dem der Schritt (d-1) folgende Schritte umfaßt:
(d-1-1) Vorsehen einer Widerstandsschicht auf der Metallmusterplatte;
(d-1-2) Entfernen eines Teils der Widerstandsschicht auf den Verbindungsabschnitten der Metallmusterplatte;
(d-1-3) Ätzen der Verbindungsabschnitte der Metallmusterplatte unter gleichzeitiger Verwendung der Widerstandsschicht als Maske; und
(d-1-4) Entfernen der Widerstandsschicht.
7. Verfahren nach Anspruch 5, bei dem
der Schritt (d-1) folgende Schritte umfaßt:
(d-1-5) Ätzen der Metallmusterschicht ohne eine Maske, bis die Verbindungsabschnitte entfernt sind, die Körperabschnitte jedoch nicht vollständig entfernt sind.
8. Verfahren nach Anspruch 4, bei dem der Schritt (d) folgenden Schritt umfaßt:
(d-2) Entfernen der Verbindungsabschnitte mit einer mechanischen Schneidemaschine.
9. Verfahren zum Herstellen einer Vielzahl von Isolationssubstraten, von denen jedes in einer Halbleitervorrichtung verwendet wird, wobei jedes Isolationssubstrat eine Metallplatte, eine auf der Metallplatte vorgesehene Isolationsschicht und ein auf der Isolationsschicht aus gebildetes leitendes Schaltungsmuster aufweist, wobei das Verfahren folgende Schritte umfaßt:
(a) Erhalten einer flachen Metallplatte mit einer Größe, die mindestens das Zweifacher einer Größe der Metallplatte beträgt;
(b) Erhalten einer Metallmusterplatte mit: einer Vielzahl von Einheitsmustern, von denen jedes aufweist:
eine Vielzahl von Körperabschnitten, die eine erste Dicke aufweisen und deren Gestalt jeweiligen Abschnitten des Schaltungsmusters entspricht; und
ersten Verbindungsabschnitten mit einer zweiten Dicke zum gegenseitigen Verbinden der Vielzahl von Körperabschnitten, wobei die zweite Dicke kleiner als die erste Dicke ist; und
zweiten Verbindungsabschnitten mit einer dritten Dicke zum gegenseitigen Verbinden der Vielzahl von Einheitsmustern, wobei die dritte Dicke geringer als die erste Dicke ist;
(c) Ausbilden einer Isolationsschicht auf der flachen Metallplatte;
(d) Anbringen der Metallmusterplatte auf der Isolationsschicht;
(e) Entfernen der ersten und zweiten Verbindungsabschnitte von der Metallmusterplatte auf der Isolationsschicht, um eine Struktur zu erhalten, in der eine Vielzahl von leitenden Schaltungsmustern an der flachen Metallplatte über die Isolationsschicht befestigt sind; und
(f) Schneiden der im Schritt (e) erhaltenen Struktur entlang Grenzen zwischen der Vielzahl von leitenden Schaltungsmustern in eine Vielzahl von Einheitsstrukturen, um dadurch die Vielzahl von Isolationssubstraten zu erhalten.
10. Verfahren nach Anspruch 9, bei dem der Schritt (b) folgende Schritte umfaßt:
(b-1) Vorbereiten einer metallischen Platte mit Stufen darauf; und
(b-2) teilweises Entfernen der metallischen Platte, um die Metallmusterplatte zu erhalten.
11. Verfahren nach Anspruch 10, bei dem der Schritt (b-2) folgenden Schritt aufweist:
(b-2-1) Stanzen von Löchern in die metallische Platte, um die Metallmusterplatte zu erhalten.
12. Verfahren nach Anspruch 11, bei dem der Schritt (c) folgenden Schritt aufweist:
(c-1) Aufbringen eines Harzes auf die flache Metallplatte; und
der Schritt (d) folgende Schritte aufweist: (d-1) Plazieren der Metallmusterplatte auf dem Harz; und
(d-2) Aushärten des Harzes, um die Metallmusterplatte an der flachen Metallplatte mittels des Harzes zu befestigen, wobei das auf diese Weise gehärtete Harz als Isolationsschicht dient.
13. Verfahren nach Anspruch 12, bei dem der Schritt (e) folgenden Schritt aufweist:
(e-1) Ätzen der ersten und zweiten Verbindungsabschnitte, um die ersten und zweiten Verbindungsabschnitte von der Metallmusterschicht zu entfernen.
14. Verfahren nach Anspruch 13, bei dem der Schritt (e-1) folgende Schritte umfaßt:
(e-1-1) Vorsehen einer Widerstandsschicht auf der Metallmusterplatte;
(e-1-2) Entfernen eines Teils der Widerstandsschicht auf den ersten und zweiten Verbindungsabschnitten der Metallmusterplatte;
(e-1-3) Ätzen der ersten und zweiten Verbindungsabschnitte der Metallmusterplatte unter gleichzeitiger Verwendung der Widerstandsschicht als Maske; und
(e-1-4) Entfernen der Widerstandsschicht.
15. Verfahren nach Anspruch 13, bei dem der Schritt (e-1) folgenden Schritt aufweist:
(e-1-5) Ätzen der Metallmusterschicht ohne eine Maske, bis die ersten und zweiten Verbindungsabschnitte entfernt sind, die Körperabschnitte jedoch nicht vollständig entfernt sind.
16. Verfahren nach Anspruch 12, bei dem der Schritt (e) folgenden Schritt umfaßt:
(e-2) Entfernen der ersten und zweiten Verbindungsabschnitte mit einer mechanischen Schneidemaschine.
17. Zur Herstellung eines Isolationssubstrats für eine Halbleitervorrichtung verwendete Metallmusterplatte, bei der das Isolationssubstrat eine Metallplatte, eine auf der Metallplatte vorgesehene Isolationsschicht und ein auf der Isolationsschicht aus gebildetes leitendes Schaltungsmuster aufweist, wobei die Metallmusterplatte aufweist:
(a) eine Vielzahl von Körperabschnitten mit einer ersten Dicke, deren Gestalt jeweiligen Abschnitten des Schaltungsmusters entspricht; und
(b) Verbindungsabschnitten, die eine zweite Dicke aufweisen und die Vielzahl von Körperabschnitten miteinander verbinden;
wobei die zweite Dicke kleiner als die erste Dicke ist.
18. Metallmusterplatte nach Anspruch 17, bei der die Vielzahl von Körperabschnitten in Übereinstimmung mit Abständen zwischen jeweiligen Teilen des Schaltungsmusters voneinander beabstandet sind.
19. Metallmusterplatte nach Anspruch 18, bei der die Vielzahl von Körperabschnitten aufweisen:
jeweilige flache obere Oberflächen, die zueinander ausgerichtet sind; und
jeweilige flache Bodenoberflächen, die zueinander ausgerichtet sind.
20. Metallmusterplatte nach Anspruch 19, bei der die Verbindungsabschnitte aufweisen:
jeweilige flache Bodenoberflächen, die zu den flachen Bodenoberflächen der Vielzahl von Körperabschnitten ausgerichtet sind.
21. Metallmusterplatte nach Anspruch 19, bei der die Verbindungsabschnitte aufweisen:
jeweilige flache obere Oberflächen, die zu den flachen oberen Oberflächen der Vielzahl von Körperabschnitten ausgerichtet sind.
22. Metallmusterplatte nach Anspruch 19, bei der die Verbindungsabschnitte aufweisen:
jeweilige flache obere Oberflächen, die niedriger als die flachen oberen Oberflächen der Vielzahl von Körperabschnitten sind; und
jeweilige flache Bodenoberflächen, die höher als die flachen Bodenoberflächen der Vielzahl von Körperabschnitten sind.
23. Zur Herstellung eines Isolationssubstrats für eine Halbleitervorrichtung verwendete Metallmusterplatte, bei der das Isolationssubstrat eine Metallplatte, eine auf der Metallplatte vorgesehene Isolationsschicht und ein auf der Isolationsschicht aus gebildetes leitendes Schaltungsmuster aufweist, wobei die Metallmusterplatte aufweist:
(a) eine Vielzahl von Einheitsmusterteilen, von denen jedes aufweist:
(a-1) eine Vielzahl von Körperabschnitten mit einer ersten Dicke und mit einer Gestalt, die jeweiligen Abschnitten des Schaltungsmusters entspricht; und
(a-2) ersten Verbindungsabschnitten, die eine zweite Dicke aufweisen und die Vielzahl von Körperabschnitten miteinander verbinden; und
(b) zweiten Verbindungsabschnitten, die eine dritte Dicke aufweisen und die Vielzahl von Einheitsmusterteilen miteinander verbinden;
wobei die zweite und dritte Dicke kleiner als die erste Dicke sind.
24. Metallmusterplatte nach Anspruch 23, bei der
die Vielzahl von Körperabschnitten in Übereinstimmung mit Abständen zwischen jeweiligen Teilen des Schaltungsmusters voneinander beabstandet sind.
25. Metallmusterplatte nach Anspruch 24, bei der die zweite Dicke gleich der dritten Dicke ist.
26. Metallmusterplatte nach Anspruch 25, bei der die Vielzahl von Einheitsmusterteilen in einer Matrix angeordnet sind.
27. Metallmusterplatte nach Anspruch 26, bei der die Vielzahl von Körperabschnitten aufweisen:
jeweilige flache obere Oberflächen, die zueinander ausgerichtet sind; und
jeweilige flache Bodenoberflächen, die zueinander ausgerichtet sind.
28. Metallmusterplatte nach Anspruch 26, bei der die ersten und zweiten Verbindungsabschnitte aufweisen:
jeweilige flache Bodenoberflächen, die zu den flachen Bodenoberflächen der Vielzahl von Körperabschnitten ausgerichtet sind.
29. Metallmusterplatte nach Anspruch 26, bei der die ersten und zweiten Verbindungsabschnitte aufweisen:
jeweilige flache obere Oberflächen, die zu den flachen oberen Oberflächen der Vielzahl von Körperabschnitten ausgerichtet sind.
30. Metallmusterplatte nach Anspruch 26, bei der die ersten und zweiten Verbindungsabschnitte aufweisen:
jeweilige flache obere Oberflächen, die niedriger als die flachen oberen Oberflächen der Vielzahl von Körperabschnitten sind; und
jeweilige flache Bodenoberflächen, die höher sind als die flachen Bodenoberflächen der Vielzahl von Körperabschnitten.
DE69105070T 1990-08-03 1991-08-02 Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte. Expired - Fee Related DE69105070T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2207271A JPH07105461B2 (ja) 1990-08-03 1990-08-03 半導体装置用絶縁基板の製造方法およびそのための金属パターン板

Publications (2)

Publication Number Publication Date
DE69105070D1 DE69105070D1 (de) 1994-12-15
DE69105070T2 true DE69105070T2 (de) 1995-03-09

Family

ID=16537034

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69105070T Expired - Fee Related DE69105070T2 (de) 1990-08-03 1991-08-02 Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte.

Country Status (4)

Country Link
US (2) US5271993A (de)
EP (1) EP0469920B1 (de)
JP (1) JPH07105461B2 (de)
DE (1) DE69105070T2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2027031A1 (en) * 1989-10-18 1991-04-19 Loren A. Haluska Hermetic substrate coatings in an inert gas atmosphere
KR970009271B1 (en) * 1992-08-08 1997-06-09 Shinko Electric Ind Kk Tab tape and method for producing it
US5738928A (en) * 1992-08-08 1998-04-14 Shinko Electric Industries Co., Ltd. Tab tape and method for producing same
US6007668A (en) * 1992-08-08 1999-12-28 Shinko Electric Industries Co., Ltd. Tab tape and method for producing same
DE19743365A1 (de) * 1997-09-30 1999-04-08 Siemens Ag Verfahren zur Herstellung eines Mehrebenen-Verdrahtungsträgers (Substrat), insbesondere für Multichipmodule
JP2000020261A (ja) * 1998-07-01 2000-01-21 Ricoh Co Ltd 画像形成装置
EP1143509A3 (de) * 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Herstellungsverfahren einer Schaltungsanordnung und Schaltungsanordnung
KR100874047B1 (ko) * 2004-02-24 2008-12-12 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
TWI309962B (en) * 2004-02-24 2009-05-11 Sanyo Electric Co Circuit device and menufacturing method thereof
JP6149654B2 (ja) * 2013-09-27 2017-06-21 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP6330951B2 (ja) * 2017-05-23 2018-05-30 三菱マテリアル株式会社 パワーモジュール用基板製造のための接合体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508984A (en) * 1967-06-29 1970-04-28 Electro Connective Systems Inc Method of producing printed circuits
US4181563A (en) * 1977-03-31 1980-01-01 Citizen Watch Company Limited Process for forming electrode pattern on electro-optical display device
US4631100A (en) * 1983-01-10 1986-12-23 Pellegrino Peter P Method and apparatus for mass producing printed circuit boards
FR2560437B1 (fr) * 1984-02-28 1987-05-29 Citroen Sa Procede de report a plat d'elements de puissance sur un reseau conducteur par brasage de leurs connexions
EP0264780B1 (de) * 1986-10-15 1992-03-11 Sanyo Electric Co., Ltd. Integrierte Hybridschaltungsanordnung, die in einen Sockel eingesteckt werden kann
JPH01260886A (ja) * 1988-04-11 1989-10-18 Minolta Camera Co Ltd プリント基板の製造方法
US4985294A (en) * 1988-08-25 1991-01-15 The Yokohama Rubber Co., Ltd. Printed wiring board
EP0366338A3 (de) * 1988-10-26 1990-11-22 Texas Instruments Incorporated Substrat für ein elektrisches Schaltungssystem und ein Schaltungssystem mit diesem Substrat
US5039570A (en) * 1990-04-12 1991-08-13 Planar Circuit Technologies, Inc. Resistive laminate for printed circuit boards, method and apparatus for forming the same

Also Published As

Publication number Publication date
JPH0496258A (ja) 1992-03-27
EP0469920B1 (de) 1994-11-09
US5336364A (en) 1994-08-09
JPH07105461B2 (ja) 1995-11-13
US5271993A (en) 1993-12-21
DE69105070D1 (de) 1994-12-15
EP0469920A1 (de) 1992-02-05

Similar Documents

Publication Publication Date Title
DE3888552T2 (de) Elektronische Packungsstruktur.
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE2649374C2 (de) Kontaktvorrichtung und Verfahren zur Herstellung derselben
DE1933547A1 (de) Anschlussvorrichtung fuer Halbleiterelemente
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE2542518A1 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE4000089C2 (de)
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
DE1950516B2 (de) Verbindung elektrischer leiter
DE2225825B2 (de) Verfahren zum Herstellen einer Anzahl plättchenförmiger Festkörper-Elektrolytkondensatoren
DE10240461A1 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE4140010A1 (de) Leiterplatte und verfahren zu ihrer herstellung
DE2103064A1 (de) Vorrichtung zur Herstellung von Modulelementen
DE69105070T2 (de) Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte.
DE2510757A1 (de) Verfahren zum herstellen von traegersubstraten fuer hochintegrierte halbleiter-schaltungsplaettchen und durch dieses verfahren hergestellte substrate
EP0841668B1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE102014000126A1 (de) Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung
EP3850924A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE3884019T2 (de) Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.
DE2839215A1 (de) Anordnung zum verbinden von mikroschaltungen
DE3445690C2 (de) Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee