DE3888552T2 - Elektronische Packungsstruktur. - Google Patents

Elektronische Packungsstruktur.

Info

Publication number
DE3888552T2
DE3888552T2 DE3888552T DE3888552T DE3888552T2 DE 3888552 T2 DE3888552 T2 DE 3888552T2 DE 3888552 T DE3888552 T DE 3888552T DE 3888552 T DE3888552 T DE 3888552T DE 3888552 T2 DE3888552 T2 DE 3888552T2
Authority
DE
Germany
Prior art keywords
circuit
flexible film
circuit board
packaging structure
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3888552T
Other languages
English (en)
Other versions
DE3888552D1 (de
Inventor
Charles Edward Gazdik
Donald Gene Mcbride
Donald Phillip Seraphim
Patrick Albert Toole
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE3888552D1 publication Critical patent/DE3888552D1/de
Application granted granted Critical
Publication of DE3888552T2 publication Critical patent/DE3888552T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

    Elektronische Packungsstruktur HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf elektronische Packung und insbesondere auf Strukturen zur elektronischen Packung von Halbleiterchips.
  • Typischerweise sind Halbleiterchips auf mit Schaltungselementen versehenen Substraten, bekannt als Halbleiterchipträger, mit elektrischen Schaltkreiselementen zur Verbindung des Chips mit einer Leiterplatte oder einer anderen derartigen elektronischen Struktur angebracht, die als Teil eines Rechners oder eines anderen derartigen Geräts verwendet werden können. Zum Beispiel ist es bei vielen Anwendungen wünschenswert, mehrere Halbleiterchipträger, die jeweils wenigstens einen Halbleiterchip beherbergen, auf einer Leiterplatte anzubringen. Typischerweise sind die mehreren Halbleiterchipträger mit ihren Halbleiterchips durch den Schaltungsaufbau der Leiterplatte elektrisch miteinander verbunden.
  • In einer Herstellungsumgebung relativ hohen Umfangs besteht eine Notwendigkeit, derartige Leiterplatten und andere derartige Strukturen mit einer Mehrzahl darauf angebrachter Halbleiterchips zuverlässig und kosteneffektiv herzustellen. Diese Herstellungsziele sind mit höherer Anzahl und Komplexität der Halbleiterchips, die auf einer Leiterplatte oder einer anderen derartigen Struktur angebracht werden soll, zunehmend schwieriger zu erreichen.
  • Zum Beispiel sind gemäß FR-A-2 382 101 Halbleiterschaltungen durch Verbinden der Anschlußflächen einzelner Chips oder von Steckanschlüssen verknüpft, wobei Polyimidfilm-Streifen verwendet werden, die auf einer Seite und durch Löcher hindurch metallisiert sind, die in Intervallen, die dem Abstand zwischen einzelnen Chips oder ihren Anschlüssen entsprechen, in den Film eingebracht sind. Die Chips sind in Gruppen oder einzeln auf teilweise übereinandergelegten Schichten aus einem nicht-metallisierten Polyimidfilm angebracht. Das Verfahren eignet sich für einen automatisierten Schaltungsaufbau, d. h. ein "automatisches Folienbondverfahren", ohne vorausgehende Aufbringung von metallisierten Abscheidungen oder "Bondhügeln". Die Löcher werden vorzugsweise in einem Mikrostreifenfilm (100 um dick) erzeugt, um eine Positionsauflösung mit einer Genauigkeit von 8 Löchern/mm zu erhalten. Das Verfahren ist besonders zur Herstellung von Chips geeignet, die mit einer relativ hohen Abstandsdichte angebracht sind.
  • In US-A-4 251 852 ist eine Packungsstruktur offenbart, bei der ein oder mehrere Halbleiterchips mit integrierten Schaltkreisen auf membranähnlichen, isolierenden Elementen angebracht sind. Die membranähnlichen Elemente stellen eine Mehrebenen-Verdrahtung und -Verbindung zwischen dem Chip oder den Chips und einer sekundären Verdrahtungsstruktur in Form eines mit Schaltungselementen versehenen Substrats bereit. Die Packungsstruktur beinhaltet eine Modulschutzkappe (vorzugsweise aus Metall) und elastische, durch die sekundäre Verdrahtungsstruktur getragene Mittel. Die elastischen Mittel spannen den Halbleiterchip oder die -chips gegen die Modulschutzkappe physisch vor und gleichen eine induzierte Chipbewegung und -variation aus. Die Packungsstruktur weist verbesserte thermische, mechanische und elektrische Eigenschaften auf.
  • In einem in IBM Technical Disclosure Bulletin, Vol. 25, Nr. 4, September 1982, Seiten 1953 bis 1956 veröffentlichten Artikel wird eine elektronische Packungsstruktur nach dem Oberbegriff des Anspruchs 1 offenbart. Diese bekannte Struktur kann in einer oder zwei Anlagen in einer vollständig automatisierten Weise hergestellt werden. Der Chip selbst wird durch den Polyimid- Überzug vor in der Luft befindlichen Verunreinigungen (Korrosion) geschützt, aber da er mit Lötmittel und thermischem Kleber befestigt ist, kann er in der Fabrik, wenn notwendig, nachbearbeitet werden.
  • Ein weiterer, in Neues aus der Technik, Nr. 3/4, 15. August 1984, Seite 2, Würzburg, DE veröffentlichter Artikel "Elektrisch-elektronische Einzelteile" beschreibt die Anbringung einer flexiblen, Leiterplatte aus Plastik, die Komponenten, wie Chips mit integrierten Schaltkreisen, trägt, an einem Leiterplattensubstrat durch dazwischenliegende Metallkugeln, die für die elektrische Verbindung zwischen den zwei gedruckten Schaltkreismustern sorgen.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer elektronischen Packungsstruktur für ein zuverlässiges und kosteneffektives Anbringen einer Mehrzahl elektronischer Bauelemente auf einer Leiterplatte oder allgemein einem mit Schaltungselementen versehenen Substrat.
  • Diese Aufgabe der vorliegenden Erfindung wird durch eine elektronische Packungsstruktur, wie in Anspruch 1 definiert, gelöst, die einen Vollfeld-Chipträger aus einem flexiblen Film mit einer Mehrzahl von Halbleiterchips oder anderen derartigen elektronischen Bauelementen, die in einem ausgewählten Muster darauf angebracht sind, bereitstellt. Dieser Vollfeld-Chipträger aus einem flexiblen Film ist auf einem mit Schaltungselementen versehenen Substrat, wie einer Leiterplatte, angebracht, das eine Mehrzahl von Bondstellen aufweist, die durch die Schaltkreiselemente des Substrats elektrisch miteinander verbunden und in einem Muster angeordnet sind, das zu dem Muster der auf dem Vollfeld-Chipträger aus einem flexiblen Film angebrachten Halbleiterchips paßt. Der Vollfeld-Chipträger aus einem flexiblen Film besteht vorzugsweise aus einer eine Einheit bildenden, flexiblen Polyimidschicht, die so dimensioniert ist, daß alle Bondstellen auf dem mit Schaltungselementen versehenen Substrat überdeckt sind, und die auf wenigstens einer Seite einen Schaltungsaufbau mit Kontaktflecken zur Verbindung des Schaltungsaufbaus der Polyimidschicht mit den Bondstellen auf dem mit Schaltungselementen versehenen Substrat aufweist.
  • Die vorerwähnte elektronische Packungsstruktur ist besonders geeignet für eine Herstellung in einer Herstellungsumgebung relativ hohen Umfangs durch ein Verfahren, welches das Anbringen eines mit Schaltungselementen versehenen, flexiblen Vollfeld- Films mit einer Mehrzahl darauf in einem ausgewählten Muster angebrachter elektronischer Bauelemente an einem mit Schaltungselementen versehenen Substrat mit einer Mehrzahl von Bondstellen beinhaltet, die durch Schaltkreiselemente elektrisch miteinander verbunden und in einem Muster angeordnet sind, das zu dem Muster der elektronischen Bauelemente auf dem mit Schaltungselementen versehenen, flexiblen Film paßt. Der mit Schaltungselementen versehene, flexible Film ist auf einer Trägerstruktur ausgebildet, die dazu verwendet wird, die Handhabung des mit Schaltungselementen versehenen, flexiblen Films vor dessen Anbringung auf dem mit Schaltungselementen versehenen Substrat zu erleichtern, und die dazu verwendet wird, den Wärmetransport von den elektronischen Bauelementen, die auf dem mit Schaltungselementen versehenen, flexiblen Film angebracht sind, zu einer Wärmesenke zu erleichtern, die Teil des mit Schaltungselementen versehenen Substrats ist. Vorzugsweise werden die auf dem mit Schaltungselementen versehenen, flexiblen Film angebrachten, elektronischen Bauelemente getestet und künstlich gealtert, während sie sich auf der Trägerstruktur befinden, bevor der mit Schaltungselementen versehene, flexible Film auf dem mit Schaltungselementen versehenen Substrat angebracht wird.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ziele und Vorteile der vorliegenden Erfindung werden durch die nachfolgende Beschreibung in Verbindung mit den begleitenden Zeichnungen offensichtlich werden, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen und in denen:
  • Fig. 1 eine perspektivische Ansicht einer elektronischen Packungsstruktur nach den Prinzipien der vorliegenden Erfindung ist, die einen mit Schaltungselementen versehenen, flexiblen Vollfeld-Film mit einer Mehrzahl von Halbleiterchips beinhaltet, die auf einer Leiterplatte angebracht ist;
  • Fig. 2 eine Querschnittsansicht entlang der Linie A-A der in Fig. 1 gezeigten, elektronischen Packungsstruktur ist;
  • Fig. 3 eine perspektivische Ansicht des in Fig. 1 gezeigten, mit Schaltungselementen versehenen, flexiblen Vollfeld-Films mit der Mehrzahl von Halbleiterchips ist;
  • Fig. 4 eine perspektivische Ansicht der in Fig. 1 gezeigten, Leiterplatte ist.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Bezugnehmend auf Fig. 1 ist eine perspektivische Ansicht einer elektronischen Packungsstruktur 1 gemäß der Prinzipien der vorliegenden Erfindung gezeigt. Wie in Fig. 1 dargestellt, beinhaltet die elektronische Packungsstruktur 1 einen an einem Rahmen 8 befestigten, mit Schaltungselementen versehenen, flexiblen Vollfeld-Film 2, der mit einer Mehrzahl von Halbleiterchips 4 in einem ausgewählten Muster auf einer Leiterplatte 6 aus einem dielektrischen Material, wie mit Epoxidharz imprägniertem Glasfasergewebe, angebracht ist. Wenn gewünscht, kann die Leiterplatte 6 aus einer Mehrschichtstruktur mit verschiedenen Signalebenen, Erdungsebenen etc. bestehen. Aus Gründen der Übersichtlichkeit sind der Schaltungsaufbau auf dem flexiblen Film 2 und der Schaltungsaufbau auf der Leiterplatte 6 in Fig. 1 nicht dargestellt. Auch wurde zur Vereinfachung der Darstellung kein Versuch unternommen, die in Fig. 1 gezeigte, elektronische Packungsstruktur 1 oder die in den anderen Figuren gezeigten Strukturen maßstabgerecht zu zeichnen.
  • Fig. 2 ist eine Querschnittsansicht entlang der Linie A-A der in Fig. 1 gezeigten, elektronischen Packungsstruktur 1. Fig. 2 zeigt Teile der Schaltkreiselemente 10 auf dem flexiblen Film 2 und Teile der Schaltkreiselemente 12 auf der Leiterplatte 6. Fig. 2 zeigt außerdem Verbindungen 14 zwischen Kontaktflecken 24 der Schaltkreiselemente 12 auf der Leiterplatte 6 und Kontaktflecken 22 der Schaltkreiselemente 10 auf dem flexiblen Film 2. Zusätzlich zeigt Fig. 2 Verbindungen 16 (Lötmittelkugeln, die Teil von durch kontrolliertes Zusammendrücken hergestellten Chipverbindungen (C-4) sind) zwischen Kontaktstellen 21 der Schaltkreiselemente 10 auf dem flexiblen Film 2 und Anschlüssen 18 der Halbleiterchips 4. Zur Vereinfachung der Darstellung ist in Fig. 2 nur ein Teil jedes Schaltkreiselementes 10 auf dem flexiblen Film 2 und jedes Schaltkreiselementes 12 auf der Leiterplatte 6 gezeigt. Fig. 2 zeigt außerdem eine Wärmesenke 20, die Teil der Leiterplatte 6 ist, sowie wärmeleitende Kontaktlöcher 19, die mit einem wärmeleitenden Material, wie Kupfer, zur Ableitung von Wärme vom flexiblen Film 2 zum Rahmen 8 und zur Wärmesenke 20 gefüllt sind.
  • Bezugnehmend auf Fig. 3 ist eine perspektivische Ansicht des am Rahmen 8 befestigten, mit Schaltungselementen versehenen, flexiblen Vollfeld-Films 2 mit der Mehrzahl von Halbleiterchips 4 gezeigt, die darauf in dem in Fig. 1 gezeigten, ausgewählten Muster angebracht sind. Fig. 3 zeigt außerdem die Schaltkreiselemente 10 auf der Oberseite des flexiblen Films 2, der auf der Oberseite des Rahmens 8 befestigt ist, sowie die mit Kupfer gefüllten, wärmeleitenden Kontaktlöcher 19 im flexiblen Film 2. Die Halbleiterchips 4 sind auf den Kontaktstellen 21 (siehe Fig. 2) der Schaltkreiselemente 10 durch die Verbindungen 16 (ebenfalls in Fig. 2 gezeigt) angebracht, welche die Halbleiterchips 4 physisch und elektrisch mit den Schaltkreiselementen 10 auf dem flexiblen Film 2 verbinden. Fig. 3 zeigt auch die Kontaktflecken 22 der Schaltkreiselemente 10, die bei der Verbindung der Schaltkreiselemente 10 auf dem flexiblen Film 2 mit den Kontaktflecken 24 der Schaltkreiselemente 12 auf der Leiterplatte 6 (siehe auch Fig. 2 und 4) verwendet werden. Aus Gründen der Übersichtlichkeit wurden nur einige der Kontaktflecken 22 und Schaltkreiselemente 10 in Fig. 3 bezeichnet. Fig. 1 zeigt den flexiblen Film 2 mit den auf der Oberseite der Leiterplatte 6 angebrachten Halbleiterchips 4.
  • Fig. 4 ist eine perspektivische Ansicht der in Fig. 1 gezeigten, Leiterplatte 6. Fig. 4 zeigt die Schaltkreiselemente 12 auf der Leiterplatte 6 mit den Kontaktflecken 24, welche die Bondstellen 25 bilden, die in einem Muster angeordnet sind, das zu dem Muster der auf dem Chipträger 2 aus einem flexiblen Film angebrachten Halbleiterchips 4 paßt. Die Bondstellen 25 sind die Stellen, an denen die Schaltkreiselemente 12 auf der Leiterplatte 6 mit den Schaltkreiselementen 10 auf dem flexiblen Film 2 verbunden werden. Aus Gründen der Übersichtlichkeit und der Vereinfachung der Darstellung ist in Fig. 4 lediglich ein Teil jedes Schaltkreiselementes 12 auf der Leiterplatte 6 gezeigt, und es wurden lediglich einige der Kontaktflecken 24 und der Schaltkreiselemente 12 bezeichnet. Es sollte jedoch erwähnt werden, daß die Schaltkreiselemente 12 auf der Leiterplatte 6 vorzugsweise die Kontaktflecken 24 verschiedener Bondstellen 25 elektrisch miteinander verbinden, wodurch die Halbleiterchips 4 auf dem mit Schaltungselementen versehenen, flexiblen Vollfeld- Film 2 elektrisch miteinander verbunden werden, wenn der Film 2 mit den Chips 4 auf der Leiterplatte 6 angebracht wird.
  • Der in den Fig. 1, 2 und 3 gezeigte, an dem Rahmen 8 befestigte, flexible Film 2 besteht vorzugsweise aus einer relativ dünnen Schicht aus Polyimid. Zum Beispiel kann der flexible Film 2 aus einer Polyimid-Schicht mit einer Dicke zwischen ungefähr 5,1 Mikrometer und 7,6 Mikrometer (etwa 0,0002 Inch bis 0,0003 Inch), einer Breite von ungefähr 177,8 Millimeter (etwa 7 Inch) und einer Länge von ungefähr 228,6 Millimeter (etwa 9 Inch) bestehen. Für die meisten Anwendungen sollte das Polyimid eine Dicke von weniger als ungefähr 12,7 Mikrometer (etwa 0,0005 Inch) aufweisen, um eine Entspannung während eines thermischen Durchlaufs des Polyimids bei der Herstellung und bei der Verwendung der elektronischen Packungsstruktur 1 zu ermöglichen. Das Polyimid sollte jedoch nicht so dünn sein, daß es seine strukturelle Unversehrtheit verliert und das Polyimid dann nicht mehr als eine strukturell zusammenhängende, dielektrische Schicht wirken kann. Für einige Anwendungen kann es wünschenswert sein, daß die Polyimidschicht 2 eine Dicke zwischen ungefähr 12,7 Mikrometer und 25,0 Mikrometer (etwa 0,0005 Inch bis 0,001 Inch) besitzt. Um jedoch die zuvor erwähnte thermische Entspannung bereitzustellen, ist es, wenn C-4 als die Verbindungen 16 verwendet werden, bevorzugt, daß das Polyimid eine Dicke von nicht mehr als ungefähr 25,0 Mikrometer (etwa 0,001 Inch) aufweist. Bei Verwendung anderer Arten von Verbindungen 16 kann es durchführbar und in bestimmten Situationen wünschenswert sein, eine dickere Polyimidschicht 2 zu verwenden. Wenn zum Beispiel eine thermische Druck-Bondtechnik zum Herstellen der Verbindungen 16 verwendet wird, dann kann die Polyimidschicht 2 eine Dicke von bis zu ungefähr 128,2 Mikrometer (etwa 0,005 Inch) aufweisen.
  • Für das den flexiblen Film 2 bildende Polyimid kann in Abhängigkeit von den Möglichkeiten des zur Handhabung des Films 2 verfügbaren Gerätes eine bevorzugte Breite und Länge existieren. Ansonsten kann das den flexiblen Film 2 bildende Polyimid praktisch jede gewünschte Breite und Länge aufweisen, die unter dem Gesichtspunkt der Handhabung des flexiblen Films 2 zweckmäßig sind.
  • Das den flexiblen Film 2 bildende Polyimid kann irgendeines aus einer Anzahl bestimmter Materialien sein. Zum Beispiel kann von E. 1. Du Pont de Nemours and Company erhältliches "5878" Polyimid (Typ PMDA-ODA) verwendet werden. Dieses "5878" Polyimid ist ein Polyimid aus einem in Wärme ausgehärteten Polymer, das im Grunde ein elastisches Hochtemperatur-Material ist. Das heißt, es ist in der Lage, Prozeßtemperaturen von bis zu ungefähr 400 Grad Celsius standzuhalten, und es kann gedehnt werden.
  • Der Schaltungsaufbau 10 auf dem flexiblen Film 2 ist vorzugsweise ein Schaltungsaufbau mit relativ feinen Leiterbahnen, wobei die einzelnen Schaltkreiselemente 10 eine Dicke (Höhe) von ungefähr 7,6 Mikrometer (etwa 0,0003 Inch) und eine Breite von ungefähr 25,4 Mikrometer (etwa 0,001 Inch) aufweisen. Es sollte jedoch erwähnt werden, daß die Dicke und Breite der Schaltkreiselemente 10 in Abhängigkeit von Faktoren wie den Möglichkeiten des Verfahrens, das zur Bildung des Schaltungsaufbaus auf dem flexiblen Film 2 verwendet wird, dem beabsichtigten Verwendungszweck für den Schaltungsaufbau und den vom Schaltungsaufbau und vom resultierenden, mit Schaltungselementen versehenen, flexiblen Vollfeld-Film 2 erwarteten Leistungscharakteristika variieren können.
  • Jedes der gefüllten, wärmeleitenden Kontaktlöcher 19 in dem flexiblen Film 2 weist vorzugsweise eine zylindrische Struktur mit einem Durchmesser zwischen ungefähr 256,4 Mikrometer (etwa 0,010 Inch) und 512,8 Mikrometer (etwa 0,020 Inch) auf. Die gefüllten, wärmeleitenden Kontaktlöcher 19 können durch elektrolytisches oder autokatalytisches Metallisieren, Sputtern, Siebdrucken oder einen anderen derartigen geeigneten Prozeß gebildet werden.
  • Wie in Fig. 3 gezeigt, ist der Schaltungsaufbau 10 auf dem flexiblen Film 2 so strukturiert, daß sechs Stellen zum Anbringen der Halbleiterchips 4 auf dem mit Schaltungselementen versehenen, flexiblen Film 2 und zum Verbinden der Halbleiterchips 4 mit dem Schaltungsaufbau 12 auf der Leiterplatte 6 bereitgestellt sind. Der Schaltungsaufbau 10 auf dem flexiblen Film 2 kann jedoch praktisch jedes gewünschte Muster aufweisen und auch elektrische Verbindungen zwischen den verschiedenen Halbleiterchips 4 bereitstellen, die auf dem mit Schaltungselementen versehenen, flexiblen Film 2 angebracht sind.
  • Der Schaltungsaufbau auf dem flexiblen Film 2 beinhaltet vorzugsweise ein metallurgisches Chrom-Kupfer-Chrom (Cr-Cu-Cr) -System, das unter Verwendung von photolithographischen Techniken und Ätztechniken, wie in den US-Patenten 4 231 154, 4 480 288 und 4 517 051, die auf International Business Machines Corporation, Armonk, New York übertragen sind, beschrieben, personifiziert wird. Obwohl die Fig. 2 und 3 zur Vereinfachung der Darstellung lediglich auf einer Seite des flexiblen Films 2 einen Schaltungsaufbau zeigen, kann der flexible Film 2, wenn gewünscht, auf beiden Seiten einen Schaltungsaufbau mit verbindenden Kontaktlöchern, wie zum Beispiel in den zuvor erwähnten US-Patenten 4 480 288 und 4 517 051 beschrieben, aufweisen.
  • Der Rahmen 8 für den mit Schaltungselementen versehenen, flexiblen Vollfeld-Film 2 besteht aus einem wärmeleitenden Material, wie Aluminium. Wie in den Fig. 1, 2 und 3 gezeigt, ist der Rahmen 8 rechteckig und an den Kanten des mit Schaltungselementen versehenen, flexiblen Vollfeld-Films 2 befestigt. Der Rahmen 8 kann (nicht gezeigte) Rillen und/oder Kerben für die Paßgenauigkeit des Rahmens 8 während der Herstellung des mit Schaltungselementen versehenen, flexiblen Films 2 auf dem Rahmen beinhalten. Zur Verwendung mit einem flexiblen Film 2 mit einer Breite von ungefähr 177,8 Millimeter (etwa 7 Inch) und einer Länge von ungefähr 228,6 Millimeter (etwa 9 Inch) ist der Rahmen 8 vorzugsweise ungefähr 12,7 Millimeter bis 25,4 Millimeter (etwa 0,5 Inch bis 1,0 Inch) breit und ungefähr 0,77 Millimeter (etwa 0,030 Inch) dick. Wenn gewünscht, kann der Rahmen 8 in einer "Fensterscheiben"- oder einer anderen derartigen Struktur konfiguriert werden, wobei jede "Scheibe" des Rahmens 8 einen der Bereiche des flexiblen Films 2 umgibt, auf dem einer der Halbleiterchips 4 anzubringen ist. Es sollte jedoch erwähnt werden, daß im allgemeinen der Rahmen 8 irgendeine aus einer Anzahl von Konfigurationen in Abhängigkeit von dem zur Handhabung des Rahmens 8 verfügbaren Gerät oder von der Verwendung, die für den Rahmen 8 beabsichtigt ist, aufweisen kann.
  • Die Hauptfunktion des Rahmens 8 besteht darin, die Handhabung des mit Schaltungselementen versehenen, flexiblen Vollfeld-Films 2 während seiner Herstellung und während der Anbringung des mit Schaltungselementen versehenen, flexiblen Films 2 auf der Leiterplatte 6 zu erleichtern. Zum Beispiel kann der Rahmen 8 ein Teil eines temporären, planaren Vollfeld-Trägers sein, auf dem der mit Schaltungselementen versehene, flexible Vollfeld-Film 2 hergestellt wird. Dann kann der gesamte planare Vollfeld-Träger mit Ausnahme des Rahmens 8 durch ein geeignetes Verfahren, wie ein Ätzverfahren, entfernt werden. Wenn zum Beispiel der temporäre, planare Vollfeld-Träger aus Aluminium besteht, dann kann Salzsäure als Ätzmittel verwendet werden, wobei eine Ätzmaske aus Wachs jenen Teil des planaren Trägers, der als der Rahmen 8 verbleiben soll, schützt.
  • Der Rahmen 8 wird auch dazu verwendet, Wärme von den Halbleiterchips 4, die auf dem mit Schaltungselementen versehenen, flexiblen Film 2 angebracht sind, zu der Wärmesenke 20 zu transportieren, die Teil der Leiterplatte 6 ist. Fig. 2 zeigt eine Möglichkeit, wie der Rahmen 8 durch die mit einem wärmeleitenden Material, wie Kupfer, gefüllten Kontaktlöcher 19 in thermischem Kontakt mit der Wärmesenke 20 der Leiterplatte 6 angeordnet werden kann. Außerdem können, wenn gewünscht, um den Wärmetransport zwischen den Halbleiterchips 4 und dem Rahmen 8 zu steigern, (nicht gezeigte) wärmeleitende Schaltkreiselemente, die keine elektrische Funktion haben, verwendet werden, um elektrisch inaktive Anschlüsse 18 der Halbleiterchips 4 durch ausgewählte der wärmeleitenden Kontaktlöcher 19 mit dem Rahmen 8 thermisch zu verbinden. Diese wärmeleitenden Schaltkreiselemente können zur gleichen Zeit auf dem flexiblen Film 2 gebildet werden wie die Schaltkreiselemente 10 auf dem Film 2.
  • Die Wärmesenke 20 besteht vorzugsweise aus einer Schicht eines wärmeleitenden Materials, wie Kupfer, die auf der Oberseite der Leiterplatte 6 als ein rechteckiger Streifen gebildet wird, der ungefähr dieselbe Breite wie der Rahmen 8 und eine Dicke von ungefähr 35,9 Mikrometer (etwa 0,0014 Inch) aufweist. Die Wärmesenke 20 kann zur gleichen Zeit und in derselben Weise wie die Schaltkreiselemente 12 auf der Leiterplatte 6 gebildet werden. Der Rahmen 8 mit den wärmeleitenden Kontaktlöchern 19 kann zur gleichen Zeit und in derselben Weise an der Wärmesenke 20 befestigt werden, wie der mit Schaltungselementen versehene, flexible Film 2 mit den Halbleiterchips 4 auf der Leiterplatte 6 angebracht wird.
  • Zusätzlich zur Verwendung des Rahmens 8 zur Abführung von Wärme von den Halbleiterchips 4, die auf dem mit Schaltungselementen versehenen, flexiblen Film 2 angebracht sind, zu der Wärmesenke 20 und/oder der Leiterplatte 6 können (nicht gezeigte) wärmeleitende Stifte in der Leiterplatte 6 an Stellen unterhalb der Halbleiterchips 4 so gebildet werden, daß sich, wenn der flexible Film 2 mit den Halbleiterchips 4 auf der Leiterplatte 6 angebracht wird, die wärmeleitenden Stifte mit den Oberseiten der Halbleiterchips 4, die der Oberseite der Leiterplatte 6 gegenüberliegen, in thermischem Kontakt befinden.
  • Wenn auch die Fig. 1 bis 3 Halbleiterchips 4 zeigen, die auf dem Schaltungsaufbau 10 des flexiblen Films 2 angebracht sind, sollte erwähnt werden, daß, wenn gewünscht, andere Arten elektronischer Bauelemente auf dem Schaltungsaufbau 10 des flexiblen Films 2 angebracht werden können. Zum Beispiel können Kondensatoren, Widerstände und/oder andere derartige Bauelemente an einigen oder allen Stellen zur Anbringung von Halbleiterchips auf dem mit Schaltungselementen versehenen, flexiblen Film 2 angebracht werden.
  • Wie in den Fig. 2 und 3 gezeigt, ist jeder der Halbleiterchips 4 unter Verwendung der Verbindungen 16 zwischen den Kontaktstellen 21 auf dem flexiblen Film 2 und den Anschlüssen 18 der Halbleiterchips 4 auf dem Schaltungsaufbau 10 des flexiblen Films 2 angebracht. Die Verbindungen 16 bestehen vorzugsweise aus Lötkontaktkugeln, die Teil von durch kontrolliertes Zusammendrücken hergestellten Chipverbindungen (C-4) zur Befestigung jedes Halbleiterchips 4 an dem Schaltungsaufbau 10 auf dem flexiblen Film 2 in einer Befestigungs-Konfiguration in Flächen- oder Randanordnung sind. Es können jedoch, wenn gewünscht, andere Techniken, wie thermisches Druck-Bonden oder Ultraschall- Bonden, verwendet werden, um die Halbleiterchips 4 oder andere elektronische Bauelemente auf dem Schaltungsaufbau 10 des flexiblen Films 2 anzubringen.
  • Außerdem verbinden, wie in den Fig. 2 und 3 gezeigt, die Verbindungen 14 die Kontaktflecken 22 des Schaltungsaufbaus 10 des flexiblen Films 2 elektrisch und physisch mit den Kontaktflecken 24 des Schaltungsaufbaus 12 auf der Leiterplatte 6. Zur Herstellung der Verbindungen 14 kann jede geeignete Außenbond-Technik verwendet werden. Zum Beispiel können die Verbindungen 14 unter Verwendung einer thermischen Druck-Bondtechnik, wie sie beim automatischen Folienbondverfahren (TAB) verwendet wird, hergestellt werden.
  • Wie aus den Fig. 1, 2 und 4 erkennbar, ist der mit Schaltungselementen versehene, flexible Film 2 mit den Halbleiterchips 4 auf einer Leiterplatte 6 angebracht gezeigt, die aus einem dielektrischen Material, wie einem mit Epoxidharz imprägnierten Glasfasergewebe, besteht. Es sollte jedoch erwähnt werden, daß der mit Schaltungselementen versehene, flexible Film 2 mit den Halbleiterchips 4 oder anderen elektronischen Bauelementen, wenn gewünscht, auf irgendeinem aus einer Anzahl verschiedener Arten von Substraten, wie einem Keramik- oder Plastiksubstrat, angebracht werden kann.
  • Der Schaltungsaufbau 12 auf der Leiterplatte 6 wird vorzugsweise unter Verwendung üblicher photolithographischer Techniken gebildet. Jedes Schaltkreiselement 12 kann aus Kupfer bestehen, das ungefähr 76 Mikrometer (etwa 0,003 Inch) breit ist und eine Dicke (Höhe) von ungefähr 35,9 Mikrometer (etwa 0,0014 Inch) aufweist. Aus Gründen der Übersichtlichkeit und Einfachheit der Darstellung ist in den Fig. 2 und 4 lediglich ein Teil des Schaltungsaufbaus 12 auf der Leiterplatte 6 gezeigt. Es sollte erwähnt werden, daß der Schaltungsaufbau 12 einige, keine oder alle der Halbleiterchips 4 auf der Leiterplatte 6 elektrisch verbinden kann und im allgemeinen in Abhängigkeit von der Anwendung der elektronischen Packungsstruktur 1 irgendeine aus einer Reihe von Gestaltungen und Konfigurationen aufweisen kann. Wenn zum Beispiel jede der Schaltkreiselemente ungefähr 76 Mikrometer (etwa 0,003 Inch) breit ist, dann können sie sich in einem Raster mit einem Abstand von ungefähr 250 Mikrometer (etwa 0,010 Inch) zwischen den Schaltkreiselementen 12 an den Bondstellen 25 der Halbleiterchips 4 bis zu einem Raster mit einem Abstand von ungefähr 1250 Mikrometer (etwa 0,050 Inch) oder von ungefähr 2500 Mikrometer (etwa 0,100 Inch) zwischen den Schaltkreiselementen 12 an den von den Bondstellen 25 entfernt liegenden Stellen auf der Leiterplatte 6 ausbreiten.
  • Die vorstehend beschriebene elektronische Packungsstruktur 1 wird vorzugsweise durch das folgende Verfahren hergestellt. Als erstes wird ein flexibler Polymerfilm 2, wie das zuvor erwähnte Du Pont "5878" Polyimid, auf ein Metallfolienplättchen, das zum Beispiel aus Aluminium oder Kupfer besteht, aufgebracht. Das Metallfolienplättchen ist so dimensioniert, daß es die Leiterplatte 6 oder ein anderes derartiges Substrat, auf dem der mit Schaltungselementen versehene, flexible Film 2 anzubringen ist, überdeckt. Zum Beispiel kann die Metallfolie aus einer rechteckigen Schicht aus Aluminium mit einer Breite von ungefähr 177,8 Millimeter (etwa 7 Inch), einer Länge von ungefähr 228,6 Millimeter (etwa 9 Inch) und einer Dicke von ungefähr 127 Mikrometer (etwa 0,005 Inch) bestehen.
  • Das Polyimid kann auf die Metallfolie dadurch aufgetragen werden, daß es in einer ungehärteten (nicht-imidisierten), flüssigen Form unter Verwendung einer üblichen Spray-, Rollwalzenbeschichtungs- oder Quetschwalzentyp-Aufbringungstechnik abgeschieden wird. Es kann jedoch, wenn gewünscht, jede andere geeignete Technik zum Aufbringen des Polyimids auf die Metallfolie verwendet werden.
  • Das Polyimid kann direkt auf der Metallfolie weiter bearbeitet oder auf einen Vollfeld-Trägerrahmen verbracht werden, wobei ein Verfahren verwendet wird, wie es in der am 10. April 1987 eingereichten und am 7. Januar 1988 offengelegten (PN 250736) Anmeldung EP-87105379.9 mit dem Titel "Flexible Film Semiconductor Chip Carrier" beschrieben ist, die auf International Business Machines Corporation übertragen ist.
  • Nachdem das Polyimid auf die Metallfolie oder den Trägerrahmen aufgebracht ist, wird es bis zu einem Stadium "C" vollständig ausgehärtet (vollständig imidisiert), so daß ungefähr 100% des Polyimids imidisiert sind. Wenn zum Beispiel der flexible Polyimidfilm aus dem Du Pont "5878" Polyimid besteht, das eine Dicke von ungefähr 5,1 Mikrometer bis 7,6 Mikrometer aufweisen soll, dann kann das flüssige Polyimid durch Erwärmen auf eine Temperatur von ungefähr 360 Grad Celsius bis 400 Grad Celsius für ungefähr 30 Minuten vollständig ausgehärtet werden. Wenn das Polyimid auf der Metallfolie vollständig ausgehärtet ist, dann besteht der nächste Schritt darin, die gesamte Metallfolie mit Ausnahme des Teils der Folie zu entfernen, der den Rahmen 8 zur Handhabung des flexiblen Films 2 bildet. Die Metallfolie kann zum Beispiel bei Vorhandensein einer Ätzmaske aus Wachs, wie zuvor beschrieben, durch Ätzen entfernt werden. Wenn das Polyimid unter Verwendung des oben erwähnten Transfer-Prozesses auf einen Trägerrahmen verbracht wird, wird der in diesem Prozeß verwendete Trägerrahmen selbstverständlich so gewählt, daß er die für den Rahmen 8 in den Fig. 1 bis 3 gezeigte Konfiguration aufweist.
  • Nach den vorhergehenden Schritten wird der flexible Film 2 aus dem vollständig ausgehärteten Polyimid auf dem Rahmen 8 als erstes metallisiert und dann mit Schaltungselementen versehen, und danach werden die Halbleiterchips 4 oder andere derartige Bauelemente auf dem Schaltungsaufbau 10 auf dem flexiblen Film 2, wie zuvor beschrieben, angebracht. Die Halbleiterchips 4 können durch ein übliches C-4 Lötaufschmelzverfahren oder durch jedes andere derartige geeignete Verfahren auf dem mit Schaltungselementen versehenen, flexiblen Polyimidfilm 2 angebracht werden. Die sich ergebende Struktur ist in Fig. 3 gezeigt.
  • Die Halbleiterchips 4 können geprüft und "künstlich gealtert" werden, während sich der mit Schaltungselementen versehene, flexible Polyimidfilm 2 noch in dem Rahmen 8 befindet, bevor diese Struktur auf der Leiterplatte 6 angebracht wird. Das heißt, die Chips 4 und die Schaltkreiselemente 10 können elektrisch oder anderweitig geprüft werden, um festzustellen, ob irgendwelche Defekte vorhanden sind, und ein bekanntes elektrisches Potential kann über die Schaltkreiselemente 10 auf dem flexiblen Film 2 an ausgewählte Anschlüsse 18 der Halbleiterchips 4 zur Versorgung der Halbleiterchips 4 mit einem gewünschten elektrischen Strom angelegt werden, um eine Art von Funktionstest der Halbleiterchips 4, der als "künstliches Altern" bekannt ist, durchzuführen.
  • Wenn die Halbleiterchips 4 einmal geprüft und künstlich gealtert und jegliche defekte Chips 4 und/oder Schaltkreiselemente 10 lokalisiert wurden, dann wird der mit Schaltungselementen versehene, flexible Film 2 mit den Halbleiterchips 4 auf der Leiterplatte 6 mit den zu dem Muster der Halbleiterchips auf dem flexiblen Film 2 passenden Bondstellen 25 angebracht. Wenn festgestellt wurde, daß irgendeiner der Chips 4 defekt ist, dann wird der flexible Film 2 selbstverständlich mit einer Leiterplatte 6 mit funktionellen Bondstellen 25 verwendet, die lediglich zu funktionierenden Chips 4 auf dem mit Schaltungselementen versehenen, flexiblen Film 2 passen. Alternativ kann die Möglichkeit bestehen, daß jeder defekte Chip 4 und/oder der Schaltungsaufbau 10 auf dem flexiblen Film 2 repariert werden, bevor sie an der Leiterplatte 6 angebracht werden. Zum Beispiel kann ein defekter Chip 4 entfernt (herausgetrennt) und durch einen funktionierenden Chip 4 ersetzt werden. Diese Möglichkeit, defekte Chipstellen vor dem Anbringen des flexiblen Films 2 auf der Leiterplatte 6 zu erkennen, ist eine effektive Methode, relativ hohe Ausbeuten bei der Herstellung der elektronischen Packungsstruktur 1 zu gewährleisten.
  • Der mit Schaltungselementen versehene, flexible Film 2 mit den Halbleiterchips 4 kann unter Verwendung irgendeiner aus einer Anzahl von Techniken auf der Leiterplatte 6 angebracht werden. Zum Beispiel kann dieser flexible Film 2 unter Verwendung von allgemein bekannten Rückseitenbond- und Außenbondtechniken, wie eine beim automatischen Folienbondverfahren (TAB) verwendete, thermische Druck-Bondtechnik, oder andere derartige geeignete Außenbondtechniken, auf der Leiterplatte 6 angebracht werden.
  • Der Rahmen 8 ist an eine Wärmesenke 20 gebondet, die Teil der Leiterplatte 6 ist, wie vorstehend beschrieben.
  • Verschiedene wichtige Merkmale der vorhergehend beschriebenen elektronischen Packungsstruktur 1 sollten erwähnt werden. Erstens liefert diese Struktur relativ hohe Ausbeuten, wenn sie bei der Herstellung von elektronischen Geräten, wie Rechnern, verwendet wird, besonders wenn sie in einer Herstellungsumgebung relativ hohen Umfangs verwendet wird. Es wird eine hohe Ausbeute erzielt, da die Chipstellen auf dem mit Schaltungselementen versehenen, flexiblen Vollfeld-Film 2 für die Verwendung mit irgendeiner aus einer Anzahl verschiedener Leiterplatten 6 standardisiert werden können, die für die Verwendung lediglich bestimmter, ausgewählter Chips 4 auf dem mit Schaltungselementen versehenen, flexiblen Film 2 entworfen wurden. Somit kann ein gegebener, mit Schaltungselementen versehener, flexibler Film 2 mit Halbleiterchips 4 sogar dann noch verwendet werden, wenn festgestellt wurde, daß eine oder mehrere der Chipstellen defekt sind, da die Möglichkeit bestehen kann, die Halbleiterchips 4 auf dem mit Schaltungselementen versehenen, flexiblen Film 2 an eine Leiterplatte 6 anzupassen, welche die als defekt erkannten Chipstelle(n) nicht zur Verwendung benötigt.
  • Außerdem sorgt die Packungsstruktur 1 gemäß der vorliegenden Erfindung für eine gleichzeitige Handhabung vieler Halbleiterchips 4 oder anderer derartiger elektronischer Bauelemente. Das heißt, es erfolgt eine Handhabung mehrerer Halbleiterchips 4 zur gleichen Zeit auf einem mit Schaltungselementen versehenen flexiblen Film 2. Dieses Merkmal der vorliegenden Erfindung ist sehr wichtig, da es die Produktivität erhöhen, die Herstellungskosten reduzieren und es allgemein erleichtern kann, elektronische Geräte, wie Rechner, herzustellen, besonders wenn gewünscht ist, derartige Geräte in einer Herstellungsumgebung relativ hohen Umfangs herzustellen. Zum Beispiel kann bei der Handhabung einer vollen Platte von auf einer Leiterplatte 6 anzubringender Halbleiterchips 4 in einem Arbeitsgang die gesamte Platte der Halbleiterchips 4 zur Leiterplatte 6 ausgerichtet und zu dieser mit Paßgenauigkeit angeordnet werden. Dies eliminiert die Notwendigkeit, jeden der Halbleiterchips 4 einzeln bezüglich seiner passenden Bondstelle 25 auf der Leiterplatte 6 auszurichten und mit Paßgenauigkeit anzuordnen, was andernfalls erforderlich wäre, wenn eine Herstellungstechnik vom Typ einer Einzelchip-Handhabung verwendet würde.

Claims (6)

1. Elektronische Packungsstruktur (1) mit:
einem mit Schaltungselementen versehenen Substrat (6), das eine Wärmesenke (20) beinhaltet und auf seiner Oberseite einen ersten Schaltungsaufbau (12) mit ersten Bond-Kontaktflecken (24) aufweist,
einem Träger (2) aus einem mit Schaltungselementen versehenen flexiblen Film, der einen zweiten Schaltungsaufbau (10) mit einer Mehrzahl daran angebrachter elektronischer Bauelemente (4) und zweite Bond-Kontaktflecken (22) aufweist, wobei
der Träger (2) aus dem mit Schaltungselementen versehenen flexiblen Film mit den elektronischen Bauelementen (4) mittels Verbindungsmitteln (14) zur elektrischen und physischen Verbindung der ersten und zweiten Bond-Kontaktflecken (22, 24) auf dem mit Schaltungselementen versehenen Substrat (6) angebracht ist, dadurch gekennzeichnet, daß der Träger (2) aus dem mit Schaltungselementen versehenen flexiblen Film von einem wärmeleitenden Rahmen (8) getragen wird, der an der Wärmesenke (20) angebracht ist, um einen guten thermischen Kontakt dazwischen sicherzustellen.
2. Elektronische Packungsstruktur nach Anspruch 1, wobei das mit Schaltungselementen versehene Substrat (6) eine Leiterplatte beinhaltet und jedes der elektronischen Bauelemente (4) einen Chip mit integriertem Schaltkreis enthält.
3. Elektronische Packungsstruktur nach Anspruch 2, wobei die Oberseiten der Chips mit der Leiterplatte in Kontakt kommen.
4. Elektronische Packungsstruktur nach Anspruch 3, wobei in der Leiterplatte an Stellen unterhalb der Chips leitfähige Stifte ausgebildet sind.
5. Elektronische Packungsstruktur nach Anspruch 2, wobei der thermische Kontakt zwischen dem Rahmen (8) und der Wärmesenke (20) durch wärmeleitende Kontaktlöcher (19) erreicht wird, die sich durch den Träger (2) aus einem flexiblen Film hindurch erstrecken.
6. Elektronische Packungsstruktur nach Anspruch 2, wobei die Wärmesenke (20) aus einer Schicht aus wärmeleitendem Material besteht, die auf der Oberseite der Leiterplatte als ein rechteckiger Streifen mit einer derjenigen des Rahmens (8) entsprechenden Breite ausgebildet ist.
DE3888552T 1987-02-02 1988-01-29 Elektronische Packungsstruktur. Expired - Fee Related DE3888552T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/009,981 US4766670A (en) 1987-02-02 1987-02-02 Full panel electronic packaging structure and method of making same

Publications (2)

Publication Number Publication Date
DE3888552D1 DE3888552D1 (de) 1994-04-28
DE3888552T2 true DE3888552T2 (de) 1994-10-27

Family

ID=21740831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3888552T Expired - Fee Related DE3888552T2 (de) 1987-02-02 1988-01-29 Elektronische Packungsstruktur.

Country Status (4)

Country Link
US (1) US4766670A (de)
EP (1) EP0277606B1 (de)
JP (1) JPH0618247B2 (de)
DE (1) DE3888552T2 (de)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
DE3838085A1 (de) * 1988-11-10 1990-05-17 Rheinmetall Gmbh Beschleunigungsfeste verpackung fuer integrierte schaltungen und verfahren zu ihrer herstellung
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
US5053357A (en) * 1989-12-27 1991-10-01 Motorola, Inc. Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5220200A (en) * 1990-12-10 1993-06-15 Delco Electronics Corporation Provision of substrate pillars to maintain chip standoff
US5056215A (en) * 1990-12-10 1991-10-15 Delco Electronics Corporation Method of providing standoff pillars
US5473814A (en) * 1994-01-07 1995-12-12 International Business Machines Corporation Process for surface mounting flip chip carrier modules
CA2113752C (en) * 1994-01-19 1999-03-02 Stephen Michael Rooks Inspection system for cross-sectional imaging
TW258829B (de) * 1994-01-28 1995-10-01 Ibm
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5900674A (en) 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5938452A (en) * 1996-12-23 1999-08-17 General Electric Company Flexible interface structures for electronic devices
JPH10275446A (ja) * 1997-03-31 1998-10-13 Takashi Shigetomi 記憶媒体とその製造方法
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6326696B1 (en) 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6215649B1 (en) * 1998-11-05 2001-04-10 International Business Machines Corporation Printed circuit board capacitor structure and method
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
EP1039543B1 (de) * 1999-03-24 2014-02-26 Motorola Solutions, Inc. Schaltungschip-Verbinder und Verbindungsmethode eines solchen
US6891110B1 (en) 1999-03-24 2005-05-10 Motorola, Inc. Circuit chip connector and method of connecting a circuit chip
US6222277B1 (en) * 1999-06-23 2001-04-24 Emc Corporation Non-collapsing interconnection for semiconductor devices
US6294742B1 (en) * 1999-07-27 2001-09-25 Agilent Technologies, Inc. Apparatus and method for adapting surface mount solder pad for heat sink function
US6405429B1 (en) * 1999-08-26 2002-06-18 Honeywell Inc. Microbeam assembly and associated method for integrated circuit interconnection to substrates
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6720195B2 (en) * 2002-05-15 2004-04-13 Micron Technology, Inc. Methods employing elevated temperatures to enhance quality control in microelectronic component manufacture
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US7704684B2 (en) * 2003-12-01 2010-04-27 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating three-dimensional nanoscale structures
US20080055581A1 (en) * 2004-04-27 2008-03-06 Rogers John A Devices and methods for pattern generation by ink lithography
DE102004025684A1 (de) 2004-04-29 2005-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7943491B2 (en) * 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US7622367B1 (en) 2004-06-04 2009-11-24 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
KR101347687B1 (ko) 2005-06-02 2014-01-07 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린터블 반도체 구조들 및 관련 제조 및 조립 방법
EP2937896B1 (de) 2005-06-02 2022-05-04 The Board of Trustees of the University of Illinois Verfahren zur übertragung eines druckbaren halbleiterelements
CN101632156B (zh) * 2005-06-02 2012-06-20 伊利诺伊大学评议会 可印刷半导体结构以及相关制造和组装方法
WO2006130721A2 (en) * 2005-06-02 2006-12-07 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
WO2008030960A2 (en) * 2006-09-06 2008-03-13 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
KR101610885B1 (ko) 2007-01-17 2016-04-08 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
TWI723953B (zh) 2008-03-05 2021-04-11 美國伊利諾大學理事會 可延展且可折疊的電子裝置
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8946683B2 (en) * 2008-06-16 2015-02-03 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
KR101169686B1 (ko) * 2008-11-07 2012-08-06 에스케이하이닉스 주식회사 반도체 패키지용 기판 및 이의 제조 방법
KR101706915B1 (ko) 2009-05-12 2017-02-15 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
CN102576705B (zh) * 2009-09-28 2015-10-21 Abb技术有限公司 电路装置及其制造方法
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
JP6046491B2 (ja) 2009-12-16 2016-12-21 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ コンフォーマル電子機器を使用した生体内での電気生理学
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
CN105496423A (zh) 2010-03-17 2016-04-20 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
WO2012097163A1 (en) 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
KR102000302B1 (ko) 2011-05-27 2019-07-15 엠씨10, 인크 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
JP6231489B2 (ja) 2011-12-01 2017-11-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ プログラム可能な変化を被るように設計された遷移デバイス
JP2015521303A (ja) 2012-03-30 2015-07-27 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシ 表面への形状適合可能な付属物装着可能電子デバイス
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
JP6526575B2 (ja) * 2013-02-07 2019-06-05 エーエスエムエル ホールディング エヌ．ブイ． リソグラフィ装置及び方法
CN107530004A (zh) 2015-02-20 2018-01-02 Mc10股份有限公司 基于贴身状况、位置和/或取向的可穿戴式设备的自动检测和构造
EP3304430A4 (de) 2015-06-01 2019-03-06 The Board of Trustees of the University of Illionis Miniaturisierte elektronische systeme mit drahtlosstrom- und nahfeldkommunikationfähigkeiten
US11029198B2 (en) 2015-06-01 2021-06-08 The Board Of Trustees Of The University Of Illinois Alternative approach for UV sensing
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
CN115175014A (zh) 2016-02-22 2022-10-11 美谛达解决方案公司 贴身传感器系统
CN109310340A (zh) 2016-04-19 2019-02-05 Mc10股份有限公司 用于测量汗液的方法和系统

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3501832A (en) * 1966-02-26 1970-03-24 Sony Corp Method of making electrical wiring and wiring connections for electrical components
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3582865A (en) * 1969-12-16 1971-06-01 Ibm Microcircuit module and connector
US3683105A (en) * 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
JPS5115406Y2 (de) * 1971-02-18 1976-04-23
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3859723A (en) * 1973-11-05 1975-01-14 Microsystems Int Ltd Bonding method for multiple chip arrays
JPS5154268A (ja) * 1974-11-06 1976-05-13 Alps Electric Co Ltd Furatsushupurintohaisenban
US3968563A (en) * 1975-03-27 1976-07-13 E. I. Du Pont De Nemours And Company Precision registration system for leads
US4063993A (en) * 1975-07-07 1977-12-20 National Semiconductor Corporation Method of making gang bonding interconnect tape for semiconductive devices
US4222516A (en) * 1975-12-31 1980-09-16 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull Standardized information card
JPS5855893B2 (ja) * 1976-11-15 1983-12-12 松下電工株式会社 アデイテイブメツキ用積層板の製造法
FR2382101A1 (fr) * 1977-02-28 1978-09-22 Labo Electronique Physique Dispositif a semi-conducteur, comportant des pattes metalliques isolees
JPS53149764A (en) * 1977-06-02 1978-12-27 Nitto Electric Ind Co Method of producing tape carrier tape
US4283839A (en) * 1978-07-26 1981-08-18 Western Electric Co., Inc. Method of bonding semiconductor devices to carrier tapes
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
US4377316A (en) * 1981-02-27 1983-03-22 International Business Machines Corporation High density interconnection means for chip carriers
US4386389A (en) * 1981-09-08 1983-05-31 Mostek Corporation Single layer burn-in tape for integrated circuit
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
US4549200A (en) * 1982-07-08 1985-10-22 International Business Machines Corporation Repairable multi-level overlay system for semiconductor device
US4480288A (en) * 1982-12-27 1984-10-30 International Business Machines Corporation Multi-layer flexible film module
US4517051A (en) * 1982-12-27 1985-05-14 Ibm Corporation Multi-layer flexible film module
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier

Also Published As

Publication number Publication date
JPH0618247B2 (ja) 1994-03-09
DE3888552D1 (de) 1994-04-28
EP0277606A3 (en) 1989-03-08
JPS63196051A (ja) 1988-08-15
EP0277606B1 (de) 1994-03-23
US4766670A (en) 1988-08-30
EP0277606A2 (de) 1988-08-10

Similar Documents

Publication Publication Date Title
DE3888552T2 (de) Elektronische Packungsstruktur.
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE3881543T2 (de) Lösbare Halterung und Verfahren zum Montieren eines biegsamen Filmträgers für einen Halbleiterchip auf einem Schaltungssubstrat.
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
DE69106225T2 (de) Integrierte Schaltungseinheit mit flexiblem Substrat.
DE69535266T2 (de) Mikroelektronische montage mit mehrfachen leiterverformungen
DE1615957C3 (de)
DE3616494C2 (de)
EP1394855B1 (de) Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip
DE2554965C2 (de)
DE69015878T2 (de) Mehrschichtleiterplattenstruktur.
DE10295940B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
DE3786914T2 (de) Verfahren zum herstellen einer integrierten schaltungspackungsstruktur.
DE69633334T2 (de) Photolithographisch gemusterter federkontakt
DE69834561T2 (de) Halbleiteranordnung und herstellungsverfahren dafür
DE69125354T2 (de) Biegsame Leiterplatte
DE69209169T2 (de) Verbindungstechnik für integrierte Schaltung
DE69207520T2 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE3784213T2 (de) Elektronischer apparat mit einem keramischen substrat.
DE2536316C2 (de) Schaltungskarte für integrierte Halbleiterschaltungen
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE19940633A1 (de) IC-Gehäuse
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee