DE3616494C2 - - Google Patents

Info

Publication number
DE3616494C2
DE3616494C2 DE3616494A DE3616494A DE3616494C2 DE 3616494 C2 DE3616494 C2 DE 3616494C2 DE 3616494 A DE3616494 A DE 3616494A DE 3616494 A DE3616494 A DE 3616494A DE 3616494 C2 DE3616494 C2 DE 3616494C2
Authority
DE
Germany
Prior art keywords
chip
contact
bumps
pattern
plate part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3616494A
Other languages
English (en)
Other versions
DE3616494A1 (de
Inventor
Kenneth R. Aloha Oreg. Us Smith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of DE3616494A1 publication Critical patent/DE3616494A1/de
Application granted granted Critical
Publication of DE3616494C2 publication Critical patent/DE3616494C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

Die Erfindung betrifft eine integrierte Schaltungspackung für einen integrierten Schaltungschip mit den Merkmalen des Oberbegriffs des Anspruches 1.
Eine solche Anordnung ist aus IBM Tech. Discl. Bull., Vol. 25, Nr. 4, September 1982, Seiten 1954 bis 1956, bekannt.
Nach dieser bekannten Schrift werden die Kontaktflecken und die gegenüberliegenden Kontakthöcker metallurgisch, d. h. durch Löten, miteinander verbunden. Sowohl zwischen dem Chip als auch zwischen dem Zwischenverbindungsteil und dem metallischen Plattenteil ist Befestigungsmaterial vorgesehen.
Aus DE-GM-76 14 987 ist eine elektrische Kontaktvorrichtung, insbesondere zum Kontaktieren einer Flüssigkristallanzeige, bekannt, die einen Zwischenverbindungskörper aus einem elastomeren Material mit eingelegten elektrisch leitenden Streifen aufweist, um einen elektrischen Druckkontakt zwischen sich gegenüberliegenden und zu kontaktierenden Flächen herzustellen.
In der US-Patentschrift 40 42 861 ist eine Schaltungspackung sowohl für gelötete bzw. geschweißte als auch durch Druckkontakt hergestellte Verbindungen beschrieben.
Der Anpreßdruck wird durch Zusammenfügen in einem Uhrengehäuse erzeugt, wobei ein Streifen aus elastischem Material zwischen ein Zwischenverbindungsteil und eine Grundplatte zwischengelegt ist, um den Druckkontakt herzustellen.
Aus der DE-OS 30 46 192 ist es bekannt, zum Befestigen eines Chips auf einem flexiblen Zwischenverbindungsteil Befestigungsmaterial dazwischen vorzusehen und dabei die Bereiche, in denen sich Kontaktflecken und Kontakthöcker befinden, auszusparen. Während bei Uhrenchips, auf das entsprechende Einsatzgebiet bezogen, zumeist nur relativ wenig Kontakte vom Chip ausgehen, zielt die vorliegende Erfindung auf solche Chips ab, die eine große Anzahl von Verbindungen erfordern und deren Abstände äußerst klein sind. Für derartige anzuschließende Chips werden nach wie vor gelötete oder geschweißte Drahtverbindungen benutzt, die den Einsatz besonderer Werkzeuge erforderlich machen. Die Abmessung der Werkzeuge, die von der notwendigen Festigkeit bestimmt werden, geben eine hohe Untergrenze für den Abstand zwischen den Kontaktflecken auf dem IC vor.
Normalerweise werden diese Kontaktflecken auf einen Abstand von zumindest 0,15 mm gesetzt, wobei der Abstand von "Mitte zu Mitte" gemeint ist. So wie die Komplexität von integrierten Schaltungen zugenommen hat und dadurch die Forderungen für eine höhere Anzahl von Datenanschlüssen und Energieversorgungsleitungen angestiegen sind, so hat sich auch das Integrationsmaß vergrößert und dadurch die für einen Chip notwendige Größe verringert. Es ist der Punkt erreicht worden, an dem integrierte Schaltungschips größer gemacht werden müssen als es von der Komplexität der Schaltungen her gesehen erforderlich wäre, um eine ausreichende große Zwischenverbindungsfläche zur Anpassung an die gewünschte Anzahl von Kontaktflecken vorzusehen. Zusätzlich kann der Verbindungsdraht selbst eine unerwünscht große unkompensierte Induktanz in die Verbindung einbringen.
Ein weitverbreitetes Verfahren zum Befestigen von Chips auf einer Unterlage ist als die "Flip-Chip"-Technik bekannt. Bei diesem bekannten Verfahren trägt die Unterlage aus beispielsweise Keramikmaterial leitende Streifen, die an der Peripherie des Chips in einem Muster von Anschlußpunkten enden, die dem Muster der Kontaktflecken auf dem Chip entsprechen. Zur Montage wird der Chip mit seiner Zwischenverbindungsfläche nach unten mit seinen Kontaktflecken in direkten physikalischen Kontakt mit den Anschlußpunkten auf der Unterlage gebracht. Die Anschlußpunkte auf der Unterlage tragen vorgefertigte Lötpunkte, und durch Zufuhr von Hitze und Anwenden von Druck wird eine direkte metallurgische Verbindung zwischen den Kontaktflecken des Chips und den Anschlußpunkten bzw. Kontakthöckern der Unterlage hergestellt. Durch die Verwendung einer vielschichtigen Keramikunterlage kann durch die Flip-Chip-Technik die unkompensierte Induktanz der Verbindung verringert werden. Jedoch kann eine schlechte Anpassung der Wärmeausdehnung zwischen dem Chip und der Unterlage sich negativ auf die Verläßlichkeit der Verbindungen auswirken oder zu einem Schaden am Chip führen.
Ein weiteres Problem, das sich bei den herkömmlichen IC-Packungsverfahren ergibt, ist das der Wärmeableitung. Bei der herkömmlichen Keramikpackung für IC-Chips, bei der der Chip auf einer Keramikunterlage befestigt wird und die Keramikunterlage mit einer geätzten Schaltplatine verbunden wird, begrenzt der unzureichende Wärmefluß durch die Unterlage die Packungsdichte für einzelne IC-Packungen auf der Schaltungsplatine.
Es ist deshalb Aufgabe der Erfindung, eine weitere wärmefreie Anschlußtechnik verfügbar zu machen, die sowohl für eine große Anzahl von Anschlüssen geeignet ist, ohne den Platzbedarf zu vergrößern, als auch eine sichere Kontaktierung gewährleistet.
Die Lösung der Aufgabe ist dem Kennzeichen des Anspruches 1 zu entnehmen.
Die Zwischenverbindungsfläche des Chips und die Hauptfläche des Zwischenverbindungsteils sind sich gegenüberliegend angeordnet und die relative Lage des Chips und des Zwischenverbindungsteils ist so eingerichtet, daß das erste Muster von Kontaktflecken und das zweite Muster von Kontakthöckern in aufeinander justierte Beziehungen gebracht sind. Eine mechanische Verbindung zwischen dem Chip und dem Zwischenverbindungsteil wird mit Hilfe eines Befestigungsmaterials hergestellt, das auf einen Teil von zumindest einer der sich gegenüberliegenden Flächen aufgebracht ist, wobei jedoch die Räume zwischen den Kontaktflecken und den Kontakthöckern ausgespart sind.
Durch Zusammenpressen des Chips und der Zwischenverbindungsfläche wird ein zuverlässiger Druckkontakt zwischen den Kontaktflecken und den Kontakthöckern hergestellt.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung der Zeichnung, in welcher zur Darstellung der Wirkungsweise der Erfindung lediglich Ausführungsbeispiele wiedergegeben sind.
Es zeigt
Fig. 1 einen schematischen Querschnitt durch eine integrierte Schaltungspackung, die auf einer Schaltungsplatine angeordnet ist;
Fig. 2 eine vergrößerte Ansicht eines Teils aus Fig. 1;
Fig. 3 eine Draufsicht auf einen integrierten Schaltungschip;
Fig. 4 eine Draufsicht auf eine flexible Schaltung, die bei der Herstellung der in Fig. 1 dargestellten Packung verwendet wird;
Fig. 5 einen Längsschnitt entlang der Linie V-V in Fig. 4;
Fig. 6 eine Draufsicht auf die flexible Schaltung von der in Fig. 4 dargestellten entgegengesetzten Seite in einer späteren Herstellungsstufe der Packung;
Fig. 7 eine Draufsicht auf eine Schaltungsplatine zur Verdeutlichung der Befestigung der Packung auf der Platine; und
Fig. 8 einen Längsschnitt durch eine integrierte Schaltungspackung mit mehreren IC-Chips.
In Fig. 1 ist ein IC-Chip 2 dargestellt, der sich in einer Ausnehmung 4 einer Aluminiumplatte 6 befindet. In der Ausnehmung 4 befindet sich ebenfalls ein Chipkondensator 8, der in herkömmlicher Weise zum Umgehen der Stromversorgungsleitungen benutzt wird. Der Chip ist an einem mit (flexiblen) Leitern versehenen Zwischenverbindungsteil 10, einer Art Bandlitze, befestigt, das im folgenden als "Dünnfilmschaltung" bezeichnet wird, weil in ihm die Verbindungen zum Chip verlegt sind. Die Dünnfilmschaltung 10 ist an je gegenüberliegenden Hauptflächen an der Platte 6 und einer zweiten Aluminiumplatte 14 befestigt. Ein Körper aus Elastomer 12 füllt eine gegenüberliegende Ausnehmung in der Platte 14 aus und preßt die Dünnfilmschaltung gegen den Chip 2.
Der Chip 2 weist eine Reihe von Kontaktflecken 16 (Fig. 3) auf einer Zwischenverbindungsfläche 18 auf, welche die untere Fläche des Chips ist, wie aus den Fig. 1 und 2 hervorgeht. Die Dünnfilmschaltung 10 weist eine entsprechende Reihe von Kontakthöckern 22 an ihrer oberen Hauptfläche 24 auf, wie in Fig. 5 dargestellt ist. Das Anordnungsmuster der Kontaktflecken 16 und der Kontakthöcker 22 entsprechen sich in dem Sinne, daß, wenn die Zwischenverbindungsfläche 18 des Chips 2 in sich gegenüberliegender Beziehung zu einer Fläche 24 der Dünnfilmschaltung 10 angeordnet ist, die Kontaktflecken in elektrischem Kontakt mit den jeweiligen Kontakthöckern gebracht werden können.
Die Dünnfilmschaltung 10 weist über den Umfang verteilte Kontaktflecken 26, die den jeweiligen Kontakthöckern 22 zugeordnet sind, und Leiterbahnen 28 auf, die die Kontaktflecken 26 mit den zugeordneten Kontakthöckern verbinden.
Wie aus Fig. 5 hervorgeht, weist die Dünnfilmschaltung 10 eine Basisschicht 30 aus elastischem dielektrischem Material, wie beispielsweise Polyimid, auf. Auf der Basisschicht 30 ist Metall niedergeschlagen und in solcher Anordnung geätzt, daß die Kontaktflecken 26, die Leiterbahnen 28 und die Endbereiche, auf denen die Kontakthöcker 22 ausgeformt werden sollen, freibleiben. Die metallisierte Fläche wird mit einer Maske abgedeckt, die lediglich die Endbereiche freiläßt, und Metall wird elektrolytisch auf den Endbereichen niedergeschlagen, um die Kontakthöcker auszubilden. Die Maske wird abgenommen, und danach wird eine zweite Schicht 32 aus Polyimid über die Leiterbahnen 28, Kontakthöcker 22 und das freigelegte Material der Unterschicht 30 niedergeschlagen. Die Schicht 32 wird dann chemisch geätzt, um die Kontakthöcker freizulegen. Ein rahmenartiges starres Gebilde aus thermoplastischem Adhäsiv wird auf der oberen Fläche 24 der Dünnfilmschaltung ausgeformt. Dieser Rahmen 36 umgibt das Muster von Kontakthöckern 22, doch sind seine Abmessungen so ausgelegt, daß die den Chip begrenzende Kante 38 abgedeckt wird. Das Adhäsiv kann aus teilweise (in der B-Stufe) behandeltem Polyimid bestehen, und der Rahmen 36 wird in situ unter Verwendung von ausgewählten Ätzverfahren hergestellt.
Vor Ausbildung des Rahmens 36 werden Orientierungsmarkierungen 40 auf der Fläche 24 der Dünnfilmschaltung in bezug auf die Ecken des Chips an vorbestimmten Positionen angebracht. Jede Orientierungs- oder Justierungsmarkierung 40 weist eine Anordnung von Punkten in den Ecken auf. Damit sich eine Ecke des Chips in der richtigen Lage befindet, muß sie sich in gleicher Entfernung von den zwei Punkten befinden, die der entsprechenden Ecke der Hauptfläche des Chips näher liegen. Da die Ecken des Chips zu Justierzwecken benutzt werden, müssen sie in bezug auf das Muster von Kontaktflecken 16 genau angeordnet werden. Um bei herkömmlichen Verfahren einen Wafer in Einzelchips zu zerlegen, wird die Sägekerbanlage nur auf 50 µm genau gesteuert. Um jedoch bei einem solchen Verfahren zur Herstellung von Chips, die nach dem hier beschriebenen Verfahren gepackt werden sollen, eine genaue Ausrichtung der Ecken sicherzustellen, wird die Sägekerbanlage bis auf 10 µm genau von der Mittellinie des Sägeweges gesteuert, der von zwei benachbarten Chips begrenzt ist. Außerdem wird, anstatt den Wafer nur teilweise durchzusägen, so daß er sich noch selbst abstützt, und ihn danach in einzelne Chips zu zerlegen, beim vorliegenden Verfahren der Wafer an einem separaten Stützteil befestigt und vollständig durchgesägt, und die einzelnen Chips werden dann vom Stützteil weggenommen.
Die Dünnfilmschaltung wird auf einen Mikroskoptisch mit der Fläche 24 nach oben gelegt, und der Chip wird mit der Zwischenverbindungsfläche 18 des Chips nach unten mit einem erhitzbaren Vakuumklemmring über die Fläche 24 der Dünnfilmschaltung gehalten. Der Chip wird sogleich oberhalb des Rahmens 36 angeordnet, und die Ecken des Chips werden mit den Justiermarkierungen 40 gefluchtet. Danach wird der Chip nach unten gepreßt, und die Erhitzungsvorrichtung des Klemmrings wird eingeschaltet. Der erhitzte Klemmring erhitzt den Chip, und das Adhäsiv des Rahmens 36 schmilzt. Das geschmolzene Polyimidmaterial wird zwischen dem Chip und der Fläche 24 entfernt, und die Kontaktflecken 16 kommen in Kontakt mit den Kontakthöckern 22. Der Klemmring wird entfernt, und beim Abkühlen des Adhäsivs wird der Chip fest an seiner Stelle gebunden, wobei die Kontaktflecken 16 so angeordnet sind, daß sie in einen guten elektrisch leitenden Kontakt mit den Kontakthöckern 22 gebracht werden. Der Chipkondensator 8 wird an der Fläche 24 der Dünnfilmschaltung 10 angebracht, und die Unteranordnung aus der Dünnfilmschaltung 10, dem Chip 2 und dem Chipkondensator 8 werden danach optisch in bezug auf die Aluminiumplatte 6 justiert und mit Klebemittel damit verbunden. Das Druckplättchen 12 aus Elastomer in der Ausnehmung der Platte 14 und die Platte 14 werden mit Klebemittel mit der Fläche 25 der Dünnfilmschaltung verbunden. Das Druckplättchen 12 sorgt für die notwendige Kontaktkraft, um den elektrisch leitenden Kontakt zwischen den Kontaktflecken 16 des Chips 2 und den Kontakthöckern 22 der Dünnfilmschaltung 10 zur Herstellung von Verbindungen zu den Kontaktflecken 16 zu prüfen. Wenn es sich herausstellt, daß der Chip schadhaft ist, kann er leicht von der Dünnfilmschaltung 10 abgeschert werden, ohne diese zu beschädigen, und sie kann weiterverwendet werden. So kann das B-stufige Polyimidmaterial, welches für den Rahmen 36 verwendet wird, mehreren Erhitzungszyklen zur Aufnahme und zum Halten eines neuen Chips widerstehen, ohne völlig aufgezehrt zu werden und ohne dadurch seine thermoplastischen Eigenschaften zu verlieren.
Streifen aus Elastomer sind mit der Fläche 25 der Dünnfilmschaltung an den vorstehenden Kantenbereichen 44 verbunden, die Kantenbereiche werden um die entsprechenden Streifen 42 umgeschlagen und mit diesen verbunden. Die Endkontaktflächen 26 werden dann entlang der oberen Fläche der Streifen 42 angeordnet. Eine so entstandene Packung 46 kann dann auf einer Schaltplatine 50 befestigt werden.
Im Fall der in der Zeichnung dargestellten Packung wird die Befestigung auf der Schaltplatine 50 durch eine getrennte, gerippte Wärmeableitung 64 vorgenommen. Die gerippte Wärmeableitung ist mit einer Ausnehmung 62 zur Aufnahme der Packung 46 ausgebildet und weist Löcher 65 zur Aufnahme von Stiften 66 zum Befestigen der Wärmeableitung und über diese der Packung 46 an die Platine 50 auf. In einer Abänderung könnte auch eine aus einem Stück bestehende Wärmeableitung verwendet werden, bei der in der Ausnehmung der Chip 2 aufgenommen wird und der Chipkondensator 8 direkt in der gerippten Wärmeableitung 64 ausgebildet ist.
Wie in Fig. 7 dargestellt, weist die Schaltplatine eine obere Fläche 52 mit einem Muster von Kontaktflecken 54 auf, das dem Muster von Kontaktflecken 26 der IC- Packung entspricht. Die Kontaktflecken 54 werden durch Leiterbahnen 56 an Kontaktflecken 58 angeschossen, welche ihrerseits über Leitungspassagen oder Durchgänge der Schaltplatine an innere Leitungsverläufe angeschlossen sind. Die Kontaktflecken 26 und 54 sind beide ca. 0,3 mm breit und auf ca. 0,6 mm genau zentriert. Um zuverlässige Verbindungen zwischen der IC-Packung 46 und der Schaltplatine 50 herzustellen, muß daher die Packung innerhalb eines Bereiches von ca. 0,18 mm angeordnet werden. In der Schaltplatine werden Löcher 60 ausgebildet, und sie werden in Beziehung zum Muster der Kontaktflecken 54 innerhalb einer Toleranz von ca. 0,05 mm angeordnet. Die Toleranz bei der Größe der Ausnehmung ist derart, daß das Muster der Kontaktflecken 26 in Beziehung zu den Löchern in einem Bereich von ca. 0,1 mm angeordnet wird. Wenn demgemäß die Wärmeableitung 64 an der Schaltplatine 50 mittels durch die Löcher 60 hindurchgehender Stifte befestigt wird, geraten die Kontaktflecken 26 in Kontakt mit den passenden Kontaktflecken 54. Die Stifte 66 halten einen guten Druckkontakt zwischen den Kontaktflecken 26 und den Kontaktflecken 54.
Bei der speziellen dargestellten IC-Packung 46 ist es nicht notwendig, den Massekontakt des Chips elektrisch zu isolieren, und deshalb wird kein organisches oder keramisches Material zwischen dem Chip und der Wärmeableitung 64 vorgesehen. Folglich ist der Wärmewiderstand zwischen dem Chip und der Wärmeableitung 64 gering. Wenn es jedoch nötig sein sollte, den Chip elektrisch von der Wärmeableitung 64 zu isolieren, könnte ein dünner Überzug aus dielektrischem Material auf der Rückseite des Chips oder innen auf der Ausnehmung 6 in der Platte 4 vorgesehen werden, und zwischen dem Chip 2 und der Wärmeableitung 64 würde ein ausreichender Wärmekontakt hergestellt werden.
Durch die Vewendung einer Dünnfilmschaltung und von Druckkontakten zur Herstellung der elektrischen Anschlüsse an den Chip anstelle des herkömmlichen Flip-Chip-Verfahrens, bei dem der Chip metallurgisch mit einer Keramikunterlage verbunden wird, werden Verspannungen durch unterschiedliche Wärmeausdehnungen vermieden. Desgleichen wird durch den Druckkontakt zwischen den Kontaktflecken 26 und den Kontaktflecken 54 eine solche Vorspannung der Schaltplatine selbst verhindert. Die Elastomerstreifen 42 sorgen für eine Abfederung über die Druckzwischenverbindung zwischen der Dünnfilmschaltung und der Schaltplatine.
Gemäß Fig. 8 sind mehrere IC-Chips 2 mit einer Dünnfilmschaltung 10′ verbunden, welche aus einer vielschichtigen Dünnfilmschaltung mit mehreren (nicht dargestellten) Mustern von Kontakthöckern bestehen, die dem (nicht dargestellten) Muster von Kontaktflecken auf den jeweiligen Chips 2 entsprechen. Die Dünnfilmschaltung ist mit einer Elastomerschicht 12′ verklebt (verbunden), die in situ an der Dünnfilmschaltung ausgeformt wird. Die Chips 2 werden in einer Öffnung 70 in der Platine 50 aufgenommen, und die Rückseiten der Chips 2 stellen direkten Druckkontakt mit einem Auflageteil 72 der Wärmeableitung 64 her. Die Wärmeableitung 64 ist an einer Druckplatte 14 mit (nicht dargestellten) Stiften befestigt und die Elastomerschicht 12 sorgt für eine Kontaktkraft, um einen zuverlässigen Druckkontakt zwischen den Kontaktflecken der Chips 2 und den Kontakthöckern der Dünnfilmschaltung 10′ und zwischen über den Umfang verteilten (nicht dargestellten) Kontaktflecken der Platine 50 herzustellen.
Es ist selbstverständlich, daß die Erfindung nicht auf die besonderen integrierten Schaltungspackungen und Verfahren zur Herstellung von elektrischen Anschlüssen an einen integrierten Schaltungschip, die hier beschrieben worden sind, begrenzt sein soll und daß Abhänderungen vorgenommen werden können, ohne sich vom Rahmen der Erfindung zu entfernen, wie er durch die Ansprüche und deren Äquivalente vorgegeben ist. Zum Beispiel kann anstelle der Herstellung einer Ausfluchtung der Kontaktflecken 26 der Dünnfilmschaltung 10 in bezug auf die Kontaktflecken 54 der Schaltplatine durch die Platte 4, die Wärmeableitung 64, die Stifte 66 und die Schaltplatine 50 mit der Anhäufung von vier möglichen Fehlerquellen bei den mechanischen Ausfluchtungen, die Platte 14, wenn sie genau zur Dünnfilmschaltung 10 ausgerichtet und mit Ausfluchtpfosten versehen wird, welche in Löcher in der Schaltplatine 50 passen, die Anzahl von mechanischen Ausfluchtungen, bei denen Fehler auftreten können, auf drei begrenzt werden. Der Fall, bei dem am ehesten Fehler entstehen können (nämlich beim Durchmesser der Stifte 66), entfällt. Die Erfindung ist nicht auf die Verwendung irgendeines dielektrischen Materials für die Dünnfilmschaltung 10 oder irgendeines besonderen adhäsiven Materials für den Rahmen 36 begrenzt, und es können andere Materialien für die jeweiligen Einzelteile verwendet werden. Die Ausbildung des Rahmens ist nicht kritisch, und das Gebilde aus B-stufigem Polyimidmaterial oder einem anderen geeigneten Material kann jede beliebige Form annehmen, mit der es möglich ist, den Chip an der Dünnfilmschaltung zu befestigen, ohne mit den elektrischen Verbindungen zwischen den Kontaktflecken 16 und den Kontakthöckern 22 zu intervenieren. Die Dünnfilmschaltung 10 kann eine vielschichtige Dünnfilmschaltung mit (geerdeten) Grundebenen sein. Außerdem ist es nicht erforderlich, daß das für die Anbringung des Chips an die Dünnfilmschaltung verwendete Material dielektrisch ist. Wenn ein Chip mit zusätzlichen Flecken versehen ist, das heißt, wenn er Flecken aufweist, die nicht mit den inneren Schaltungsteilen des Chips verbunden sind, und wenn die Dünnfilmschaltung entsprechende zusätzliche Kontakthöckern aufweist, kann der Chip mit der Schaltung durch die Herstellung eienr metallurgischen Verbindung, beispielsweise durch Löten, Schweißen oder unter Verwendung von Wärmedruck- oder Wärmeschallverfahren zwischen den zusätzlichen Flecken des Chips und den zusätzlichen Kontakthöckern der Dünnfilmschaltung verbunden werden.
Eine mögliche Verschlechterung der metallurgischen Verbindung durch die nicht aufeinander abgestimmte Wärmeausdehnung ist nicht von Bedeutung, da die Verbindung nur dem zeitlich begrenzten Zweck dient, eine Ausfluchtung zwischen dem Chip und der Dünnfilmschaltung beizubehalten, bis die Chip/Dünnfilmschaltungsanordnung in der Ausnehmung der Wärmeableitung eingerichtet ist, und sie dient keinem elektrischen Zweck. Zusätzliche Flecken werden nicht als Kontaktflecken angesehen, weil sie nicht zur Herstellung von elektrischen Kontakten zu den inneren Schaltungskomponenten des Chips verwendet werden.

Claims (4)

1. Integrierte Schaltungspackung für einen integrierten Schaltungschip mit einer Anzahl von in einem ersten Muster auf einer Zwischenverbindungsfläche (18) des Chips (2) angeordneten Kontaktflecken (16), wobei diese einem flächenhaft oder plattenförmig ausgebildeten flexiblen Zwischenverbindungsteil (10) gegenübergesetzt sind, das dielektrisches Material (30, 32) und Leiterbahnen (28) aufweist, die von dem dielektrischen Material (30, 32) gegeneinander elektrisch isolierend gehalten werden und die auf einer Hauptfläche (24) des Zwischenverbindungsteils (10) in einem dem ersten Muster entsprechenden zweiten Muster angeordnete Kontakthöcker (22) aufweist, wobei das erste Muster aus Kontaktflecken (16) und das zweite Muster aus Kontakthöckern (22) zueinander derart ausgerichtet und angeordnet sind, so daß sich die Kontaktflecken (16) und die Kontakthöcker (22) in gutem elektrischen Kontakt miteinander befinden, mit Befestigungsmaterial (36), das sowohl mit dem Chip (2) als auch dem Zwischenverbindungsteil (10) verbunden ist und mit einem ersten metallischen Plattenteil (6), dadurch gekennzeichnet,
daß in dem ersten metallischen Plattenteil (6) eine Ausnehmung (4) mit einem die Ausnehmung umgebenden Randflächenbereich vorgesehen ist,
daß ferner ein zweites Plattenteil (14) vorhanden ist und daß das erste metallische Plattenteil (6) und das zweite Plattenteil (14) so angeordnet sind, daß sich in einem Abstand befindliche parallele, sich einander gegenüberliegende Flächen vorliegen,
daß die Anordnung aus Chip (2) und Zwischenverbindungsteil (10) zwischen dem ersten metallischen Plattenteil (6) und dem zweiten Plattenteil (14) angeordnet und der Chip (2) in der Ausnehmung (4) aufgenommen ist,
daß das erste metallische Plattenteil (6) mit seinem Randflächenbereich an der Hauptfläche (24) des Zwischenverbindungsteils (10) und das zweite Plattenteil (14) mit der der Hauptfläche (24) gegenüberliegenden Fläche (25) an dem Zwischenverbindungsteil (10) befestigt ist, und
daß das Befestigungsmaterial (36) zur Befestigung des Chips (2) auf der Hauptfläche (24) des Zwischenverbindungsteils (10) dient und sich in freien Bereichen, die von den Kontaktflecken (16) und den Kontakthöckern (22) ausgespart werden, befindet, und daß ein Druckplättchen (12) aus elastischem Material zwischen dem zweiten Plattenteil (14) und dem Zwischenverbindungsteil (10) zwischengelegt ist, um für Kontaktkraft zur Herstellung eines Druckkontaktes zwischen den Kontaktflecken (16) und den Kontakthöckern (22) zu sorgen.
2. Packung gemäß Anspruch 1, dadurch gekennzeichnet, daß das Befestigungsmaterial (36) aus einem thermoplastischen Material besteht.
3. Packung gemäß Anspruch 1, dadurch gekennzeichnet, daß das Befestigungsmaterial aus einem dielektrischen Material besteht.
4. Packung gemäß Anspruch 3, dadurch gekennzeichnet, daß das Befestigungsmaterial (36) aus einem Polyimidmaterial der B-Stufe besteht.
DE19863616494 1985-05-20 1986-05-16 Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung Granted DE3616494A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/736,204 US4647959A (en) 1985-05-20 1985-05-20 Integrated circuit package, and method of forming an integrated circuit package

Publications (2)

Publication Number Publication Date
DE3616494A1 DE3616494A1 (de) 1986-11-27
DE3616494C2 true DE3616494C2 (de) 1991-04-25

Family

ID=24958934

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863616494 Granted DE3616494A1 (de) 1985-05-20 1986-05-16 Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung

Country Status (3)

Country Link
US (1) US4647959A (de)
JP (1) JPS6225446A (de)
DE (1) DE3616494A1 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4918571A (en) * 1987-03-31 1990-04-17 Amp Incorporated Chip carrier with energy storage means
EP0285277A1 (de) * 1987-03-31 1988-10-05 Amp Incorporated Chipträger mit Mitteln für Energiespeicherung
US4887147A (en) * 1987-07-01 1989-12-12 Digital Equipment Corporation Thermal package for electronic components
US4796156A (en) * 1987-12-04 1989-01-03 General Electric Company Self packaging chip mount
US4903113A (en) * 1988-01-15 1990-02-20 International Business Machines Corporation Enhanced tab package
US4933747A (en) * 1989-03-27 1990-06-12 Motorola Inc. Interconnect and cooling system for a semiconductor device
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device
EP0470210A1 (de) * 1989-07-03 1992-02-12 General Electric Company Verkapselte packung niedriger induktanz mit einem halbleiterchip
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
US5018005A (en) * 1989-12-27 1991-05-21 Motorola Inc. Thin, molded, surface mount electronic device
NL9000161A (nl) * 1990-01-23 1991-08-16 Koninkl Philips Electronics Nv Halfgeleiderinrichting bevattende een drager en werkwijze voor het vervaardigen van de drager.
US5866951A (en) * 1990-10-12 1999-02-02 Robert Bosch Gmbh Hybrid circuit with an electrically conductive adhesive
US5298686A (en) * 1990-10-23 1994-03-29 Westinghouse Electric Corp. System and method for implementing wiring changes in a solderless printed wiring board module
DE4111247C3 (de) * 1991-04-08 1996-11-21 Export Contor Ausenhandelsgese Schaltungsanordnung
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5409863A (en) * 1993-02-19 1995-04-25 Lsi Logic Corporation Method and apparatus for controlling adhesive spreading when attaching an integrated circuit die
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
JPH0846104A (ja) * 1994-05-31 1996-02-16 Motorola Inc 表面実装電子素子およびその製造方法
WO1996008037A1 (en) * 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5937515A (en) * 1995-04-25 1999-08-17 Johnson; Morgan T. Reconfigurable circuit fabrication method
US5745985A (en) * 1995-06-23 1998-05-05 Texas Instruments Incorporated Method of attaching a semiconductor microchip to a circuit board
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US5834335A (en) * 1995-09-28 1998-11-10 Texas Instruments Incorporated Non-metallurgical connection between an integrated circuit and a circuit board or another integrated circuit
US6097099A (en) * 1995-10-20 2000-08-01 Texas Instruments Incorporated Electro-thermal nested die-attach design
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
FR2757682B1 (fr) * 1996-12-20 1999-03-12 Thomson Tubes Electroniques Procede et dispositif de connexion d'un composant semiconducteur sur un substrat equipe de conducteurs
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
DE10019443A1 (de) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
US7238550B2 (en) * 2002-02-26 2007-07-03 Tandon Group Ltd. Methods and apparatus for fabricating Chip-on-Board modules
US7142909B2 (en) * 2002-04-11 2006-11-28 Second Sight Medical Products, Inc. Biocompatible bonding method and electronics package suitable for implantation
DE10334634B3 (de) * 2003-07-29 2005-01-13 Infineon Technologies Ag Verfahren zum seitlichen Kontaktieren eines Halbleiterchips
KR20080067328A (ko) 2005-09-06 2008-07-18 비욘드 블라데스 리미티드 3ｄｍｃ 아키텍처
DE102005043910A1 (de) * 2005-09-14 2007-03-15 Weissbach, Ernst-A. Flip-Chip-Modul und Verfahren zum Erzeugen eines Flip-Chip-Moduls
DE112006002428A5 (de) * 2005-09-14 2008-12-11 Htc Beteiligungs Gmbh Flip-Chip-Modul und Verfahren zum Erzeugen eines Flip-Chip-Moduls
US7982307B2 (en) * 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
JP5084553B2 (ja) * 2008-02-26 2012-11-28 京セラ株式会社 セグメント型熱電素子、熱電モジュール、発電装置および温度調節装置
US8632221B2 (en) * 2011-11-01 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. LED module and method of bonding thereof
US10559486B1 (en) * 2018-01-10 2020-02-11 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US10586725B1 (en) * 2018-01-10 2020-03-10 Facebook Technologies, Llc Method for polymer-assisted chip transfer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780352A (en) * 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
US4042861A (en) * 1973-11-08 1977-08-16 Citizen Watch Company Limited Mounting arrangement for an integrated circuit unit in an electronic digital watch
US3991463A (en) * 1975-05-19 1976-11-16 Chomerics, Inc. Method of forming an interconnector
US4105861A (en) * 1975-09-29 1978-08-08 Semi-Alloys, Inc. Hermetically sealed container for semiconductor and other electronic devices
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
DE7908771U1 (de) * 1979-03-28 1979-07-19 Metz Apparatewerke Inh. Paul Metz, 8510 Fuerth Anordnung einer integrierten schaltung auf einer leiterplatte
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
DE3046192A1 (de) * 1980-12-08 1982-07-15 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer ic-bausteine
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module

Also Published As

Publication number Publication date
US4647959A (en) 1987-03-03
DE3616494A1 (de) 1986-11-27
JPH0226391B2 (de) 1990-06-08
JPS6225446A (ja) 1987-02-03

Similar Documents

Publication Publication Date Title
DE3616494C2 (de)
DE3881543T2 (de) Lösbare Halterung und Verfahren zum Montieren eines biegsamen Filmträgers für einen Halbleiterchip auf einem Schaltungssubstrat.
DE3888552T2 (de) Elektronische Packungsstruktur.
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE69209169T2 (de) Verbindungstechnik für integrierte Schaltung
DE19541334C2 (de) Verfahren zur Herstellung einer Vielzahl von Leiterplatten sowie Leiterplattenanordnung
DE69214334T2 (de) Elektrischer Aufbau für Anwendungen bei hoher Dichte
DE68913318T2 (de) Elastomerische Verbinder für elektronische Bausteine und für Prüfungen.
DE3686990T2 (de) Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE102008033465B4 (de) Leistungshalbleitermodulsystem und leistungshalbleitermodul mit einem gehause sowie verfahren zur herstellung einer leis- tungshalbleiteranordnung
DE3781247T2 (de) Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips.
DE69207520T2 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE69211821T2 (de) Innere Leiterstruktur einer Halbleiteranordnung
DE2554965A1 (de) Elektrische kompaktschaltungsanordnung
DE68920469T2 (de) Elektronische Packung.
DE3687546T2 (de) Selbstloetbare flexible verbindung.
DE3616493A1 (de) Verfahren zum packen von chips fuer integrierte schaltungen und integrierte schaltungspackungen
DE102008052029A1 (de) Halbleitermodul mit Schaltbauteilen und Treiberelektronik
DE4126757A1 (de) Vorrichtung und verfahren zum hierarchischen bandautomatisierten bonden
DE3538933A1 (de) Leistungshalbleitermodul
DE102006005645A1 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee