DE3616493A1 - Verfahren zum packen von chips fuer integrierte schaltungen und integrierte schaltungspackungen - Google Patents

Verfahren zum packen von chips fuer integrierte schaltungen und integrierte schaltungspackungen

Info

Publication number
DE3616493A1
DE3616493A1 DE19863616493 DE3616493A DE3616493A1 DE 3616493 A1 DE3616493 A1 DE 3616493A1 DE 19863616493 DE19863616493 DE 19863616493 DE 3616493 A DE3616493 A DE 3616493A DE 3616493 A1 DE3616493 A1 DE 3616493A1
Authority
DE
Germany
Prior art keywords
interconnection
chip
pattern
chips
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19863616493
Other languages
English (en)
Inventor
Kent H. Beaverton Oreg. Johnston
George S. Flemington N.J. LaRue
Robert A. Portland Oreg. Mueller
Kenneth R. Aloha Oreg. Smith
Steven A. Aptos Calif. Tabor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of DE3616493A1 publication Critical patent/DE3616493A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)

Description

STRASSE & STOFFREGiSN
Pau*iimnwiilte · Hn rope η ii Patent Attorney η _ 5 «·■ < t-s I r"\ A »J <
TEKTRONIX, INC. München, den 16.Mai 1986
Beaverton, Oregon, U.S.A. str-de 15 104
Verfahren zum Packen von Chips für integrierte
Schaltungen und integrierte Schaltungspackungen
Die Erfindung betrifft ein Verfahren zum Packen von Chips für integrierte Schaltungen und eine integrierte Schaltungspackung.
Fachleuten auf diesem Gebiet ist bekannt, daß es beim Gebrauch eines Chips mit integrierter Schaltung notwendig ist, eine elektrische Verbindung zur im Chip enthaltenen integrierten Schaltung herzustellen. Diese Verbindungen werden durch Kontaktplättchen hergestellt, die auf einer Hauptfläche des Chips (welche nachfolgend als Zwischenverbindungsfläche bezeichnet werden wird) angeordnet sind. Die Anschlußstifte werden beispielsweise durch Verbindungsdrähte mit leitenden Streifen oder Leiterbahnen eines Unterlagenteils verbunden. Die Packung aus dem integrierten Schaltungschip und der Unterlage wird auf einer geätzten Leiterplatte (ECB) befestigt, wobei die leitenden Teile des Unterlagenteils an ihren distalen Enden mit Schaltungsrinnen (circuittuns) der geätzten Leiterplatte (ECB) verbunden werden. Auf diese Art wird die integrierte Schaltung mit anderen auf der Leiterbahn (ECB) befestigten Komponenten verbunden.
Oft ist es erwünscht, daß mehrere Chips auf einer einzigen Unterlage angebracht werden. Wenn jedoch mehrere Chips auf einer gemeinsamen Unterlage unterge-
bracht sind, kann für den Fall, daß sich ein Chip als schadhaft erweist, eine Reparatur oder ein Auswechseln notwendig werden. Wenn eine solche Unterlage mehrere Chips aufweist, von denen einer schadhaft ist, ist es 5 oft sinnvoller, den schadhaften Chip zu entfernen und ihn durch einen intakten Chip zu ersetzen, als die ganze Unterlage wegzuwerfen. Bei einer mit Drahtverbindungen versehenen Vorrichtung ist jedoch das Entfernen eines schadhaften und das Einsetzen eines intakten Chips sehr zeitraubend, da jede Verbindung gelöst und dann wieder hergestellt werden muß.
Die nachteilige Verwendung von Drahtverbindungen wird mit der sogenannten "Flip-Chip-Technik" vermieden. Bei diesem Verfahren trägt die Unterlage, die beispielsweise aus Keramikmaterial besteht, leitende Streifen, welche im Umkreis der "Beine" oder "Füße" des Chips in einem Muster von Verbindungspunkten enden, das dem Muster von Kontaktplättchen entspricht, wobei der Chip auf der Unterlage mit seiner Zwischenverbindungsfläche nach unten und seinen Kontaktplättchen in direktem physikalischen Kontakt mit den Verbindungspunkten angeordnet wird. Die Verbindungsplättchen oder Verbindungspunkte tragen vorgeformte Lötpunkte und durch die Anwendung von Hitze und Druck wird durch den Chip eine direkte metallurgische Bindung zwischen den Kontaktplättchen des Chips und den Verbindungspunkten der Unterlage hergestellt. Jedoch hat die "Flip-Chip"-Technik den Nachteil, daß im Fall, daß die Wärmeausdehnungskoeffizienten des Chips und der Unterlage unterschiedlich sind, der Temperaturbereich sehr klein ist, innerhalb dessen die gepackte integrierte Schaltung ohne die Gefahr verwendet werden kann, daß sie durch die unterschiedliche Wärmeausdehnung Schaden nimmt.
Ein drittes Packungsverfahren benutzt Epoxylklebemitteln, um die Chips mit einer Unterlage zu verbinden, die aus einem im wesentlichen starren Keramikmaterial bestehen kann, oder aber die Unterlage kann auch biegsam sein. Jedoch kann das Entfernen eines schadhaften Chips die Unterlage wegen der festen Klebstoffbindung beschädigen. Es besteht deshalb die Aufgabe eine Kontaktsichere aber lösbare Verbindungsmöglichkeit für mehrere Chips verfügbar zu machen, wobei sogar Variationen für die Verbindungsschaltung oder andere Vorteile miterreicht werden.
Die allgemeine Lösung dieser Aufgabe ergibt sich aus den Merkmalen der vorangestellten Ansprüche gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung werden zumindest zwei integrierte Schaltungschips, von denen jeder eine Mehrzahl von Kontaktplättchen aufweist, die auf einer Zwischenverbindungsfläche des Chips angeordnet sind, unter Verwendung eines elastischen plattenartigen oder flächigen Zwischenverbindungsteils mit zumindest zwei Hauptflächenbereichen gepackt und mit den jeweiligen Chips verbunden. Das flächige Zwischenverbindungsteil weist dielektrisches Material und Leiterbahnen auf, die sich durch das dielektrische Material in wechselseitiger elektrisch-isolierender Beziehung abstützen. Die Endpunkte der Bahnen sind in zumindest zwei zweiten Mustern in den jeweiliegen Hauptflächenbereichen und entsprechend den jeweiligen ersten Mustern angeordnet. Die Zwischenverbindungsfläche eines jeden Chips ist wechselseitig gegenüber zu dem verbindenden Hauptflächenbereich des Zwischenverbindungsteils angeordnet und die Kontaktplättchen des Chips und die Endpunkte des verbindenden Hauptflächenbereichs werden wechselseitig zueinander ausgerichtet, wodurch der
elektrisch leitende Kontakt zwischen den Kontaktplättchen und den Endpunkten hergestellt und eine metallurgische Bindung zwischen jedem Kontaktplättchen und dem entsprechenden Endpunkt hergestellt werden kann. Die aus dem Zwischenverbindungsteil und dem integrierten Schaltungschip bestehende Einheit wird unter Druckkontakt zwischen erste und zweite im wesentlichen feste (metallische) Umhüllungs- oder Umschließungsgliedern angeordnet, wobei das erste dieser Umschließungsungsglieder in wärmeleitendem Kontakt mit der Rückseite von zumindest einem der Chips steht und aus einem Material mit guter Wärmeleitfähigkeit hergestellt ist.
Durch das Weglassen von physikalischen Bindungen zwischen den eingelagerten Chips und den festen Umschließungsgliedern und durch die Verwendung eines elastischen Zwischenverbindungsteils, werden die sich durch eine unterschiedliche Wärmeausdehnung ergebenden Probleme umgangen. Da außerdem die Bindung zwischen den Chips und dem Zwischenverbindungsteil dadurch lokalisiert sind, daß sie aus Bindungen von Kontaktplättchen zu Endpunkten bestehen, können die Chips ohne Schwierigkeit vom Zwischenverbindungsteil entfernt werden und eine Wiederinstandsetzung wird so erleichert.
Herkömmlicherweise werden integrierte Schaltungschips in der sogenannten Waffelbauweise hergestellt, Jede Waffel besteht aus hundert und mehr Chips. Die Waffel wird zu einzelnen Chips zersägt und diese dann einzeln gepackt.
Es ist für einige Anwendungen vorgeschlagen worden, beispielsweise da wo hohe Computerleistungen verlangt werden, daß die Waffel nicht in einzelne Chips zerlegt wird, sondern nach Herstellung der Waffel unter den Chips Zwischenverbindungen geschaffen werden und daß die
ganze Waffel gepackt und als eine Einheit verwendet wird. Die Chips verbleiben während der Herstellung funktionsmäßig getrennt und die Waffel weist überzählige Chips auf, da es nicht möglich ist, vorauszusehen, welche Chips der Waffel sich letzlich als nicht gebrauchsfähig erweisen und es wäre unsinnig eine ganze Waffel wegzuwerfen nur weil ein Chip einer Waffel schadhaft ist. Dieser Vorschlag, der als "Waffelmaßintegration" ("Wafer scale integration") bekannt ist, mag für manche Verwendungen interessant sein, jedoch gelten für diese Technik verschiedene Nachteile. Insbesondere stellt die Festlegung des Musters für die Herstellung der Verbindungen zwischen den Chips untereinander ein schwieriges Problem dar, weil jede Waffel eines vorgegebenen Satzes zumindest in der Theorie eine einmalige Zusammensetzung von Chips aufweisen könnte und die möglicherweise verschiedenen relativen Anordnungen der Chips von unterschiedlichen Waffeln erfordert eine Zeitraubende Anpassungsarbeit.
Durch Anwendung der vorliegenden Erfindung können viele Vorteile der Waffelmaßstäblichen Integration genutzt und durch viele der Nachteile vermieden werden. Die Vorteile werden dadurch erzielt, daß bei der vorliegenden Erfindung zum Anbringen der Chips am Zwischenverbindungsteil keine hohen Temperaturen erforderlich sind und daher die Chips dicht nebeneinanderliegend angeordnet werden können und die zuvor erwähnten Nachteile können vermieden werden, weil es nicht nötig ist, sich an die Möglichkeit des Vorhandenseins von schadhaften Chips anzupassen.
Weitere Einzelheiten, Vorteile und Merkmale der Erfindung sowie eine Darstellung ihrer Wirkungsweise ergeben sich aus der nachfolgenden beispielhaften.Beschreibung der Zeichnungen:
Es zeigen:
Fig. 1 eine Querschnittsansicht eines Teils eines IC-Chips und eine zugehörige Zwischenverbindungsschaltung ;
10
Fig. 2 eine Draufsicht auf die Zwischenverbindungsschaltung und
Fig. 3 eine vergrößerte Querschnittsansicht einer auf einer Schaltplatine befestigten IC-Packung.
Gemäß Fig. 1 ist ein integrierter Schaltungschip 2 mit Kontaktplättchen , auf einer Zwischenverbindungsfläche
6 des Chips 2 ausgebildet, werden. Obgleich in Fig. 1 nur drei Kontaktplättchen 4 dargestellt sind, können in einer praktischen Verwirklichung der Erfindung bis zu 200 Plättchen über die Zwischenverbindungsfläche 6 des IC-Chips verteilt sein. Die untere Hauptfläche des Chips befindet sich in gutem wärmeleitendem Kontakt mit einer beispielsweise aus Aluminiumausgebildeten Wärmeableitung
Über den Chip 2 erstreckt sich eine dünnf ilm-f lexible Schaltung 8. Die Schaltung 8 weist mehrere Schichten aus flexiblem dielektrischen Material, wie beispielsweise Polyimid und einige Bahnen aus leitendem Material auf, die durch das dielektrische Material voneinander getrennt sind. Die flexible Dünnfilm-Schaltung kann in bekannter Art hergestellt werden. Beispielsweise kann eine erste Schicht 10 aus Polyimid auf einen Stück
Teflon PTFE oder einem anderen Material durch Sprühen aufgebracht werden, an welchem das Polyimid nicht kleben bleibt. Öffnungen 12 mit einem Durchmesser von 25 μπι oder mehr sind in der Schicht 10 an Stellen ausgebildet, an welchen Wege oder Durchgänge 14 (leitende Verbindungen, die durch die dielektrischen Schichten hindurchgehen) erforderlich sind, beispielsweise unter Anwendung von photolithographischen Verfahren. Eine Schicht 16 aus Metall wird auf die Polyimidschicht gemäß einem Muster, das beispielsweise mit Hilfe von photolithographischen und selektiven Ätzverfahren vorgegeben ist, aufgedampft. Das Muster entspricht dabei der gewünschten Anordnung des Leiterverlaufes. Wenn ein Kontakt des Leiterverlaufes mit dem Metall eines bestimmten Durchganges (dem Durchgang 10 im Fall der Leiterbahn 16) erwünscht ist, wird das Muster der Metallschicht so ausgelegt, daß das Metall, das sich dicht im Umkreis der besonderen Öffnung in der ersten Schicht befindet, nicht entfernt wird, wogegen dort wo der Leiterverlauf nicht in Kontakt mit dem Metall eines bestimmten Durchgang stehen sollte, (die Durchgänge 14a und 14b), das Muster der Schicht so ausgelegt ist, daß in einem bestimmten Abstand vom Umkreis der Öffnung alles Metall entfernt wird. Eine zweite Schicht 18 aus Polyimid wird über das verbleibende Metall und das von der ersten Schicht verhandenen Polyimid gesprüht usw. Wenn alle gewünschten Schichten aus Polyimid und Metall so aufgebracht worden sind, werden die Durchgangsöffnungen mit Metall 22, beispielsweise durch Elektroplattierung gefüllt. Auf diese Art wird ein guter elektrischer Kontakt zwischen dem Metall des Weges und dem Metall der Leiterverläufe hergestellt, die sich bis zum Umkreis der Durchgangsöffnungen erstrecken. Das Ende des
Durchganges, der an der unteren Fläche 5 der flexiblen Schaltung freigelegt ist, besteht aus einem Endpunkt für die Leiterbahnen, die mit dem Durchgang verbunden ist.
Das Muster der Endlötpunkte entspricht dem Muster der Kontaktplättchen auf dem IC-Chip 2. Dies bedeutet, daß, wenn die flexible Schaltung mit ihrer unteren Schicht 10 aus Polyimid sich gegenüber der Zwischenverbindungsfläche des Chips befindet, die Endpunkte mit den Kontaktplättchen 4 registerförmig Abstände zueinander einhalten.
Das Polyimidmaterial ist zumindest teilweise transparent. Bei Verwendung von nicht mehr als etwa 4 Schichten Polyimid, wobei jede Schicht eine Dicke von etwa 1 mil hat, wird die flexible Schaltung 8 für sichtbares Licht ausreichend transparent, damit die Kontaktplättchen 4 durch die flexible Schaltung hindurch sichtbar bleiben. Um die flexible Schaltung mit dem Chip 2 zu verbinden, wird der Chip auf dem Objektträger eines Mikroskopes mit der Zwischenverbindungsfläche nach oben und der flexible Schaltung mit ihrer Fläche 5 nach unten über den Chip gelegt. Die relativen Stellungen des Chips und der flexiblen Schaltung werdenso lange ausgerichtet, bis sich das Muster der Endpunkte in Übereinstimmung mit dem Muster der Kontaktplättchen befindet und dann wir eine Klammer auf die flexible Schaltung abgesenkt, um sie an Ort und Stelle zu halten. Es wird dann von oben auf jeden Weg ein erhitztes Schweißwerkzeug aufgebracht, Druck darauf gegeben und es entsteht eine Wärmedruckschweißung zwischen dem metallgefüllten Durchgang und dem Kontaktplättchen. Anstatt mit Wärmedruckschweißung kann die flexible Schaltung mit dem Chip auch durch thermosonische Schweißung verbunden
werden. In diesem Falle werden die Verbindungen aufeinanderfolgend oder durch Löten unter Verwendung von auf den Durchgängen 14 vorgeformten Lötpunkten vorgenommen. Es ist nicht erforderlich, daß jeder der Leiterschichten der flexiblen Schaltung einen Signalweg darstellt. Bei einer bevorzugten Ausführung'sf orm der Erfindung, wie sie in Fig. 1 dargestellt ist, bestehen die Schichten 16 und 24 aus Grundebenen (Masseausschluß) und sind deshalb durch die Durchgänge, wie beispielsweise den Durchgang 14c, zwischenverbunden, der dafür benutzt wird, um für die IC die Verbindung mit der Ebene herzustellen. Eine Schicht 24 bildet Bahnen für Signalläufe, von denen jeder eine gleichförmige Impedanzcharakteristik aufweist, was mittels der Grundebenen (Masse) 16 und 24 erreicht werden kann. Eine Schicht 32 bildet eine mikrostreifenlinigen Bahn für einen Signalverlauf, das heißt, eine Signalbahn mit gleichmäßiger Breite gleich zweimal der Dicke der Polyimidschicht zwischen der Schicht 32 und der Grundebene 24 und mit einer im wesentlichen gleichmäßigen Impedanzcharakteristik, oder sie kann auch von Undefinierter Geometrie und nichtgleichmäßiger Impedanzcharakteristik sein.
Das Muster der verschiedenen Leitungsschichten ist so ausgelegt, daß eine Transparenz der flexiblen Schaltung gewährleistet wird. So sind die Grundebenen nicht über den ganzen Bereich der flexiblen Schaltung fortlaufend verbreitet, sondern befinden sich in Form von schmalen Streifen im Bereich der Durchlasse 14, obwohl sie in Bereichen, die von den Durchlässe entfernt liegen, im wesentlichen fortlaufend sein könnten. Es kann eine vorgegebene Signal- oder Energieversorgungsschicht aufgelegt werden, um zwei oder mehr getrennte Leitungsverläufe zu bilden, die an verschiedenen Durchlassen
angeschlossen sind und ein gegebener Verlauf kann an mehr als einen Durchlaß in dem Fall angeschlossen werden, daß der IC eine äußere Zwischenverbindung zwischen ausgewählten Teilen von ihm erfordert.
5
Anstatt die Verbindungspunkte der flexiblen Schaltung direkt mit den Kontaktplättchen 4 auszufluchten, könnten Ausfluchtmarkierungen, die die gewundenen Lagen der Chipsecken festlegen auf die Fläche 5 der flexiblen Schaltung gedruckt werden und der Chip könnte mit der Schaltung 8 mit Bezug auf diese Markierungen ausgefluchtet werden. Die Schaltung 8 würde auf dem Tisch eines Mikroskopes angeordnet werden und der =Chip 2 würde auf die flexible Schaltung mit der Fläche 6 nach unten gelegt werden. Die Ecken des Chips würden mit den Ausfluchtmarkierungen ausgefluchtet werden. Mit einem erwärmten Klemmring kann der Chip erwärmt werden und die Plättchen 4 durch Aufschweißen mit den Anschlußpunkten 20 verbunden werden. Mit dieser Technik wird die Verwendung einer flexiblen Schaltung mit zusätzlichen Schichten ermöglicht, da die Schaltung in diesem Fall nicht transparent sein muß. Die flexible Schaltung könnte dann oberhalb der Schicht 24 Energieversorgungsleitungen aufweisen, die keine gleichmäßige Impedanz- charakteristik, jedoch über die Grundebene 24 eine wenn auch sehr geringe unkompensierte Impedanz, beispielsweise weniger als 40 pH haben.
Wie in Fig. 2 dargestellt, legt die flexible Schaltung 8 verschiedene Muster von Endpunkten für die Verbindung zu den Kontaktplättchen der jeweilligen integrierten Schaltungschips fest. Die flexible Schaltung ist mit den verschiedenen Chips aufeinanderfolgend verbunden und die metallurgischen Bindungen zwischen den Kontaktplättchen und den Endpunkten gewährleisten ein Manipulieren der
flexiblen Schaltung, um Übereinstimmung zwischen einem Muster von Endpunkten der flexiblen Schaltung und einem Muster vom Kontaktplättchen eines Chips zu erhalten, welches die Verbindungen, die zuvor zwischen der flexiblen Schaltung und anderen Chips hergestellt worden ist, nicht stört.
Die Anordnung aus flexibler Schaltung 8 und den daran angebrachten IC-Chips wird zwischen einem Paar Aluminiumplatten 40 und 42 befestigt, um eine vollständige IC-Packung 43 zu bilden. Wie aus Fig. 3 hervorgeht, befindet sich die Rückseite eines jeden Chips in direktem Kontakt mit der Platte 42, welche eine Wärmeabteilung darstellt, wogegen Elastomer-Druckplättchen 44 zwischen der flexiblen Schaltung 8 und der Platte 40 angeordnet sind. Zwei Rahmen 46 und 48 aus Epoxy-Adhasiv der Stufe B ("B-Stage Epoxy Adhesive") werden zum Befestigen der Platten 40 und 42 an der flexiblen Schaltung 8 und zum Schutz für die Chips und die flexible Schaltung angebracht.
An seinem Umfang weist die flexible Schaltung Kontaktplättchen 50 (Fig. 2) auf, welche an der Fläche 5 der flexiblen Schaltung frei liegen. Die Kontaktplättchen 50 sind so angeordnet, daß sie mit (nicht dargestellten) Kontaktplättchen übereinstimmen, die über den Umfang einer Öffnung 52 in einer geätzten Schaltplatine 54 übereinstimmen. Ein Flanschteil 56 der Platte 40 erstreckt sich über den Umfang der Platte 42 hinaus und wird zur Befestigung einer Packung 43 an die Platine 54 benutzt. Die Platte 42 der Packung 43 wird an die Öffnung von einer Seite 60 der Platine 54 herangebracht und wird in die Öffnung eingesetzt, wobei die Platte 40 an der Seite 60 verbleibt und ihr Flanschteil 56 die
Platine überlappt. Ein Rahmen 58 ist um die Öffnung herum an der gegenüberliegenden Seite 62 der Platine angeordnet. Die Platine, die flexible Schaltung, die Platte 4O und der Rahmen 58 sind alle mit Löchern vorgefertigt (mit "64" in Fig. 2 für die flexible Schaltung 8 bezeichnet), die zur Aufnahme von (nicht dargestellten) Stiften dienen. Diese Stifte werden durch die Löcher gesteckt und sichern so die Packung 43 an der Platine 54. Ein Druckplättchen 64 zwischen einem Teil 56 der Platte 40 und der flexiblen Schaltung sorgt für die Kontaktkraft, um zwischen den Kontaktplättchen der flexiblen Schaltung und den Kontaktplättchen der Platine 54 einen Druckkontakt aufrecht zu erhalten. Die Kontaktplättchen 44 sorgen für die Kontaktkraft, um einen guten Wärmeleitkontakt zwischen den Chips 2 und der Platte 42 aufrecht zu erhalten. Bei der bevorzugten Ausführungsform5 der Erfindung ist es nicht nötig, die Materialmasse der Chips 2 gegen die Platte 42 elektrisch zu isolieren und es ist daher auch nicht notwendig irgendein dielektrisches Material zwischen den Chips und der Platte 42 vorzusehen. Wenn jedoch die Materialmasse der Chips 2 isoliert werden müßte, könnte eine dünne Schicht von dielektrischem Material zwischen den Chips und der Platte 42 vorgesehen werden und der Wärmewiderständ wäre für die meisten Zwecke noch ausreichend gering.
Es ist selbstverständlich, daß die Erfindung nicht auf die besonderen Verfahren und Packungen, die hier mit Bezug auf die Zeichnungen beschrieben worden sind, begrenzt sein soll, da Abänderungen vorgenommen werden können, ohne sich vom Rahmen der Erfindung zu entfernen, wie er durch die Ansprüche vorgegeben ist. Beispielsweise wäre es möglich, obwohl hier die flexible Schaltung durch Aufsprühen von Schichten aus Polyimid
aufgebaut ist, Schichten aus flexiblen dielektrischem Material zusammen zu laminieren, um dadurch eine flexible Schaltung zu bilden. Da dies die Verwendung dickerer Schichten von dielektrischem Material erforderlieh machen könnte, als sie durch Sprühen erhalten werden, könnte es nötig werden, ein transparentes Material als Polyimid als dielektrisches Material zu verwenden, damit die flexible Schaltung noch ausreichend durchsichtig bleibt, um eine Ausrichtung beim Durchblicken durch die flexible Schaltung zu ermöglichen. Obwohl die Erfindung bei integrierten Schaltungschips, deren Kontaktplättchen an der Zwischenverbindungsfläche innen liegen, besondere Verwendung findet, ist sie auch bei Chips verwendbar, für Chips, deren Kontaktplättchen nicht im Umkreis der Zwischenverbindungsfläche liegen. Die Platte 40 wird als aus Aluminium bestehend beschrieben und als keinem Zwischenverbindungszweck dienend. Jedoch kann die Platte 40 auch eine keramische Unterlage sein, welche Leitungsverläufe einschließt und an welcher elektrische Komponenten, beispielsweise durch eine Oberflächenbefestigung, angebracht sind.

Claims (9)

  1. Patentansprüche
    15
    25 30
    Verfahren zum Packen von zumindest zwei integrierten Schaltungschips, von denen jeder eine Zwischenverbindungsfläche und eine Rückseite und ebenfalls eine Anzahl von Kontaktplättchen aufweist, die in einem ersten Muster auf seiner Zwischenverbindungsfläche angeordnet sind,
    dadurch gekennzeichnet,
    daß ein elastisches flächiges Zwischenverbindungsteil (8) mit zumindest zwei Hauptflächenbereichen vorgesehen wird, welches dielektrisches Material (10, 18) und Leiterbahnen (16, 24, 28) aufweist, die sich durch das dielektrische Material in wechselseitig elektrisch-isolierender Beziehung abstützen und deren Endpunkte in zumindest zwei zweiten Mustern in den jeweiligen Hauptflächenbereichen und entsprechenden jeweiligen ersten Mustern angeordnet sind, die Zwischenverbindungsflächen eines jeden Chip (2) wechselseitig in gegenüberliegender Beziehung zum Hauptflächenbereich placiert wird, in welchem das Muster vom Endpunkt, das dem Muster von Kontaktplättchen des Chips (2) entspricht, angeordnet ist, das Muster der Kontaktplättchen des Chips (2) und das entsprechende Muster der Endpunkte des Zwischenverbindungsteils in gegenseitig
    übereinstimmende Beziehung gebracht wird, wodurch ein elektrisch leitender Kontakt zwischen den Plättchen und den Endpunkten hergestellt wird und daß eine metallurgische Bindung zwischen jedem Kontaktplättchen und dem entsprechenden Endpunkt des Zwischenverbindungsteils ■ hergestellt wird.
  2. 2. Verfahren gemäß Anspruch 1,
    dadurch gekennzeichnet,
    daß die Anordnung aus Zwischenverbindungsteil (8) und der integrierten Schaltungschips (2) dazwischen und in Druckkontakt mit ersten und zweiten im wesentlichen festen Umschließungsglieder placiert, wobei die sich ersten Umschließungsglieder in Wärmeleitkontakt mit der Rückseite von zumindest einem der Chips befinden und aus einem Material mit guter Wärmeleitfähigkeit hergestellt sind.
  3. 3. Verfahren gemäß Anspruch 1,
    dadurch gekennzeichnet,
    daß die Bindung durch Löten hergestellt wird.
  4. 4. Verfahren gemäß Anspruch 1,
    dadurch gekennzeichnet,
    daß die Bindung durch Schweißen hergestellt wird.
  5. 5. Integrierte Schaltungspackung
    gekennzeichnet durch,
    zumindest zwei integrierten Schaltungschips (2), von denen jeder eine Anzahl von Kontaktplättchen .(4) aufweist, die in einem ersten Muster auf einer Zwischenverbindungsfläche des Chips (2) angeordnet sind und mit einem elastischen flächigen Zwischenverbindungsteil, der zumindest zwei Hauptflächen-
    bereiche aufweist und dielektrisches Material (10) und Leiterbahnen (16) enthält, die von dem dielektrischen Material(lO) in wechselseitig elektrischisolierender Beziehung abgestützt sind und deren Endpunkte in zumindest zwei zweiten Mustern in den jeweiliegen Hauptflächenbereichen und entsprechend den jeweiliegen ersten Mustern angeordnet sind, wobei sich die Zwischenverbindungsfläche eines jeden Chips (2) wechselseitig in gegenüberliegender Beziehung zum Hauptflächenbereich befindet, in welchem das Muster von Endpunkten das dem Muster von Kontaktplättchen (4) des Chips (2) entspricht, angeordnet ist und wobei das Muster der Kontaktplättchen (4) des Chips (2) sich in wechselseitig übereinstimmender Beziehung mit dem entsprechenden Muster der Endpunkte des Zwischenverbindungsteils befindet und jedes Kontaktplättchen (4) mit dem entsprechenden Endpunkt des Zwischenverbindungsteils metallurgisch verbunden ist.
  6. 6. Packung gemäß Anspruch 5,
    dadurch gekennzeichnet,
    daß das Zwischenverbindungsteil einen vielschichtigen Aufbau mit einer Vielzahl von schichtförmigen Verlaufen von leitendem Material aufweist, die durch Schichten von dielektrischem Material getrennt sind.
  7. 7. Packung gemäß Anspruch 5,
    dadurch gekennzeichnet,
    daß zwischen erste und zweite im wesentlichen feste Umfassungsglieder, die Anordnung aus Zwischenverbindungsteil und den integrierten Schaltungschips placiert ist, wobei sich das erste Umfassungsglied in
    Wärmeleitkontakt mit der Rückseite von zumindest einem der Chips (2) befindet ' und aus einem Material mit guter Wärmeleitfähigkeit hergestellt ist.
  8. 8. Packung gemäß Anspruch 7,
    dadurch gekennzeichnet,
    daß alle Hauptflächenbereiche des Zwischenverbindungsteils sich an der selben Seite des Zwischenverbindungsteils befinden und die Packung federnde Vorrichtungen aufweist, die zwischen das Zwischenverbindungsteil und das zweite Umfassungsglied zwischengeschaltet sind, um den Druckkontakt zwischen den Rückseiten der Chips und dem ersten Umfassungsglied aufrecht zu erhalten.
  9. 9. Packung gemäß einem oder mehreren der voraufgehenden Ansprüchen
    dadurch gekennzeichnet,
    daß das dielektrische Material im wesentlichen durchsichtig ist.
DE19863616493 1985-05-20 1986-05-16 Verfahren zum packen von chips fuer integrierte schaltungen und integrierte schaltungspackungen Ceased DE3616493A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/736,205 US4628406A (en) 1985-05-20 1985-05-20 Method of packaging integrated circuit chips, and integrated circuit package

Publications (1)

Publication Number Publication Date
DE3616493A1 true DE3616493A1 (de) 1986-11-20

Family

ID=24958941

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863616493 Ceased DE3616493A1 (de) 1985-05-20 1986-05-16 Verfahren zum packen von chips fuer integrierte schaltungen und integrierte schaltungspackungen

Country Status (3)

Country Link
US (1) US4628406A (de)
JP (1) JPH0691180B2 (de)
DE (1) DE3616493A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3840834A1 (de) * 1987-12-04 1989-06-15 Gen Electric Ic-gehaeuse sowie verfahren zum verpacken einer integrierten schaltung
EP0344720A2 (de) * 1988-05-31 1989-12-06 Canon Kabushiki Kaisha Verfahren zur Herstellung elektrischer Verbindungsteile
EP0446112A1 (de) * 1990-03-06 1991-09-11 France Telecom Elastomer-Verbindung für integrierte Schaltungen oder ähnliche Anordnungen und Herstellungsverfahren dafür
EP0509825A2 (de) * 1991-04-16 1992-10-21 Nec Corporation Packungsstruktur für Halbleiteranordnung
WO1998028793A1 (en) * 1996-12-23 1998-07-02 General Electric Company Interface structures for electronic devices
DE102012103217B3 (de) * 2012-04-13 2013-08-22 Elka-Elektronik Gmbh Steuerungsgerät für ein Gebäudeinstallationssystem

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5216807A (en) * 1988-05-31 1993-06-08 Canon Kabushiki Kaisha Method of producing electrical connection members
US4914829A (en) * 1988-12-16 1990-04-10 Ag Communication Systems Corporation Image alignment indicators
US4928061A (en) * 1989-03-29 1990-05-22 International Business Machines Corporation Multi-layer printed circuit board
US5357403A (en) * 1990-06-29 1994-10-18 General Electric Company Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5196652A (en) * 1990-12-26 1993-03-23 Xerox Corporation Wireless electrical connections of abutting tiled arrays
US5472900A (en) * 1991-12-31 1995-12-05 Intel Corporation Capacitor fabricated on a substrate containing electronic circuitry
US5414221A (en) * 1991-12-31 1995-05-09 Intel Corporation Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US5285017A (en) * 1991-12-31 1994-02-08 Intel Corporation Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US5973910A (en) * 1991-12-31 1999-10-26 Intel Corporation Decoupling capacitor in an integrated circuit
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
EP0719453A4 (de) * 1993-09-13 1998-08-19 Olin Corp Flip-chip in metallischen elektronischen packungen
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5614377A (en) 1994-02-28 1997-03-25 Myco Pharmaceuticals, Incorporated Methods for identifying inhibitors of fungal pathogenicity
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5937515A (en) * 1995-04-25 1999-08-17 Johnson; Morgan T. Reconfigurable circuit fabrication method
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US5937276A (en) * 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US5900674A (en) 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5891753A (en) 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
RU2133522C1 (ru) 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Способ изготовления и контроля электронных компонентов
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
TW434821B (en) * 2000-02-03 2001-05-16 United Microelectronics Corp Allocation structure of via plug to connect different metal layers
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
DE10297316T5 (de) 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US11497468B2 (en) * 2018-12-21 2022-11-15 Fujifilm Sonosite, Inc. Ultrasound probe

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2703956A1 (de) * 1976-02-03 1977-08-04 Ibm Verfahren zur herstellung einer mehrschichtkeramik

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911708B2 (ja) * 1980-08-30 1984-03-17 ワイケイケイ株式会社 ビ−ム連結液処理装置
JPS57166051A (en) * 1981-04-06 1982-10-13 Mitsubishi Electric Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2703956A1 (de) * 1976-02-03 1977-08-04 Ibm Verfahren zur herstellung einer mehrschichtkeramik

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Electronics H. 4(1978) S. 48 u. 50 *
IBM Techn. Discl.Bull. Bd. 27, Nr. 8, Jan 1985, S. 4829-4830 *
IBM Techn.Discl.Bull. Bd. 17, Nr. 7, Dez. 1974, S. 1893 *
Plasics for Electronics Hg Goosey S. 300, 312 u. 316 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3840834A1 (de) * 1987-12-04 1989-06-15 Gen Electric Ic-gehaeuse sowie verfahren zum verpacken einer integrierten schaltung
EP0344720A2 (de) * 1988-05-31 1989-12-06 Canon Kabushiki Kaisha Verfahren zur Herstellung elektrischer Verbindungsteile
EP0344720A3 (de) * 1988-05-31 1991-10-16 Canon Kabushiki Kaisha Verfahren zur Herstellung elektrischer Verbindungsteile
EP0446112A1 (de) * 1990-03-06 1991-09-11 France Telecom Elastomer-Verbindung für integrierte Schaltungen oder ähnliche Anordnungen und Herstellungsverfahren dafür
FR2659495A1 (fr) * 1990-03-06 1991-09-13 Schiltz Andre Connecteur elastomerique pour circuits integres ou analogues, et son procede de fabrication.
US5152868A (en) * 1990-03-06 1992-10-06 France Telecom Elastomer connector for integrated circuits or similar, and method of manufacturing same
EP0509825A2 (de) * 1991-04-16 1992-10-21 Nec Corporation Packungsstruktur für Halbleiteranordnung
EP0509825A3 (en) * 1991-04-16 1993-11-24 Nec Corp Package structure for semiconductor device
WO1998028793A1 (en) * 1996-12-23 1998-07-02 General Electric Company Interface structures for electronic devices
DE102012103217B3 (de) * 2012-04-13 2013-08-22 Elka-Elektronik Gmbh Steuerungsgerät für ein Gebäudeinstallationssystem

Also Published As

Publication number Publication date
JPH0691180B2 (ja) 1994-11-14
JPS6224658A (ja) 1987-02-02
US4628406A (en) 1986-12-09

Similar Documents

Publication Publication Date Title
DE3616493A1 (de) Verfahren zum packen von chips fuer integrierte schaltungen und integrierte schaltungspackungen
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE3735455C2 (de)
DE3716196C2 (de)
DE102008052029A1 (de) Halbleitermodul mit Schaltbauteilen und Treiberelektronik
DE2748350A1 (de) Waermeableitvorrichtung fuer monolithisch integrierte halbleiterschaltungen
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102006051454A1 (de) Halbleitervorrichtung
DE4325668A1 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE2749848A1 (de) Kuehlkoerper fuer integrierte schaltungen
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE2536316A1 (de) Elektrische schaltungsanordnung in kompaktbauweise
DE102005027356A1 (de) Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
DE3149641A1 (de) &#34;eleketrische schaltungsplatte und verfahren zu ihrer herstellung&#34;
DE102016218867A1 (de) Elektronische Schaltungsvorrichtung
DE69736157T2 (de) Filmträger und in einer Halbleiteranordnung verwendete Filmträger
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
EP0841668B1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE3932213A1 (de) Verbundanordnung mit leiterplatte
DE102008031511A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE60315469T2 (de) Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung
DE1943933A1 (de) Gedruckte Schaltung
DE10334426A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection