JPH0691180B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0691180B2 JPH0691180B2 JP61116035A JP11603586A JPH0691180B2 JP H0691180 B2 JPH0691180 B2 JP H0691180B2 JP 61116035 A JP61116035 A JP 61116035A JP 11603586 A JP11603586 A JP 11603586A JP H0691180 B2 JPH0691180 B2 JP H0691180B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- flexible circuit
- layer
- contact
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置、特に複数のICチップを含む集積
回路装置に関する。
回路装置に関する。
当業者には周知のとおり、ICチップを使用するにはチッ
プ内に形成したIC回路と外部回路との相互接続をする必
要がある。斯る接続はチップの1主面(以下相互接続面
という)の接触パッドを介して行なわれる。接触パッド
は例えばボンディングワイヤを用いて基板(サブストレ
ート)の導電体片に接続される。ICチップと基板のパッ
ケージはプリント回路基板(ECB)に取付けて、基板の
導電体片の他端はECBの回路導体(ラン)に接続され
る。このようにしてICはECB上に取付けられた他の回路
素子と相互接続される。
プ内に形成したIC回路と外部回路との相互接続をする必
要がある。斯る接続はチップの1主面(以下相互接続面
という)の接触パッドを介して行なわれる。接触パッド
は例えばボンディングワイヤを用いて基板(サブストレ
ート)の導電体片に接続される。ICチップと基板のパッ
ケージはプリント回路基板(ECB)に取付けて、基板の
導電体片の他端はECBの回路導体(ラン)に接続され
る。このようにしてICはECB上に取付けられた他の回路
素子と相互接続される。
複数のチップを単一基板上に取付けたい場合がある。し
かし、複数チップを共通基板に取付ける際には、1個の
チップが不良であることが判明した場合に、作業をやり
直す必要が生じる。よって、数個のチップより構成され
る単一デバイスでは、欠陥チップを取除き、そのチップ
のみ良品と交換することにより残りのチップを生かし、
全体を廃棄しないですむようにするのが好ましい。しか
し、不良チップを取り除き良品を取付けるのは、各ボン
ディングを外してやり直す必要があるので、ワイヤボン
ディングを採用のデバイスの場合には時間を要する。
かし、複数チップを共通基板に取付ける際には、1個の
チップが不良であることが判明した場合に、作業をやり
直す必要が生じる。よって、数個のチップより構成され
る単一デバイスでは、欠陥チップを取除き、そのチップ
のみ良品と交換することにより残りのチップを生かし、
全体を廃棄しないですむようにするのが好ましい。しか
し、不良チップを取り除き良品を取付けるのは、各ボン
ディングを外してやり直す必要があるので、ワイヤボン
ディングを採用のデバイスの場合には時間を要する。
「フリップチップ」技法を使用すれば、ワイヤボンディ
ングの欠点は避けられる。この方法により、例えばセラ
ミック等の基板は、そのチップのフートプリント(領
地)の周縁部に、チップの接触パッドのパターンに対応
する接続点のパターン状で終端する導電ストリップを含
んでいる。次に、チップをその相互接続面を下にして基
板上にのせて、その接触パッドが接続点と物理的に直接
接触するようにする。ボンディングパッド又は接触点に
は所定形状の半田(プレフォーム)が被着されており、
チップを介して加熱加圧することによりチップの接触パ
ッドと基板の接続点間に直接治金ボンディングが行なわ
れる。しかし、この「フリップチップ」技法はチップと
基板間の熱膨脹率の不一致があると、高信頼性で使用で
きるICパッケージの温度範囲が狭い範囲に制限されると
いう欠点がある。
ングの欠点は避けられる。この方法により、例えばセラ
ミック等の基板は、そのチップのフートプリント(領
地)の周縁部に、チップの接触パッドのパターンに対応
する接続点のパターン状で終端する導電ストリップを含
んでいる。次に、チップをその相互接続面を下にして基
板上にのせて、その接触パッドが接続点と物理的に直接
接触するようにする。ボンディングパッド又は接触点に
は所定形状の半田(プレフォーム)が被着されており、
チップを介して加熱加圧することによりチップの接触パ
ッドと基板の接続点間に直接治金ボンディングが行なわ
れる。しかし、この「フリップチップ」技法はチップと
基板間の熱膨脹率の不一致があると、高信頼性で使用で
きるICパッケージの温度範囲が狭い範囲に制限されると
いう欠点がある。
第3のパッケージング方法にはエポキシ接着剤を用いて
チップをセラミックの如き剛性の又は可撓性の基板に固
着するものである。しかし、不良チップを取除く際には
基板を破損するという欠点がある。
チップをセラミックの如き剛性の又は可撓性の基板に固
着するものである。しかし、不良チップを取除く際には
基板を破損するという欠点がある。
本発明の好適一実施例によると、各々相互接続面に第1
パターン状に配列した複数の接触パッドを有する少なく
とも2個の接触パッドがパッケージされる。その為には
各チップに関連する少なくとも2個の主面を有する弾性
(柔軟性)のあるシート状相互接続部材を使用する。こ
の接続部材は誘電体材料とこれに支持され且つ電気的に
絶縁され、一端に各々第1パターンと対応してその主面
に少なくとも2個の第2パターン状に配置された導体ラ
ンとより構成される。各チップの相互接続面は関連する
相互接続部材の主面領域に対向配置し、チップの接触パ
ッドと関連主面領域のターミネーションポイントは相互
位置合せ関係になされ、これにより接触パッドとターミ
ネーションポイント間に導電接触を行ない、各接触パッ
ドと対応するターミネーションポイント間に治金ボンデ
ィングを行なう。相互接続部材とICチップのアセンブリ
は第1及び第2の実質的に剛性の包囲部材間に圧着関係
で配置され、第1包囲部材はチップの少なくとも1つの
裏面と熱伝導関係であり良熱伝導材料製である。
パターン状に配列した複数の接触パッドを有する少なく
とも2個の接触パッドがパッケージされる。その為には
各チップに関連する少なくとも2個の主面を有する弾性
(柔軟性)のあるシート状相互接続部材を使用する。こ
の接続部材は誘電体材料とこれに支持され且つ電気的に
絶縁され、一端に各々第1パターンと対応してその主面
に少なくとも2個の第2パターン状に配置された導体ラ
ンとより構成される。各チップの相互接続面は関連する
相互接続部材の主面領域に対向配置し、チップの接触パ
ッドと関連主面領域のターミネーションポイントは相互
位置合せ関係になされ、これにより接触パッドとターミ
ネーションポイント間に導電接触を行ない、各接触パッ
ドと対応するターミネーションポイント間に治金ボンデ
ィングを行なう。相互接続部材とICチップのアセンブリ
は第1及び第2の実質的に剛性の包囲部材間に圧着関係
で配置され、第1包囲部材はチップの少なくとも1つの
裏面と熱伝導関係であり良熱伝導材料製である。
チップと両剛性包囲部材(放熱部材)間に物理的なボン
ドの使用を避け、且つ弾性相互接続部材を使用すること
により、熱膨脹率の差の問題を回避している。更に、チ
ップと相互接続部材間のボンディングは接触パッドとタ
ーミネーションポイント間のボンディングにより局部的
に行なっているので、チップは相互接続部材から容易に
取外しでき、よって作業のやり直しが可能である。
ドの使用を避け、且つ弾性相互接続部材を使用すること
により、熱膨脹率の差の問題を回避している。更に、チ
ップと相互接続部材間のボンディングは接触パッドとタ
ーミネーションポイント間のボンディングにより局部的
に行なっているので、チップは相互接続部材から容易に
取外しでき、よって作業のやり直しが可能である。
ICチップは従来ウエハレベルで行なわれ、各ウエハは10
0以上のチップを含み、ウエハを切断して別個のチップ
となしてパッケージされている。例えば多量の計算機構
を要する場合等の用途によっては、ウエハを別個のチッ
プに切断せず、ウエハの製作後にチップ間の相互接続を
行ない、ウエハ全体をパッケージして1個のユニットと
して使用することが提案されている。これらチップは製
作中、機能上は別個のままであり、最終的にいずれのチ
ップが不良であるか予想できない。その場合に1つのチ
ップが不良であるとの理由でウエハ全体を廃棄するのは
好ましくないので、ウエハには冗長チップを含んでい
る。「ウエハスケール集積」と呼ばれるこの方法はある
場合には有効であるが、欠点もある。特に、特定のバッ
チの各ウエハは少なくとも理論上はユニークな1組のチ
ップを使用し、チップ間の相互接続用配線が複雑にな
り、チップの相対位置がウエハ間で違うとタイミングの
問題を生じ得る。
0以上のチップを含み、ウエハを切断して別個のチップ
となしてパッケージされている。例えば多量の計算機構
を要する場合等の用途によっては、ウエハを別個のチッ
プに切断せず、ウエハの製作後にチップ間の相互接続を
行ない、ウエハ全体をパッケージして1個のユニットと
して使用することが提案されている。これらチップは製
作中、機能上は別個のままであり、最終的にいずれのチ
ップが不良であるか予想できない。その場合に1つのチ
ップが不良であるとの理由でウエハ全体を廃棄するのは
好ましくないので、ウエハには冗長チップを含んでい
る。「ウエハスケール集積」と呼ばれるこの方法はある
場合には有効であるが、欠点もある。特に、特定のバッ
チの各ウエハは少なくとも理論上はユニークな1組のチ
ップを使用し、チップ間の相互接続用配線が複雑にな
り、チップの相対位置がウエハ間で違うとタイミングの
問題を生じ得る。
本発明によると、ウエハスケール集積の利点の多くは保
有したままでその欠点を回避することができる。利点が
保有できる理由は、本発明では相互接続部材にチップを
付けるのに高温を使用する必要がないので、チップは互
いに近づけて配置できるからである。また、上述した欠
点が回避できる理由は、欠陥チップを受け入れる可能性
と排除できるからである。
有したままでその欠点を回避することができる。利点が
保有できる理由は、本発明では相互接続部材にチップを
付けるのに高温を使用する必要がないので、チップは互
いに近づけて配置できるからである。また、上述した欠
点が回避できる理由は、欠陥チップを受け入れる可能性
と排除できるからである。
第1図はICチップ(2)を示し、このICチップには接触
パッド(4)がチップの相互接続面(6)に形成されて
いる。第1図では3個の接触パッドのみが示されている
が、本発明の実用例ではICチップ(2)の相互接続面に
は200個もの接触パッドが存在し得る。このチップ
(2)の下側主面には、例えばアルミニウム製のヒート
シンク(7)と良熱伝導接触している。
パッド(4)がチップの相互接続面(6)に形成されて
いる。第1図では3個の接触パッドのみが示されている
が、本発明の実用例ではICチップ(2)の相互接続面に
は200個もの接触パッドが存在し得る。このチップ
(2)の下側主面には、例えばアルミニウム製のヒート
シンク(7)と良熱伝導接触している。
チップ(2)の上方には薄膜可撓回路(8)が伸びてい
る。この回路(8)はポリイミド等の可撓性誘電体層と
夫々誘電体材料で絶縁された数個の導体ランより構成さ
れる。この可撓回路は既知の方法で製造される。例え
ば、ポリイミドの第1層(10)はテフロンPTFEその他ポ
リイミドが被着しない材料のシートにスプレーにより形
成してもよい。25μm以上の直径の開口(12)が層(1
0)のバイア(誘電体層を貫通する導電リンク)位置に
例えばフォトリソグラフィ技法により形成される。金属
層(16)がこのポリイミド層(10)上に蒸着され、例え
ばフォトリソグラフィ及び選択エッチング技法により導
電ランを所望レイアウトのパターン状に形成する。導体
ランを特定バイア(図示の例ではバイア(14c))の金
属と接触させたい場合には、金属層を、第1層(10)の
特定の開口の周囲近傍から除去しないようにパターン化
する。また導体ランを特定バイア(図示の例ではバイア
(14a)及び(14b))の金属に接触させたくなければ、
この層は開口のまわりの所定距離内の金属をすべて除去
するようにパターン化する。ポリイミドの第2層(18)
を残りの金属及び露出した第1層(10)上にスプレー形
成する。以下同様に行ない、希望するポリイミド層と金
属層とが形成され、バイアの開口は例えば電気めっき法
により金属(22)で充填される。よって、バイアの金属
とバイア開口の周囲に伸びる導体の金属との間の良好な
電気接触が行なわれる。可撓回路の下面(5)で露出す
るバイアの端部はバイアに接続される導体ラン用ターミ
ネーションポイントを構成する。
る。この回路(8)はポリイミド等の可撓性誘電体層と
夫々誘電体材料で絶縁された数個の導体ランより構成さ
れる。この可撓回路は既知の方法で製造される。例え
ば、ポリイミドの第1層(10)はテフロンPTFEその他ポ
リイミドが被着しない材料のシートにスプレーにより形
成してもよい。25μm以上の直径の開口(12)が層(1
0)のバイア(誘電体層を貫通する導電リンク)位置に
例えばフォトリソグラフィ技法により形成される。金属
層(16)がこのポリイミド層(10)上に蒸着され、例え
ばフォトリソグラフィ及び選択エッチング技法により導
電ランを所望レイアウトのパターン状に形成する。導体
ランを特定バイア(図示の例ではバイア(14c))の金
属と接触させたい場合には、金属層を、第1層(10)の
特定の開口の周囲近傍から除去しないようにパターン化
する。また導体ランを特定バイア(図示の例ではバイア
(14a)及び(14b))の金属に接触させたくなければ、
この層は開口のまわりの所定距離内の金属をすべて除去
するようにパターン化する。ポリイミドの第2層(18)
を残りの金属及び露出した第1層(10)上にスプレー形
成する。以下同様に行ない、希望するポリイミド層と金
属層とが形成され、バイアの開口は例えば電気めっき法
により金属(22)で充填される。よって、バイアの金属
とバイア開口の周囲に伸びる導体の金属との間の良好な
電気接触が行なわれる。可撓回路の下面(5)で露出す
るバイアの端部はバイアに接続される導体ラン用ターミ
ネーションポイントを構成する。
ターミネーション半田ポイントのパターンはICチップ
(2)の接触パッドのパターンに対応する。これは、可
撓回路をポリイミドの第1層(10)がチップの相互接続
面と対向配置されると、ターミネーションポイントは接
触パッド(4)と位置合せされることを意味する。従っ
て、ポリイミドの第1層(10)を見れば、ターミネーシ
ョンポイントのパターンは接触パッド(4)の鏡像とな
ることがわかる。
(2)の接触パッドのパターンに対応する。これは、可
撓回路をポリイミドの第1層(10)がチップの相互接続
面と対向配置されると、ターミネーションポイントは接
触パッド(4)と位置合せされることを意味する。従っ
て、ポリイミドの第1層(10)を見れば、ターミネーシ
ョンポイントのパターンは接触パッド(4)の鏡像とな
ることがわかる。
ポリイミドは半透明である。ポリイミド層が4層以下
で、各層が約1ミル(0.025ミリ)の厚さであれば、可
撓回路(8)は可視光線に対して十分に透明であり、可
撓回路を介して接触パッド(4)が見える。可撓回路を
チップ(2)に接続するには、チップの相互接続面を上
にしてチップ(2)を顕微鏡の台上に乗せ、その上に可
撓回路をその面(5)を下にして重ねる。チップ(2)
と可撓回路(8)の相対位置を調整してターミネーショ
ンポイントのパターンを接触パッドのパターン位置と合
わせる。次に、クランプを可撓回路上に下げてそれを所
定位置に保持する。その後、加熱溶接工具を各バイア上
に移動して、この加熱工具を押圧してバイアと接触パッ
ド間の熱圧縮溶接を行なう。熱圧縮溶接の代りに、この
可撓回路は超音波加熱溶接してもよい。この場合、接続
は順次行なうか或いはバイア(14)に付着形成した半田
プレフォームを使用して半田付けしてもよい。可撓回路
の各導電層が信号路を形成する必要はない。第1図に示
す本発明の好適実施例では、層(16)と(24)は接地プ
レーンであり、例えばバイア(14c)により相互接続し
てICへの接地接続を行なうのに使用する。層(28)は接
地プレーン(16)と(24)の存在により一定特性インピ
ーダンスの信号伝送路(ラン)が複数形成される。ま
た、層(28)は電源ラインも含んでもよい。この層(3
2)はマイクロストリップラインの信号ラン、即ち層(3
2)と接地プレーン(24)間のポリイミド層の厚さの2
倍の一様な幅を有し、ほヾ一様な特性インピーダンスを
有する。或いは電源ライン等には任意形状で一様でない
特性インピーダンスであってもよい。
で、各層が約1ミル(0.025ミリ)の厚さであれば、可
撓回路(8)は可視光線に対して十分に透明であり、可
撓回路を介して接触パッド(4)が見える。可撓回路を
チップ(2)に接続するには、チップの相互接続面を上
にしてチップ(2)を顕微鏡の台上に乗せ、その上に可
撓回路をその面(5)を下にして重ねる。チップ(2)
と可撓回路(8)の相対位置を調整してターミネーショ
ンポイントのパターンを接触パッドのパターン位置と合
わせる。次に、クランプを可撓回路上に下げてそれを所
定位置に保持する。その後、加熱溶接工具を各バイア上
に移動して、この加熱工具を押圧してバイアと接触パッ
ド間の熱圧縮溶接を行なう。熱圧縮溶接の代りに、この
可撓回路は超音波加熱溶接してもよい。この場合、接続
は順次行なうか或いはバイア(14)に付着形成した半田
プレフォームを使用して半田付けしてもよい。可撓回路
の各導電層が信号路を形成する必要はない。第1図に示
す本発明の好適実施例では、層(16)と(24)は接地プ
レーンであり、例えばバイア(14c)により相互接続し
てICへの接地接続を行なうのに使用する。層(28)は接
地プレーン(16)と(24)の存在により一定特性インピ
ーダンスの信号伝送路(ラン)が複数形成される。ま
た、層(28)は電源ラインも含んでもよい。この層(3
2)はマイクロストリップラインの信号ラン、即ち層(3
2)と接地プレーン(24)間のポリイミド層の厚さの2
倍の一様な幅を有し、ほヾ一様な特性インピーダンスを
有する。或いは電源ライン等には任意形状で一様でない
特性インピーダンスであってもよい。
別の導体層をパターン化して可撓回路が透明になるよう
にする。よって、接地プレーン(16),(24)は可撓回
路全体にわたり連続ではなくバイア(14)の領域で細い
ストリップ状である。しかし、バイアから離れた場所で
は実質的に連続である。信号又は電源層の中には異なる
バイアに接続された2以上の別個の導体ランを形成する
ようパターン化してもよい。また、導体ランの中には選
択されたパーツ間の外部相互接続を必要とするICの場合
には2以上のバイアに接続してもよい。
にする。よって、接地プレーン(16),(24)は可撓回
路全体にわたり連続ではなくバイア(14)の領域で細い
ストリップ状である。しかし、バイアから離れた場所で
は実質的に連続である。信号又は電源層の中には異なる
バイアに接続された2以上の別個の導体ランを形成する
ようパターン化してもよい。また、導体ランの中には選
択されたパーツ間の外部相互接続を必要とするICの場合
には2以上のバイアに接続してもよい。
可撓回路の接続点をパッド(4)に直接位置合せする代
りに、チップの四隅の位置を合わせる位置合せマークを
可撓回路の面(5)にプリントしてチップをこれらマー
クを基準にして可撓回路(8)と位置合せするようにし
てもよい。可撓回路(8)をその面(5)を上向きにし
て顕微鏡の台に乗せ、チップ(2)の面(6)を下向き
にして可撓回路(8)の上に重ねてもよい。チップ
(2)の四隅を位置合せマークに合わせる。加熱コレッ
トを用い、チップを加熱し、パッド(4)を半田付けに
より接続点(20)に固定する。この方法によると、可撓
回路(8)は最早透明である必要がないので、更に多層
構造とすることが可能である。この場合、可撓回路
(8)は層(24)の上に均一特性インピーダンスではな
いが、接地プレーン(24)の為に例えば40pF以下の極め
て低い未補償インピーダンスを有する複数の電源ライン
を含んでもよい。
りに、チップの四隅の位置を合わせる位置合せマークを
可撓回路の面(5)にプリントしてチップをこれらマー
クを基準にして可撓回路(8)と位置合せするようにし
てもよい。可撓回路(8)をその面(5)を上向きにし
て顕微鏡の台に乗せ、チップ(2)の面(6)を下向き
にして可撓回路(8)の上に重ねてもよい。チップ
(2)の四隅を位置合せマークに合わせる。加熱コレッ
トを用い、チップを加熱し、パッド(4)を半田付けに
より接続点(20)に固定する。この方法によると、可撓
回路(8)は最早透明である必要がないので、更に多層
構造とすることが可能である。この場合、可撓回路
(8)は層(24)の上に均一特性インピーダンスではな
いが、接地プレーン(24)の為に例えば40pF以下の極め
て低い未補償インピーダンスを有する複数の電源ライン
を含んでもよい。
第2図に示す如く、可撓回路(8)は夫々ICチップのパ
ッドに接続する為のターミネーションポイントの多重パ
ターンを有する。この可撓回路は順次数個のチップに接
続され、接触パッドのターミネーションポイント間の冶
金的ボンディングにより、可撓回路のターミネーション
ポイントのパターンとチップの接触パターン間の位置合
せの為の可撓回路の操作が可撓回路と他のチップ間で既
に確立ずみの接続を妨害しない。
ッドに接続する為のターミネーションポイントの多重パ
ターンを有する。この可撓回路は順次数個のチップに接
続され、接触パッドのターミネーションポイント間の冶
金的ボンディングにより、可撓回路のターミネーション
ポイントのパターンとチップの接触パターン間の位置合
せの為の可撓回路の操作が可撓回路と他のチップ間で既
に確立ずみの接続を妨害しない。
可撓回路(8)とICチップのアセンブリを1対のアルミ
ニウム板(40)及び(42)間に設けてICパッケージ(4
3)を得る。第3図に示す如く、各チップの背面は板(4
2)に直接接触させてヒートシンクを構成し、ここで絶
縁且つ弾性部材であるエラストマの圧力パッド(44)が
可撓回路(8)と板(40)間に挿入される。Bステージ
のエポキシ接着剤製の2個のフレーム(46)と(48)を
使用して板(40)と(42)を可撓回路(8)に固定し、
且つチップと可撓回路間の耐環境性強化を行なう。
ニウム板(40)及び(42)間に設けてICパッケージ(4
3)を得る。第3図に示す如く、各チップの背面は板(4
2)に直接接触させてヒートシンクを構成し、ここで絶
縁且つ弾性部材であるエラストマの圧力パッド(44)が
可撓回路(8)と板(40)間に挿入される。Bステージ
のエポキシ接着剤製の2個のフレーム(46)と(48)を
使用して板(40)と(42)を可撓回路(8)に固定し、
且つチップと可撓回路間の耐環境性強化を行なう。
その周縁部に、可撓回路は第2図に示す如く接触パッド
(50)を有し、この接触パドは可撓回路(8)の面
(5)に露出している。接触パッド(50)はECB(54)
の開口(52)の周囲に配置した多数の接触パッド(図示
せず)と位置合せ後配置している。板(40)のフランジ
(56)は板(42)の端部より突出しており、また板(4
0)はパッケージ(43)をECB(54)に固定するのに使用
される。パケージ(43)の板(42)はECB(54)の一側
(60)から開口に向って配し、この開口内に挿入され、
板(40)はそのフランジ部(56)がECB(54)の一側(6
0)で残ってECB(54)とオーバーラップしている。フレ
ーム(58)はECB(54)の反対側(62)で開口のまわり
に配置される。基板(54),可撓回路(8),板(40)
及びフレーム(58)にはすべて穴(可撓回路(8)のも
のは第2図中(64)で示す)が予め形成され、これにボ
ルト(図示せず)が挿入されてパッケージ(43)をECB
(54)に固定する。板(40)のフランジ部(56)と可撓
回路(8)間の圧力パッド(64)は接触圧を与え、可撓
回路(8)の接触パッドとECB(54)の接触パッド間の
圧着を維持する。圧力パッド(44)は接触圧を与えてチ
ップ(2)と板(42)間に良好な熱導電接触を維持す
る。本発明の好適実施例ではチップ(2)のバルク体を
板(42)から電気的に絶縁する必要がなく、従ってチッ
プ(2)と板(42)間に誘電体を間挿する必要はない。
しかし、チップ全体の絶縁が必要な場合には、熱伝導性
を失わない程度に薄い誘電体層をチップ(2)と板(4
2)間に間挿すれば殆んどの目的は達成される。
(50)を有し、この接触パドは可撓回路(8)の面
(5)に露出している。接触パッド(50)はECB(54)
の開口(52)の周囲に配置した多数の接触パッド(図示
せず)と位置合せ後配置している。板(40)のフランジ
(56)は板(42)の端部より突出しており、また板(4
0)はパッケージ(43)をECB(54)に固定するのに使用
される。パケージ(43)の板(42)はECB(54)の一側
(60)から開口に向って配し、この開口内に挿入され、
板(40)はそのフランジ部(56)がECB(54)の一側(6
0)で残ってECB(54)とオーバーラップしている。フレ
ーム(58)はECB(54)の反対側(62)で開口のまわり
に配置される。基板(54),可撓回路(8),板(40)
及びフレーム(58)にはすべて穴(可撓回路(8)のも
のは第2図中(64)で示す)が予め形成され、これにボ
ルト(図示せず)が挿入されてパッケージ(43)をECB
(54)に固定する。板(40)のフランジ部(56)と可撓
回路(8)間の圧力パッド(64)は接触圧を与え、可撓
回路(8)の接触パッドとECB(54)の接触パッド間の
圧着を維持する。圧力パッド(44)は接触圧を与えてチ
ップ(2)と板(42)間に良好な熱導電接触を維持す
る。本発明の好適実施例ではチップ(2)のバルク体を
板(42)から電気的に絶縁する必要がなく、従ってチッ
プ(2)と板(42)間に誘電体を間挿する必要はない。
しかし、チップ全体の絶縁が必要な場合には、熱伝導性
を失わない程度に薄い誘電体層をチップ(2)と板(4
2)間に間挿すれば殆んどの目的は達成される。
以上、本発明を一実施例に基づき説明したが、本発明の
要旨を逸脱することなく種々の変形変更が可能であるの
で、本発明はこの実施例に限定されるものではないこと
勿論である。例えば、可撓回路は上述の実施例ではポリ
イミド層をスプレーすることにより製造したが、可撓性
誘電体層を積層して可撓回路を形成することも可能であ
る。この場合にはスプレー形成の場合よりも厚い誘電体
層となるので、可撓回路を通して位置合せできるように
する為には、誘電体としてポリイミドよりも透明な材料
を使用する必要があろう。相互接続面内に多数の接触パ
ッドを有するICチップに適用する場合、本発明は特に有
益であるが、本発明はまた相互接続面の外縁のみに接触
パッドを有するチップにも適用可能である。しかし、板
(40)はそれ自体セラミック基板であって導体ランを有
すると共に例えばサーフェスマウンティング(面取付
け)法によりそれに取付けた電気部品を有するものでも
よい。
要旨を逸脱することなく種々の変形変更が可能であるの
で、本発明はこの実施例に限定されるものではないこと
勿論である。例えば、可撓回路は上述の実施例ではポリ
イミド層をスプレーすることにより製造したが、可撓性
誘電体層を積層して可撓回路を形成することも可能であ
る。この場合にはスプレー形成の場合よりも厚い誘電体
層となるので、可撓回路を通して位置合せできるように
する為には、誘電体としてポリイミドよりも透明な材料
を使用する必要があろう。相互接続面内に多数の接触パ
ッドを有するICチップに適用する場合、本発明は特に有
益であるが、本発明はまた相互接続面の外縁のみに接触
パッドを有するチップにも適用可能である。しかし、板
(40)はそれ自体セラミック基板であって導体ランを有
すると共に例えばサーフェスマウンティング(面取付
け)法によりそれに取付けた電気部品を有するものでも
よい。
以上説明したとおり、本発明の集積回路パッケージで
は、金属製バイアは絶縁且つ可撓性層を貫通して両方の
端部が露出し、一方の端部に加熱工具を押圧して、他方
の端部を集積回路チップの接触パッドに溶接して結合す
ることができる。これにより、集積回路チップの可撓性
回路に対する着脱を容易に行うことができる。
は、金属製バイアは絶縁且つ可撓性層を貫通して両方の
端部が露出し、一方の端部に加熱工具を押圧して、他方
の端部を集積回路チップの接触パッドに溶接して結合す
ることができる。これにより、集積回路チップの可撓性
回路に対する着脱を容易に行うことができる。
第1図は本発明による集積回路装置の一実施例の部分拡
大断面図、第2図は可撓性相互接続回路の一例の平面
図、第3図は第1図の集積回路パッケージを回路基板に
取付けた状態を示す断面図である。 (2)は集積回路チップ、(4)は接触パッド、(8)
は可撓性回路、(14)は金属製バイア、(40)及び(4
2)は板状部材、(44)は絶縁且つ弾性部材である。
大断面図、第2図は可撓性相互接続回路の一例の平面
図、第3図は第1図の集積回路パッケージを回路基板に
取付けた状態を示す断面図である。 (2)は集積回路チップ、(4)は接触パッド、(8)
は可撓性回路、(14)は金属製バイア、(40)及び(4
2)は板状部材、(44)は絶縁且つ弾性部材である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケント・エッチ・ジョンストン アメリカ合衆国 オレゴン州 ビーバート ン サウスイースト ブルースレーン 590 (72)発明者 ジョージ・エス・ラルー アメリカ合衆国 オレゴン州 97005 ビ ーバートン サウスウエスト ウイルソン アベニュー 7760 (72)発明者 ロバート・エイ・ミューラー アメリカ合衆国 オレゴン州 97220 ポ ートランド ノースイースト ティラモッ ク 8701 (72)発明者 スチーブン・エイ・テイバー アメリカ合衆国 カリフォルニア州 95003 アプトス マッグレンドライブ 3124 (56)参考文献 特開 昭57−45965(JP,A) 特公 昭44−21015(JP,B1)
Claims (1)
- 【請求項1】一方の面に接触パッドを有する集積回路チ
ップと、 複数の絶縁且つ可撓性層、該絶縁且つ可撓性層間に形成
した導電路、及び上記絶縁且つ可撓性層を貫通して両端
部が露出し、該両端部の一方に上記集積回路チップの接
触パッドに溶接される半田ポイントを設けた金属製バイ
アを有する可撓性回路と、 上記金属製バイアの両端部の他方側で、上記可撓性回路
に接触する絶縁且つ弾性部材と、 上記集積回路チップ、上記可撓性回路及び絶縁且つ弾性
部材を狭持する第1及び第2板状部材と を具えることを特徴とする集積回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/736,205 US4628406A (en) | 1985-05-20 | 1985-05-20 | Method of packaging integrated circuit chips, and integrated circuit package |
US736205 | 1985-05-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6224658A JPS6224658A (ja) | 1987-02-02 |
JPH0691180B2 true JPH0691180B2 (ja) | 1994-11-14 |
Family
ID=24958941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61116035A Expired - Lifetime JPH0691180B2 (ja) | 1985-05-20 | 1986-05-20 | 集積回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4628406A (ja) |
JP (1) | JPH0691180B2 (ja) |
DE (1) | DE3616493A1 (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5917707A (en) | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
US4796156A (en) * | 1987-12-04 | 1989-01-03 | General Electric Company | Self packaging chip mount |
US5216807A (en) * | 1988-05-31 | 1993-06-08 | Canon Kabushiki Kaisha | Method of producing electrical connection members |
JP2702507B2 (ja) * | 1988-05-31 | 1998-01-21 | キヤノン株式会社 | 電気的接続部材及びその製造方法 |
US4914829A (en) * | 1988-12-16 | 1990-04-10 | Ag Communication Systems Corporation | Image alignment indicators |
US4928061A (en) * | 1989-03-29 | 1990-05-22 | International Business Machines Corporation | Multi-layer printed circuit board |
FR2659495B1 (fr) * | 1990-03-06 | 1997-01-24 | Andre Schiltz | Connecteur elastomerique pour circuits integres ou analogues, et son procede de fabrication. |
US5357403A (en) * | 1990-06-29 | 1994-10-18 | General Electric Company | Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns |
US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US7198969B1 (en) | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5148266A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
US5679977A (en) * | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5258330A (en) * | 1990-09-24 | 1993-11-02 | Tessera, Inc. | Semiconductor chip assemblies with fan-in leads |
US5196652A (en) * | 1990-12-26 | 1993-03-23 | Xerox Corporation | Wireless electrical connections of abutting tiled arrays |
US5291064A (en) * | 1991-04-16 | 1994-03-01 | Nec Corporation | Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing |
US5973910A (en) * | 1991-12-31 | 1999-10-26 | Intel Corporation | Decoupling capacitor in an integrated circuit |
US5285017A (en) * | 1991-12-31 | 1994-02-08 | Intel Corporation | Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias |
US5414221A (en) * | 1991-12-31 | 1995-05-09 | Intel Corporation | Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias |
US5472900A (en) * | 1991-12-31 | 1995-12-05 | Intel Corporation | Capacitor fabricated on a substrate containing electronic circuitry |
US5729894A (en) * | 1992-07-21 | 1998-03-24 | Lsi Logic Corporation | Method of assembling ball bump grid array semiconductor packages |
US5261593A (en) * | 1992-08-19 | 1993-11-16 | Sheldahl, Inc. | Direct application of unpackaged integrated circuit to flexible printed circuit |
US5414298A (en) * | 1993-03-26 | 1995-05-09 | Tessera, Inc. | Semiconductor chip assemblies and components with pressure contact |
WO1995008188A1 (en) * | 1993-09-13 | 1995-03-23 | Olin Corporation | Flip chip in metal electronic packages |
US5820014A (en) | 1993-11-16 | 1998-10-13 | Form Factor, Inc. | Solder preforms |
US5614377A (en) | 1994-02-28 | 1997-03-25 | Myco Pharmaceuticals, Incorporated | Methods for identifying inhibitors of fungal pathogenicity |
AU3415095A (en) * | 1994-09-06 | 1996-03-27 | Sheldahl, Inc. | Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture |
US5719749A (en) * | 1994-09-26 | 1998-02-17 | Sheldahl, Inc. | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board |
US5929517A (en) | 1994-12-29 | 1999-07-27 | Tessera, Inc. | Compliant integrated circuit package and method of fabricating the same |
US5937515A (en) * | 1995-04-25 | 1999-08-17 | Johnson; Morgan T. | Reconfigurable circuit fabrication method |
US5994152A (en) | 1996-02-21 | 1999-11-30 | Formfactor, Inc. | Fabricating interconnects and tips using sacrificial substrates |
US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
US5937276A (en) | 1996-12-13 | 1999-08-10 | Tessera, Inc. | Bonding lead structure with enhanced encapsulation |
US5900674A (en) | 1996-12-23 | 1999-05-04 | General Electric Company | Interface structures for electronic devices |
US5938452A (en) * | 1996-12-23 | 1999-08-17 | General Electric Company | Flexible interface structures for electronic devices |
US5891753A (en) * | 1997-01-24 | 1999-04-06 | Micron Technology, Inc. | Method and apparatus for packaging flip chip bare die on printed circuit boards |
RU2133522C1 (ru) | 1997-11-03 | 1999-07-20 | Закрытое акционерное общество "Техно-ТМ" | Способ изготовления и контроля электронных компонентов |
US6117797A (en) | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Attachment method for heat sinks and devices involving removal of misplaced encapsulant |
US6288905B1 (en) * | 1999-04-15 | 2001-09-11 | Amerasia International Technology Inc. | Contact module, as for a smart card, and method for making same |
TW434821B (en) * | 2000-02-03 | 2001-05-16 | United Microelectronics Corp | Allocation structure of via plug to connect different metal layers |
DE10297316T5 (de) | 2001-10-09 | 2004-12-09 | Tessera, Inc., San Jose | Gestapelte Baugruppen |
US6977440B2 (en) | 2001-10-09 | 2005-12-20 | Tessera, Inc. | Stacked packages |
US7335995B2 (en) | 2001-10-09 | 2008-02-26 | Tessera, Inc. | Microelectronic assembly having array including passive elements and interconnects |
DE102012103217B3 (de) * | 2012-04-13 | 2013-08-22 | Elka-Elektronik Gmbh | Steuerungsgerät für ein Gebäudeinstallationssystem |
US11497468B2 (en) | 2018-12-21 | 2022-11-15 | Fujifilm Sonosite, Inc. | Ultrasound probe |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4109377A (en) * | 1976-02-03 | 1978-08-29 | International Business Machines Corporation | Method for preparing a multilayer ceramic |
JPS5911708B2 (ja) * | 1980-08-30 | 1984-03-17 | ワイケイケイ株式会社 | ビ−ム連結液処理装置 |
JPS57166051A (en) * | 1981-04-06 | 1982-10-13 | Mitsubishi Electric Corp | Semiconductor device |
-
1985
- 1985-05-20 US US06/736,205 patent/US4628406A/en not_active Expired - Fee Related
-
1986
- 1986-05-16 DE DE19863616493 patent/DE3616493A1/de not_active Ceased
- 1986-05-20 JP JP61116035A patent/JPH0691180B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4628406A (en) | 1986-12-09 |
DE3616493A1 (de) | 1986-11-20 |
JPS6224658A (ja) | 1987-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0691180B2 (ja) | 集積回路装置 | |
US4647959A (en) | Integrated circuit package, and method of forming an integrated circuit package | |
US4811081A (en) | Semiconductor die bonding with conductive adhesive | |
US5795818A (en) | Integrated circuit chip to substrate interconnection and method | |
JP2664873B2 (ja) | 電子パッケージおよびその作製方法 | |
US4763409A (en) | Method of manufacturing semiconductor device | |
US3289046A (en) | Component chip mounted on substrate with heater pads therebetween | |
JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2825083B2 (ja) | 半導体素子の実装構造 | |
US4417296A (en) | Method of connecting surface mounted packages to a circuit board and the resulting connector | |
JPH07240496A (ja) | 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法 | |
JPH05211202A (ja) | 複合フリップ・チップ半導体装置とその製造およびバーンインの方法 | |
JPH0767002B2 (ja) | 回路パッケージ構造 | |
JPH0550134B2 (ja) | ||
JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
TW506003B (en) | Manufacturing method of a semiconductor device | |
KR100198682B1 (ko) | 반도체 디바이스 제조방법 | |
JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
JPH0214536A (ja) | フリップチップ実装構造 | |
JP3604250B2 (ja) | 半導体装置実装体 | |
JPH0436115Y2 (ja) | ||
JPH1022342A (ja) | 半導体装置の製造方法 | |
JPH05315481A (ja) | フィルムキャリア半導体装置及びその製造方法 |