JPH0214536A - フリップチップ実装構造 - Google Patents
フリップチップ実装構造Info
- Publication number
- JPH0214536A JPH0214536A JP63162636A JP16263688A JPH0214536A JP H0214536 A JPH0214536 A JP H0214536A JP 63162636 A JP63162636 A JP 63162636A JP 16263688 A JP16263688 A JP 16263688A JP H0214536 A JPH0214536 A JP H0214536A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- bonding pad
- solder
- pad portion
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 64
- 229910000679 solder Inorganic materials 0.000 claims abstract description 35
- 230000008646 thermal stress Effects 0.000 claims abstract description 9
- 239000011347 resin Substances 0.000 claims abstract description 5
- 229920005989 resin Polymers 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 abstract description 15
- 229910052751 metal Inorganic materials 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁性基板上に形成した導体パターンの所定
位置にボンディングパッド部を設け、該ボンディングパ
ッド部にフリップチップの半田バンプを溶着して電気的
接続を得るフリップチップ実装構造に関する。
位置にボンディングパッド部を設け、該ボンディングパ
ッド部にフリップチップの半田バンプを溶着して電気的
接続を得るフリップチップ実装構造に関する。
ＩＣ実装において、ＩＣチップ（集積回路の形成された
小薄片）の端子から外部回路に直接またはパッケージを
介して電気的に接続する方法には、ワイヤを用いるワイ
ヤボンディングとワイヤを用いないでＩＣ端子と同時接
続を行うワイヤレスボンディングの２種がある。
小薄片）の端子から外部回路に直接またはパッケージを
介して電気的に接続する方法には、ワイヤを用いるワイ
ヤボンディングとワイヤを用いないでＩＣ端子と同時接
続を行うワイヤレスボンディングの２種がある。
このうちワイヤレスボンディングは、細かいワイヤボン
ディングと比較して、ＩＣチップの実装面積を小さくお
さえることができ、接続の作業性が良く、また接続強度
が大きいなどの特性をもつ。
ディングと比較して、ＩＣチップの実装面積を小さくお
さえることができ、接続の作業性が良く、また接続強度
が大きいなどの特性をもつ。
フリップチップボンディングは、このワイヤレスボンデ
ィングの代表的な方法であり、フリップチップ（電極部
にバンプを有するＩＣ素子）を、フェイスダウンで導体
に接続するものである。
ィングの代表的な方法であり、フリップチップ（電極部
にバンプを有するＩＣ素子）を、フェイスダウンで導体
に接続するものである。
ここで、このような方法におけるフリップチップの具体
的な実装構造としては、特開昭６２−１６０２４８号公
報に開示された技術、実開昭６２−１４２８４９号公報
に開示された技術、実開昭６２−７４３３３号に開示さ
れる技術が公知である。
的な実装構造としては、特開昭６２−１６０２４８号公
報に開示された技術、実開昭６２−１４２８４９号公報
に開示された技術、実開昭６２−７４３３３号に開示さ
れる技術が公知である。
第３図はこの種のフリップチップ実装構造の従来例を示
す側断面図である。
す側断面図である。
図において、１はセラミックまたはガラスから成る絶縁
性基板、２は該絶縁性基板１上に形成した導体パターン
、３は該導体パターン２の所定位置に設けたボンディン
グパッド部である。
性基板、２は該絶縁性基板１上に形成した導体パターン
、３は該導体パターン２の所定位置に設けたボンディン
グパッド部である。
導体パターン２は一個もしくは複数の金属層からなり、
ここでは、２ａ、２ｂの二つの金属層より構成すること
でボンディングパッド部３に段差を設けて半田の流れ防
止を行っている。また、上記金属層２ａ、２ｂは単一ま
たは複数の金属膜から構成されている。
ここでは、２ａ、２ｂの二つの金属層より構成すること
でボンディングパッド部３に段差を設けて半田の流れ防
止を行っている。また、上記金属層２ａ、２ｂは単一ま
たは複数の金属膜から構成されている。
４はフリップチップ、５は該フリップチップの半田バン
プである。
プである。
上記フリップチップ４としては、例えばガラス膜や５ｉ
ｚＮ、膜で保護され、電極部に５０〜１００μの高さの
半田バンプ５が形成されたものが使用される。半田バン
プ５はＣｕボールやＣｏメツキでちり上げた上に半田コ
ートしたり、直接半田でもり上げるなどして形成したも
のである。
ｚＮ、膜で保護され、電極部に５０〜１００μの高さの
半田バンプ５が形成されたものが使用される。半田バン
プ５はＣｕボールやＣｏメツキでちり上げた上に半田コ
ートしたり、直接半田でもり上げるなどして形成したも
のである。
以上の構成により、フリップチップ４の電極面を下にし
て、予備半田されたボンディングパッド部３に半田バン
プ５を位置合わせして直接押しつけ、熱を加えて溶着さ
せる。
て、予備半田されたボンディングパッド部３に半田バン
プ５を位置合わせして直接押しつけ、熱を加えて溶着さ
せる。
しかしながら、上述した構成の従来技術によれば、不良
チップを取り除いてチップ交換を行おうとすると、フリ
ップチップに形成した半田バンプがボンディングパッド
部を欠損させたり、あるいは半田バンプがボンディング
パッド部に残存してしまう。
チップを取り除いてチップ交換を行おうとすると、フリ
ップチップに形成した半田バンプがボンディングパッド
部を欠損させたり、あるいは半田バンプがボンディング
パッド部に残存してしまう。
したがって、交換後に充分な電気的接続が得られなくな
り、信顛性の高いチップ交換は出来ないという問題があ
った。
り、信顛性の高いチップ交換は出来ないという問題があ
った。
本発明は、以上の問題点に鑑み、−旦溶着したフリップ
チップを取り除いても、再度確実に良好なボンディング
パッド部を得られる構成を得て、最低−回は信鯨性の高
いチップ交換が行えるフリップチップ実装構造を実現す
ることを目的とする。
チップを取り除いても、再度確実に良好なボンディング
パッド部を得られる構成を得て、最低−回は信鯨性の高
いチップ交換が行えるフリップチップ実装構造を実現す
ることを目的とする。
上記目的を達成するため、本発明は、予備のボンディン
グパッド部を設けて、これを第１回目のフリップチップ
実装より保護するようにする。
グパッド部を設けて、これを第１回目のフリップチップ
実装より保護するようにする。
すなわち、本発明は、絶縁性基板上に形成した導体パタ
ーンの所定位置にボンディングパッド部を設け、該ボン
ディングパッド部にフリップチップの半田バンプを溶着
して電気的接続を得るフリップチップ実装構造において
、前記導体パターンを第１の導体パターンとし、該第１
の導体パターンを、その熱膨張係数に近い絶縁樹脂ある
いは絶縁性フィルム等により構成する絶縁部材で被い、
該絶縁部材上に、前記第１の導体パターンと同一の第２
の導体パターンを形成し、該第２の導体パターンの所定
位置にボンディングパッド部を設け、該第２の導体パタ
ーンのボンディングパッド部と第１の導体パターンのボ
ンディングパッド部の間に、上記絶縁部材に加えて、少
なくとも半田の溶融温度に耐えられる熱応力緩和部材を
介在させたことを特徴とする。
ーンの所定位置にボンディングパッド部を設け、該ボン
ディングパッド部にフリップチップの半田バンプを溶着
して電気的接続を得るフリップチップ実装構造において
、前記導体パターンを第１の導体パターンとし、該第１
の導体パターンを、その熱膨張係数に近い絶縁樹脂ある
いは絶縁性フィルム等により構成する絶縁部材で被い、
該絶縁部材上に、前記第１の導体パターンと同一の第２
の導体パターンを形成し、該第２の導体パターンの所定
位置にボンディングパッド部を設け、該第２の導体パタ
ーンのボンディングパッド部と第１の導体パターンのボ
ンディングパッド部の間に、上記絶縁部材に加えて、少
なくとも半田の溶融温度に耐えられる熱応力緩和部材を
介在させたことを特徴とする。
以上の構成により、本発明は、第１回目のフリップチッ
プ実装時は、フリップチップの電極面を下にして、第２
の導体パターンのボンディングパッド部に半田バンプを
溶着させる。このとき、熱応力緩和部材により、第１の
導体パターンのボンディングパッド部は半田の溶融温度
により生じる応力を下地の導体パターンに伝達しない。
プ実装時は、フリップチップの電極面を下にして、第２
の導体パターンのボンディングパッド部に半田バンプを
溶着させる。このとき、熱応力緩和部材により、第１の
導体パターンのボンディングパッド部は半田の溶融温度
により生じる応力を下地の導体パターンに伝達しない。
そして不良チップ交換時は、前記第２の導体パターンよ
りフリップチップを取り外す。ここで、ボンディングパ
ッド部が欠損していたり半田が残存している場合は、絶
縁部材を加熱することによって第２の導体パターンを剥
ぎ取り、第１の導体パターンを露出し、交換したフリッ
プチップの半田バンプを、第１の導体パターンの確実に
良好なボンディングパッド部へ溶着させて電気的接続を
行うことができる。
りフリップチップを取り外す。ここで、ボンディングパ
ッド部が欠損していたり半田が残存している場合は、絶
縁部材を加熱することによって第２の導体パターンを剥
ぎ取り、第１の導体パターンを露出し、交換したフリッ
プチップの半田バンプを、第１の導体パターンの確実に
良好なボンディングパッド部へ溶着させて電気的接続を
行うことができる。
以下図面に従って実施例を説明する。
第１図は本発明の一実施例を示す側断面図である。
図において、６はセラミックまたはガラスから成る絶縁
性基板、７は該絶縁性基板６上に薄膜形成法により形成
した第１の導体パターン、８は該第１の導体パターン７
の所定位置に設けたボンディングパッド部である。
性基板、７は該絶縁性基板６上に薄膜形成法により形成
した第１の導体パターン、８は該第１の導体パターン７
の所定位置に設けたボンディングパッド部である。
第１の導体パターン７は一個もしくは複数の金属層から
なり、ここでは、従来例と同様に７ａ。
なり、ここでは、従来例と同様に７ａ。
７ｂの二つの金属層より構成することでボンディングパ
ッド部８に段差を設けて半田の流れ防止を行う、また、
上記金属層７ａ、７ｂは単一または複数の金属膜から構
成されている。
ッド部８に段差を設けて半田の流れ防止を行う、また、
上記金属層７ａ、７ｂは単一または複数の金属膜から構
成されている。
なお、上記ボンディングパッド部８は金属層７ｂをエツ
チング等により取り除いて形成する。この時、金属層７
ａの半田と接触する表面には、例えばＣｕとかＡｕある
いは半田メツキ（あるいはＳｎ）等の半田ぬれ性の良い
金属膜を使う。
チング等により取り除いて形成する。この時、金属層７
ａの半田と接触する表面には、例えばＣｕとかＡｕある
いは半田メツキ（あるいはＳｎ）等の半田ぬれ性の良い
金属膜を使う。
９は第１の導体パターン７をボンディングパッド部８を
含めて被う絶縁部材であり、該絶縁部材９は接触する金
属と熱膨張係数が近く、さらに、半田の溶融する温度に
耐えるように、再溶融温度が半田の溶融温度より大きい
絶縁樹脂あるいは絶縁性フィルム等により構成する。
含めて被う絶縁部材であり、該絶縁部材９は接触する金
属と熱膨張係数が近く、さらに、半田の溶融する温度に
耐えるように、再溶融温度が半田の溶融温度より大きい
絶縁樹脂あるいは絶縁性フィルム等により構成する。
１０は前記絶縁部材９上に薄膜形成法により形成した第
２の導体パターンであり、該第２の導体パターン１０は
前記第１の導体パターンと同一構成、同一パターンとす
る。
２の導体パターンであり、該第２の導体パターン１０は
前記第１の導体パターンと同一構成、同一パターンとす
る。
１１は前記第２の導体パターンの所定位置に設けたボン
ディングパッド部であり、該ボンディングパッド部１１
も前記第１の導体パターン７のボンディングパッド部８
と同一構成、同一位置とする。
ディングパッド部であり、該ボンディングパッド部１１
も前記第１の導体パターン７のボンディングパッド部８
と同一構成、同一位置とする。
なお、第１の導体パターン７と第２の導体パターン１０
は電気的接続のない独立的な構造とする。
は電気的接続のない独立的な構造とする。
１２は前記ボンディングパッド部８とボンディングパッ
ド部１１の間に介在した熱応力緩和部材であり、該熱応
力緩和部材１２は少なくとも半田の溶融温度に耐えられ
るものとする。
ド部１１の間に介在した熱応力緩和部材であり、該熱応
力緩和部材１２は少なくとも半田の溶融温度に耐えられ
るものとする。
４はフリップチップ、５は該フリップチップ４の半田バ
ンプである。
ンプである。
上記フリップチップ４の構成は従来のものと同様である
。
。
以上の構成の本実施例の作用を以下に図面を用いて説明
する。
する。
第２図（ａ）、 （ｂ）、 （Ｃ）は本実施例の作用を
示す側断面図である。
示す側断面図である。
まず、第１回目のフリップチップ実装時は、フリップチ
ップ４の電極面を下にして、予備半田された第２の導体
パターン１０のボンディングパッド部に半田バンプ１１
を位置合わせして直接押しつけ、熱を加えて溶着させる
。この状態が、第２図（ａ）である。
ップ４の電極面を下にして、予備半田された第２の導体
パターン１０のボンディングパッド部に半田バンプ１１
を位置合わせして直接押しつけ、熱を加えて溶着させる
。この状態が、第２図（ａ）である。
このとき、熱応力緩和部材１２により、半田の溶融温度
により生じる応力は絶縁部材９及び第１の導体パターン
７のボンディングパッド部８へは伝達しない。
により生じる応力は絶縁部材９及び第１の導体パターン
７のボンディングパッド部８へは伝達しない。
次に、上記フリップチップ４が接続不良やＩＣ内部不良
によって交換を必要とする場合は、前記第２の導体パタ
ーン１０よりフリップチップ４を取り外す。
によって交換を必要とする場合は、前記第２の導体パタ
ーン１０よりフリップチップ４を取り外す。
ここで、第３図［有］）に示す如く、取り外しの結果ボ
ンディングパッド部１１が欠損したり、半田残存が生じ
た場合は、絶縁部材９を加熱して第２の導体パターン１
０を絶縁部材９ごと剥ぎ取る。
ンディングパッド部１１が欠損したり、半田残存が生じ
た場合は、絶縁部材９を加熱して第２の導体パターン１
０を絶縁部材９ごと剥ぎ取る。
こうして、第３図（Ｃ）に示す如く、第１の導体パター
ン７を露出し、交換したフリップチップ４の半田バンプ
５を、第１の導体パターン７の確実に良好なボンディン
グパッド部日へ位置合わせして直接押しつけ、熱を加え
て溶着させる。
ン７を露出し、交換したフリップチップ４の半田バンプ
５を、第１の導体パターン７の確実に良好なボンディン
グパッド部日へ位置合わせして直接押しつけ、熱を加え
て溶着させる。
〔発明の効果］
以上詳細に説明した如（、本発明によれば、絶縁性基板
上に形成した導体パターンの所定位置にボンディングパ
ッド部を設け、該ボンディングパッド部にフリップチッ
プの半田バンプを溶着して電気的接続を得るフリップチ
ップ実装構造において、前記導体パターンを第１の導体
パターンとし、該第１の導体パターンを、その熱膨張係
数に近い絶縁樹脂あるいは絶縁性フィルム等により構成
する絶縁部材で被い、該絶縁部材上に、前記第１の導体
パターンと同一の第２の導体パターンを形成し、該第２
の導体パターンの所定位置にボンディングパッド部を設
け、該第２の導体パターンのボンディングパッド部と第
１の導体パターンのボンディングパッド部の間に、上記
絶縁部材に加えて、少なくとも半田の溶融温度に耐えら
れる熱応力緩和部材を介在させたので、予備のボンディ
ングパッド部を設けることが出来るとともに、これを第
１回目のフリップチップ実装より保護することが出来る
。
上に形成した導体パターンの所定位置にボンディングパ
ッド部を設け、該ボンディングパッド部にフリップチッ
プの半田バンプを溶着して電気的接続を得るフリップチ
ップ実装構造において、前記導体パターンを第１の導体
パターンとし、該第１の導体パターンを、その熱膨張係
数に近い絶縁樹脂あるいは絶縁性フィルム等により構成
する絶縁部材で被い、該絶縁部材上に、前記第１の導体
パターンと同一の第２の導体パターンを形成し、該第２
の導体パターンの所定位置にボンディングパッド部を設
け、該第２の導体パターンのボンディングパッド部と第
１の導体パターンのボンディングパッド部の間に、上記
絶縁部材に加えて、少なくとも半田の溶融温度に耐えら
れる熱応力緩和部材を介在させたので、予備のボンディ
ングパッド部を設けることが出来るとともに、これを第
１回目のフリップチップ実装より保護することが出来る
。
これにより、−旦溶着したフリップチップを取り除いて
も、再度確実に良好なボンディングパッド部を得ること
が可能となり、最低−回は信頼性の高いチップ交換が行
えるフリップチップ実装構造を実現するという効果があ
る。
も、再度確実に良好なボンディングパッド部を得ること
が可能となり、最低−回は信頼性の高いチップ交換が行
えるフリップチップ実装構造を実現するという効果があ
る。
第１図は本発明の一実施例を示す側断面図、第２図（ａ
）、 （ｂ）、 （Ｃ）は同実施例の作用を示す側断面
図、第３図は従来例を示す側断面図である。 ６・・・絶縁性基板 ７・・・第１の導体パターン ８・・・ボンディングパッド部 ９・・・絶縁部材 １０・・・第２の導体パターン １１・・・ボンディングパッド部 １２・・・熱応力緩和部材 特 許 出 願 人 沖電気工業株式会社代 理
人 弁理士 金倉喬二４フリップチップ ＼ 本実施例の側断面図 翰 国 （ａ） （ｂ） 本実施例の作用を示す側断面図 紬 国
）、 （ｂ）、 （Ｃ）は同実施例の作用を示す側断面
図、第３図は従来例を示す側断面図である。 ６・・・絶縁性基板 ７・・・第１の導体パターン ８・・・ボンディングパッド部 ９・・・絶縁部材 １０・・・第２の導体パターン １１・・・ボンディングパッド部 １２・・・熱応力緩和部材 特 許 出 願 人 沖電気工業株式会社代 理
人 弁理士 金倉喬二４フリップチップ ＼ 本実施例の側断面図 翰 国 （ａ） （ｂ） 本実施例の作用を示す側断面図 紬 国
Claims (1)
- １．絶縁性基板上に形成した導体パターンの所定位置に
ボンディングパッド部を設け、該ボンディングパッド部
にフリップチップの半田バンプを溶着して電気的接続を
得るフリップチップ実装構造において、 前記導体パターンを第１の導体パターンとし、該第１の
導体パターンを、その熱膨張係数に近い絶縁樹脂あるい
は絶縁性フィルム等により構成する絶縁部材で被い、 該絶縁部材上に、前記第１の導体パターンと同一の第２
の導体パターンを形成し、 該第２の導体パターンの所定位置にボンディングパッド
部を設け、 該第２の導体パターンのボンディングパッド部と第１の
導体パターンのボンディングパッド部の間に、上記絶縁
部材に加えて、少なくとも半田の溶融温度に耐えられる
熱応力緩和部材を介在させたことを特徴とするフリップ
チップ実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162636A JPH0214536A (ja) | 1988-07-01 | 1988-07-01 | フリップチップ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162636A JPH0214536A (ja) | 1988-07-01 | 1988-07-01 | フリップチップ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0214536A true JPH0214536A (ja) | 1990-01-18 |
Family
ID=15758382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63162636A Pending JPH0214536A (ja) | 1988-07-01 | 1988-07-01 | フリップチップ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0214536A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341564A (en) * | 1992-03-24 | 1994-08-30 | Unisys Corporation | Method of fabricating integrated circuit module |
| US5367765A (en) * | 1990-08-31 | 1994-11-29 | Nec Corporation | Method of fabricating integrated circuit chip package |
| US6197612B1 (en) | 1997-10-23 | 2001-03-06 | Nec Corporation | Semiconductor chip mounting apparatus capable of preventing connected portion between semiconductor chip and substrate from thermal stress and method thereof |
| US6396156B1 (en) * | 2000-09-07 | 2002-05-28 | Siliconware Precision Industries Co., Ltd. | Flip-chip bonding structure with stress-buffering property and method for making the same |
-
1988
- 1988-07-01 JP JP63162636A patent/JPH0214536A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367765A (en) * | 1990-08-31 | 1994-11-29 | Nec Corporation | Method of fabricating integrated circuit chip package |
| US5341564A (en) * | 1992-03-24 | 1994-08-30 | Unisys Corporation | Method of fabricating integrated circuit module |
| US6197612B1 (en) | 1997-10-23 | 2001-03-06 | Nec Corporation | Semiconductor chip mounting apparatus capable of preventing connected portion between semiconductor chip and substrate from thermal stress and method thereof |
| US6396156B1 (en) * | 2000-09-07 | 2002-05-28 | Siliconware Precision Industries Co., Ltd. | Flip-chip bonding structure with stress-buffering property and method for making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7221045B2 (en) | Flat chip semiconductor device and manufacturing method thereof | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| KR100344929B1 (ko) | 반도체장치의 제조방법 | |
| KR100516816B1 (ko) | 반도체장치의 제조 방법 | |
| JPH08213519A (ja) | 電子素子パッケージ | |
| JPH1064955A (ja) | 半導体素子の実装構造 | |
| JPH06302653A (ja) | 半導体装置 | |
| JP4121665B2 (ja) | 半導体基板の接合方法 | |
| US20030122237A1 (en) | Semiconductor device | |
| US7057294B2 (en) | Semiconductor device | |
| EP0482940B1 (en) | Method of forming an electrical connection for an integrated circuit | |
| JPH0214536A (ja) | フリップチップ実装構造 | |
| JPH10303249A (ja) | 半導体装置 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| WO1997001865A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6258622B1 (en) | Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method | |
| JPS62169433A (ja) | 半導体装置の製造方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| US6404059B1 (en) | Semiconductor device having a mounting structure and fabrication method thereof | |
| JP3585806B2 (ja) | ピン付き配線基板 | |
| JPH0241906B2 (ja) | ||
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH09246273A (ja) | バンプ構造 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 |