JP4121665B2 - 半導体基板の接合方法 - Google Patents

半導体基板の接合方法 Download PDF

Info

Publication number
JP4121665B2
JP4121665B2 JP11046199A JP11046199A JP4121665B2 JP 4121665 B2 JP4121665 B2 JP 4121665B2 JP 11046199 A JP11046199 A JP 11046199A JP 11046199 A JP11046199 A JP 11046199A JP 4121665 B2 JP4121665 B2 JP 4121665B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
connection
base metal
metal film
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11046199A
Other languages
English (en)
Other versions
JP2000306951A (ja
Inventor
俊寛 岩崎
雅敏 安永
聡 山田
耕三 原田
通孝 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP11046199A priority Critical patent/JP4121665B2/ja
Priority to US09/429,635 priority patent/US6462425B1/en
Priority to KR1019990064580A priority patent/KR100323194B1/ko
Priority to TW089106210A priority patent/TW451370B/zh
Priority to DE10018126A priority patent/DE10018126A1/de
Publication of JP2000306951A publication Critical patent/JP2000306951A/ja
Application granted granted Critical
Publication of JP4121665B2 publication Critical patent/JP4121665B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板の接合方法に関し、特に、接続用導体の接合部における計上を絶縁性の観点から限定した半導体基板の接合方法に関する。
【０００２】
【従来の技術】
図１８に実装化された従来の半導体装置の典型例を示す。絶縁回路基板に半導体基板を実装して、図１８に示すような半導体装置を形成する方法の１つとして、次の方法が知られている。すなわち、電極パッド１０２上に接続用下地金属膜１０５を備えた半導体基板１０１を用意し、この半導体基板を、ソルダーレジスト１３１を備え、端子電極１１２上に接続用導体１１３が接続された絶縁回路基板１１１に位置対応をさせ、接続用下地金属膜と接続用導体とを接合する。この半導体基板の絶縁回路基板への搭載に際しては、接続用導体を溶融させて接続用下地金属膜と接合させた後に、さらに絶縁回路基板１１１と半導体基板１０１との間の間隙を樹脂１１４で封止する。上記の工程によって搭載された半導体装置の接続用下地金属膜の表面は、図１８に示すように、溶融して濡れ広がり径を増した接続用導体１１３によって全て覆われている。すなわち、溶融した接続用導体によって覆われていない接続用下地金属膜の領域はない。
【０００３】
【発明が解決しようとする課題】
しかしながら、半導体デバイスの高集積化に伴い電極パッド間の間隔は狭いピッチとなっている。したがって、上記のような構造を有する半導体装置においては、図１８に示すように、接続用導体は溶融して接続用下地金属膜の表面に濡れ広がり、径を増しているので、接続用導体の間の間隙が狭くなり、絶縁性を確保しにくくなる。また、接続用導体が溶融して濡れ広がらなくても、単に固相接合する場合でも、接続用導体が圧縮加工され径が増し、電極パッド間が狭くなると絶縁性が損なわれる場合が生じる。
【０００４】
そこで、本発明の目的は、狭い電極パッド間隔を有する半導体基板を、絶縁性を確実に維持しながら実装化し得る、半導体基板の接合方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決する本発明の半導体基板の接合方法は、一つの局面においては、半導体基板を、端子電極が形成された実装面に接合する半導体基板の接合方法であって、半導体基板として、該半導体基板の表面に形成された電極パッドと、半導体基板の表面を覆い電極パッドの表面を開口する保護絶縁膜と、保護絶縁膜上に形成され、保護絶縁膜が電極パッドを開口する部分から電極パッドと接続する接続用下地金属膜とを有したものを準備し、端子電極と半導体基板の接続用下地金属膜との間に半田を設け、該半田を溶融させることにより、接続用下地金属膜と端子電極とを接合し、この接合を行なう前に、半導体基板の上記接続用下地金属膜を有した面上に非導電性樹脂が設けられるとともに、上記実装面の端子電極上には上記半田が設けられ、この半田の溶融により接合している間、半導体基板と実装面との間隙には非導電性樹脂が半田の周囲を接して囲むように設けられ、その接合した後、接続用下地金属膜の外周縁を含む領域が半田に覆われていないことを特徴とする。
また、本発明の半導体基板の接合方法は、他の局面においては、半導体基板を実装面に接合させる前に、実装面の端子電極上に半田が設けられると共に半田の周囲を接して囲むように実装面上に非導電性樹脂が形成されており、非導電性樹脂が実装面上に半田の周囲を接して囲んだ状態で半導体基板の接続用下地金属膜に半田を接触させ溶融させることにより、接続用下地金属膜と端子電極とを接合し、その接合した後、半導体基板と実装面との間隙は非導電性樹脂で充填されると共に接続用下地金属膜の外周縁を含む領域が半田に覆われていないことを特徴とする。
以下、上記本発明に関連する半導体装置およびその製造方法について、説明する。
上記本発明に関連する半導体装置においては、半導体基板の主表面上に形成された電極パッドと、電極パッドと半導体基板の主表面とを覆う保護絶縁膜と、保護絶縁膜の電極パッドに対応する領域にあけられた開口部を覆うように、電極パッドと接続して形成された接続用下地金属膜と、絶縁回路基板上に形成された端子電極と接続用下地金属膜との間を電気的に導通し、絶縁回路基板と半導体基板との間に架橋された接続用導体と、接続用導体の周囲を覆い、絶縁回路基板と半導体基板との間の間隙を充填する非導電性樹脂と、を備え、接続用下地金属膜は、少なくとも、外周縁を含む周縁部の領域が接続用導体によって覆われていない。
【０００６】
上記の構造により、半導体装置の高集積化が進み、電極パッドの間隔が狭くなっても、接続用導体が接続用下地金属膜の上に、濡れ広がって径を増していないために、確実に非導電性樹脂によって接続用導体の間が充填されたものとなる。また、接続用導体が溶融しない固相接合の場合には、接続用導体に長さ方向に圧縮方向の応力が付加されても、非導電性樹脂の拘束により径が太くなりにくく、絶縁性が良好に保たれる。さらに詳しく説明すると、溶融が生じる場合、および固相接合の場合の両方において、接続用導体は接続用下地金属膜の周縁部を覆っていないので、その端部において一定以上にその径を増すことはできない。このような形状は接続用下地金属膜に接触する端部だけ径を細くしただけでは実現できず、接続用導体の全長にわたって径を一定限度以下にしなければ実現できない。換言すれば、接続用導体の全長にわたって径を一定限度以下に細くすることによってはじめて、接続用下地金属膜の周縁部を覆わずに当該接続用下地金属膜と接合することが可能である。上記の効果は、接続用下地金属膜の面積が接続用導体の端部よりも大きい限り、例えば、接続用導体と接続用下地金属膜との位置合わせのばらつきを考慮して、接続用下地金属膜の面積を接続用導体の端部の径よりも余裕をもって大きくした場合、またはその他の大きさの関係の場合において成り立つ。
【０００７】
このため、高集積化が進んだ半導体装置においても、上記の接合箇所において絶縁不良が生じることはなく、製造歩留りの向上を確保でき、製造コストを低減することが可能となる。なお、上記の接続用下地金属膜は、接続用導体との電気的導通（接合、または接合以前の工程における接続）のみを目的に形成されたもので、配線、テストパッド等をも併せて目的とするものではない。
【０００８】
上記の半導体装置においては、接続用導体によって覆われている接続用下地金属膜の部分が、保護絶縁膜にあけられた開口部に対応する領域の中の一部分に限定され、その一部の領域の周囲の領域は前記接続用導体によって覆われていないことが望ましい。
【０００９】
上記の構造の採用により、接合部分は開口部の中の一部分の領域に限定されるため、より一層高集積化が進んだ半導体装置においても、絶縁性を確実に保って半導体基板の実装が可能となる。
【００１０】
また、ある場合には、上記の半導体装置においては、接続用導体によって覆われている接続用下地金属膜の部分が、保護絶縁膜にあけられた開口部に対応する領域を含む接続用下地金属膜の中の一部分に限定され、その一部の領域の周囲の領域は接続用導体によって覆われていないことが望ましい。
【００１１】
半導体装置の用途によっては、接合部分の面積が広いほうが好ましい場合がある。このような場合には、上記の接合箇所の構造により、絶縁性を確実に保ったうえで接合面積を広くすることができる。
【００１２】
上記の半導体装置においては、接続用下地金属膜の開口部に対応する領域は、半導体基板側に凹んでおり、開口部に対応する領域の外側の領域との間に段差を設けることが望ましい。
【００１３】
接続部分が開口部の一部分の領域に限定される場合には、接続用導体における接合部分は上記の段差により、広がりが一層厳格に制限されるので、絶縁性を確保することが容易になる。また、接合部分が開口部を含む領域に限定される場合にも、上記の凹部は接合箇所を部分的にではあるが限定するので、絶縁性の確保がしやすくなる。
【００１４】
上記の半導体装置においては、接続用導体は、絶縁回路基板に平行な断面において平面形状が相違する、２つの部分に大別され、接続用下地金属の側に小さい面積の平面形状の部分が配置されることが望ましい。
【００１５】
接続用導体を上記の形状とすることにより、接合箇所を接続用下地金属膜の開口部対応領域内のさらに狭い領域に限定することができ、半導体装置の高集積化が進み、電極パッド間隔がさらに狭くなっても、接続用導体間の間隔を確実にとることができる。
【００１６】
なお、上記の搭載時の接合においては、接合における加圧力を高くしやすい、非導電性樹脂を接合箇所の外側に排除しやすい等の理由から接続用導体の断面積の小さい部分の側を接合部位とするのが普通である。すなわち、断面積の大きい部分の側は、半導体基板または絶縁回路基板の上に予め接続されている。
【００１７】
半導体基板の接続用下地金属膜上に接続用導体を形成し、絶縁回路基板の端子電極と接続用導体とを接合する場合、またはその他の場合には、上記の本発明の半導体装置において、接続用導体は、絶縁回路基板に平行な断面において平面形状が相違する、２つの部分に大別され、接続用下地金属の側に大きい面積の平面形状の部分が配置されることが望ましい。
【００１８】
接続用下地金属膜上に接続用導体を形成する工程においては、接続用導体が濡れ広がることはないので、上記の接続用導体の形状の採用により、半導体装置の実装の際の接合において、端子電極と接続用導体との接合箇所を狭い領域に限定することができる。すなわち、絶縁回路基板上に非導電性樹脂が設けられている場合には、狭い部分で非導電性樹脂を排除しながら端子電極と接合される。また、半導体基板の側に非導電性樹脂が設けられている場合にも、端子電極との間に介在しがちな非導電性樹脂を排除して接合を達成することができる。これらの接合は、非導電性樹脂により接続用導体の広がりを限定した上で行われる。この結果、高集積化した半導体装置においても、接合箇所間の絶縁を確実に保つことが可能となる。
【００１９】
上記の半導体装置においては、端子電極が接続用導体と電気的に接続できるように、開口部をあけられたソルダーレジストが絶縁回路基板にさらに設けられていることが望ましい。
【００２０】
上記のソルダーレジストにより、端子電極と接続用導体との接合箇所付近における接続用導体の形状をさらに外側から限定することができる。その結果、接合箇所の間の絶縁性を確保したうえで、より一層の高集積化を推進することが可能となる。また、ソルダーレジストを間に介することにより、非導電性樹脂と絶縁回路基板との密着力が増し、歩留りと信頼性の向上が得られる。
【００２１】
上記の半導体装置においては、非導電性樹脂にはフィラが含まれ、そのフィラの平均径が１μｍ以下、またはフィラ径の最大が５μｍ以下であることが望ましい。
【００２２】
フィラを含むことにより、通常、非常に大きい非導電性樹脂の熱膨張係数をシリコン等の半導体基板と同等の熱膨張係数とすることができる。また、非導電性樹脂の強度を向上させることもできる。加えて吸水率を低減することもできる。これらの非導電性樹脂の特性向上を得たうえで、非導電性樹脂が介在しても、上記のフィラ径の範囲とすることにより、接続用下地金属膜と接続用導体との接合部の信頼性を確保できる。
【００２３】
上記の半導体装置においては、非導電性樹脂に含まれるフィラの形状が球形のみであることが望ましい。
【００２４】
フィラ形状を球状とすることにより、非導電性樹脂が介在しても、半導体装置の実装の際に接続用下地金属膜と接続用導体との間にフィラがはさまりにくくなる。また、たとえ、はさまっても応力が集中しにくくなり、応力負荷に起因して接合箇所の破断が生じにくくなる。
【００２５】
ある状況下では、上記の半導体装置においては、接続用下地金属と接続用導体との界面において、接続用下地金属を除く上記の界面を含む周辺の領域のいずれかにフィラがあることが望ましい。
【００２６】
接続用導体は非導電性樹脂によって接し囲まれているので、接合の際に接続用下地金属膜と接続用導体との間に介在しての周辺の接続用導体の中に、ある程度フィラが混入する。このような場合であっても、非導電性樹脂の拘束により接続用導体間の絶縁性は確保される。また、非導電性樹脂が設けられた絶縁回路基板の端子電極に非導電性樹脂を介して接続用導体を接合する工程をとる場合にも接続用導体にフィラが混入する。このような場合でも、上記の理由により接続用導体間の絶縁性は確保される。その結果、製造方法の多様性が確保され、半導体装置の製造コストを低減することが可能となる。さらにその他に、接続用導体として半田のような低融点材料を使用した場合でも、絶縁回路基板にソルダーレジスト膜を形成する必要がなく、低コスト化をはかることができる。
【００２７】
上記の半導体装置は、トランスファーモールドによって覆われていることが望ましい。
【００２８】
この結果、半導体基板を損傷することなくハンドリングすることができ、歩留りと信頼性の向上を確保することが可能となる。
【００２９】
上記の半導体装置においては、接続用導体の材質が、半田、Ａｕ、Ａｇ，Ｃｕ、Ａｌ、Ｂｉ、Ｚｎ、Ｓｂ、Ｉｎ、Ｐｄ、Ｓｉ、またはこれらの合金であることが望ましい。
【００３０】
上記の材質の接続用導体を用いることにより、電気抵抗を高めることなく、比較的低温域で接合することができる。なお、上記の「これらの合金」は、半田、Ａｕ、Ａｇ，Ｃｕ、Ａｌ、Ｂｉ、Ｚｎ、Ｓｂ、Ｉｎ、Ｐｄ、およびＳｉのうちの１種以上を含めば、他の元素を含んでもよい。
【００３１】
上記本発明に関連する半導体装置の製造方法においては、半導体基板の主表面上に電極パッドを形成する工程と、電極パッドおよび主表面の上に保護絶縁膜を形成する工程と、電極パッドに対応する保護絶縁膜の領域に開口部をあける工程と、開口部をふさぐように電極パッドと接続する接続用下地金属膜を保護絶縁膜の上に形成する工程と、絶縁回路基板の上に端子電極を形成する工程と、半導体基板に設けられた接続用下地金属膜と絶縁回路基板に設けられた端子電極とを電気的に導通する工程と、を備える半導体装置の製造方法であって、絶縁回路基板上に形成された端子電極と半導体基板上に形成された接続用下地金属膜との間を電気的に導通する接続用導体が、電気的導通工程の際、少なくともその接合がなされる部分の周囲を非導電性樹脂によって接して囲んだ状態で接合することにより、端子電極と接続用下地金属膜との間を電気的に導通する。
【００３２】
このため、接続用導体は接合の際、接続用下地金属膜の上で濡れ広がり径を増すことがない。また、接続用導体が溶融しない固相接合の場合には、接続用導体に長さ方向に圧縮方向の応力が付加されても、非導電性樹脂の拘束により径が太くなりにくく、絶縁性が良好に保たれる。溶融が生じる場合、および固相接合の場合の両方において、接続用導体は接続用下地金属膜の周縁部を覆っていないので、その端部において一定以上にその径を増すことはできない。このような形状は接続用下地金属膜に接触する端部だけ径を細くしただけでは実現できず、接続用導体の全長にわたって径を一定限度以下にしなければ実現できない。上記の効果は、接続用下地金属膜の面積が接続用導体の端部よりも大きい限り、例えば、接続用導体と接続用下地金属膜との位置合わせのばらつきを考慮して、接続用下地金属膜の面積を接続用導体の端部の径よりも余裕をもって大きくした場合、またはその他の大きさの関係の場合において成り立つ。
【００３３】
この結果、高集積化が進み、電極パッドピッチが狭くなっても絶縁性を確保することが可能となる。
【００３４】
上記の半導体装置の製造方法においては、接続用導体の一方の端部を、電気的導通の工程より以前に絶縁回路基板上に形成された端子電極に予め接続する工程と、接続用導体が接続された状態の絶縁回路基板上に、接続用導体の周囲を接して囲むように非導電性樹脂を設ける工程とを備え、電気的導通の工程において、接続用導体の周囲を非導電性樹脂によって接して囲んだ状態で、半導体基板上に形成された接続用下地金属膜に、接続用導体の他方の端部を接合することが望ましい。
【００３５】
上記の方法の採用により、比較的簡素な構成からなる絶縁回路基板に対して接続用導体のボンディングや非導電性樹脂の圧着等を施すので、信頼性と製品歩留りを確保して、絶縁性を損なわずに高集積化半導体装置を製造することができる。
【００３６】
上記の半導体装置の製造方法においては、ある条件下では、接続用導体の一方の端部を、電気的導通の工程より以前に半導体基板上に形成された接続用下地金属膜に予め接続する工程と、接続用導体が接続された状態の半導体基板の上に、接続用導体の周囲を接して囲むように非導電性樹脂を設ける工程とを備え、電気的導通の工程において、接続用導体の周囲を非導電性樹脂によって接して囲んだ状態で、絶縁回路基板上に形成された端子電極に、接続用導体の他方の端部を接合することが望ましい。
【００３７】
製造ラインによっては、またはその他の理由によっては、半導体基板の側に接続用導体を設けるほうが効率的である場合がある。このような場合、上記の方法を用いることにより、効率を向上させることができる。
【００３８】
また、上記の半導体装置の製造方法においては、他の条件下では、接続用導体の一方の端部を、電気的導通の工程より以前に絶縁回路基板上に形成された端子電極に予め接続する工程と、接続用下地金属膜が形成された状態の半導体基板の上に非導電性樹脂を設ける工程とを備え、電気的導通の工程において、接続用導体の接合される他方の端部は、非導電性樹脂を排除しつつその周囲は非導電性樹脂によって接し囲まれた状態で、半導体基板上に形成された接続用下地金属膜に接合されることが望ましい。
【００３９】
上記の方法により、他の条件下において、効率的に絶縁性に優れた接合部を有する絶縁回路基板に搭載された半導体装置を製造することができる。
【００４０】
また、別の条件下においては、上記の半導体装置の製造方法は、接続用導体の一方の端部を、電気的導通の工程より以前に半導体基板上に形成された接続用下地金属膜に予め接続する工程と、端子電極が形成された状態の絶縁回路基板の上に非導電性樹脂を設ける工程とを備え、電気的導通の工程において、接続用導体の接合される他方の端部は、非導電性樹脂を排除しつつその周囲は非導電性樹脂によって接し囲まれた状態で、絶縁回路基板上に形成された端子電極に接合されることが望ましい。
【００４１】
この結果、上記の別の条件下において、効率良く絶縁性に優れた接合部を有する半導体装置を得ることができる。
【００４２】
さらに別の条件下においては、上記の半導体装置の製造方法は、絶縁回路基板を覆うように非導電性樹脂を設ける工程と、端子電極に対応する非導電性樹脂の領域を開口する工程と、非導電性樹脂の開口部に接続用導体を成膜技術により成膜して形成する工程と、を備え、電気的導通の工程において、絶縁回路基板の接続用導体の端部を半導体基板の接続用下地金属膜に接合することが望ましい。
【００４３】
この結果、上記の工程を経ることにより接続用導体と非導電性樹脂が装着された絶縁回路基板を用いて、絶縁性に優れた接合部を有する絶縁回路基板に搭載された半導体装置を効率的に製造することができる。
【００４４】
【発明の実施の形態】
次に、図を用いて本発明の実施の形態について説明する。
【００４５】
（実施の形態1）
図１および図２は、実施の形態1における半導体装置の接続用導体と接続用下地金属との接合部付近の断面図である。半導体基板としてはシリコン単結晶基板を用いた。図1および２を参照して、上記の半導体装置における半導体基板１は、電極パッド２の部分に開口部１６をあけられている保護絶縁膜３、４と、その開口部を覆う開口部より大きい接続用下地金属膜５を有し、塊状の接続用導体１３を介して絶縁回路基板１１の端子電極１２と電気的に導通されている。半導体基板１と絶縁回路基板１１との間の間隙は、非導電性樹脂１４によって満たされている。図１に示す半導体装置においては、接続用導体１３が接続用下地金属の開口部１６に対応する領域６において接していない部分がある。これに対して、図２に示す半導体装置においては、接続用下地金属膜の開口部の外側の領域７において接続用導体１３と接していない領域がある。
【００４６】
上記の半導体装置においては、接続用導体は実装化時の接合によって濡れ広がって径を大きく増すことはない。また、接続用導体が溶融しない固相接合の場合には、接続用導体に長さ方向に圧縮方向の応力が付加されても、非導電性樹脂の拘束により径が太くなりにくく、絶縁性が良好に保たれる。溶融が生じる場合、および固相接合の場合の両方において、接続用導体は接続用下地金属膜の周縁部を覆っていないので、その端部において一定以上にその径を増すことはできない。このような形状は接続用下地金属膜に接触する端部だけ径を細くしただけでは実現できず、接続用導体の全長にわたって径を一定限度以下にしなければ実現できない。換言すれば、接続用導体の全長にわたって径を一定限度以下に細くすることによってはじめて、接続用下地金属膜の周縁部を覆わずに当該接続用下地金属膜と接合することが可能である。上記の効果は、接続用下地金属膜の面積が接続用導体の端部よりも大きい限り、例えば、接続用導体と接続用下地金属膜との位置合わせのばらつきを考慮して、接続用下地金属膜の面積を接続用導体の端部の径よりも余裕をもって大きくした場合、またはその他の大きさの関係の場合において成り立つ。
【００４７】
この結果、各接続用導体の間の間隔は広く保たれ、接続用導体間の絶縁性が改善され、半導体装置の信頼性向上が確保される。
【００４８】
上記の半導体装置は次に示す方法によって製造される。
まず、図３に示すように、半導体基板１の上に電極パッドとなる金属膜２がＣＶＤ(Chemical Vapor Deposition)法によって成膜される。次に、図３の構成の上にレジスト５１がスピンコートにより塗布される（図４）。その後、露光およびエッチングにより、図５に示すように電極パッド２が形成された後、レジストが除去される（図６）。
【００４９】
次いで、図６の構成の上にＣＶＤ法によりガラスコート３が施され、その上に感光性ポリイミド膜４がスピンコートにより塗布されて、保護絶縁膜が形成される（図７）。この後、図８に示すように、露光およびドライエッチングにより保護絶縁膜に開口部１６があけられる。この後、図８の構成の上に接続用下地金属膜層５がＰＶＤ技術により成膜される（図９）。この後、図９の構成の上にレジストを形成した後、露光しエッチングを行い、図１０に示すように接続用下地金属膜５を形成する。
【００５０】
以上が半導体基板の製造方法である。次に絶縁回路基板の製造方法について説明する。
【００５１】
まず、絶縁回路基板に端子電極を形成する金属膜からなる電極層をラミネート法またはめっき法により形成する。次いで、上記の構成の上にレジストを形成した後、露光してエッチングする。次いで、端子電極への接続用導体のボンディングを容易にするための金属膜をめっきすることにより端子電極を形成する。その端子電極の上に接続用導体をボンディングする。この接続用導体の上面部を除いて非導電性樹脂により、基板表面、接続用導体、端子電極端部等を覆い、絶縁回路基板を完成させる。
【００５２】
接続用導体としては、はんだ、Ａｕ、その他を用いることができる。図１１に示すように、接続用導体の形状は、断面積が２つに大別される２つの部分を持ち、大きい断面積の部分の側が、接合前に予め絶縁回路基板に形成され、小さい断面積の側が接続用下地金属側に配置されることが望ましい。既に述べたように、半導体基板側に接続用導体を形成したり、さらに非導電性樹脂を形成する場合もある。
とくに、小さい断面積の側が接続用下地金属側に配置されることにより、接続用下地金属膜と接続用導体との間に介在しがちな非導電性樹脂を排除して、接合前の絶縁回路基板の接続用導体の上端部の非導電性樹脂からの露出部分を大きくできる。その結果、接続用下地金属と接続用導体との接合性が向上し、歩留りや信頼性等の向上を図ることが可能となる。
【００５３】
上記の半導体装置においては、非導電性樹脂はフィラ径の平均が１μｍ以下、またはフィラ径の最大値が５μｍ以下のフィラを含むことが望ましい。上記のフィラ径とすることにより、熱膨張率をシリコン等の半導体基板と同等にし、強度上昇も得たうえで、たとえ非導電性樹脂が介在しても、接続用下地金属膜と接続用導体との接合部の信頼性を損なうことはない。また、フィラの形状は半導体基板搭載時に接続用下地金属と接続用導体にフィラが挟まりにくいように、また、たとえ挟まっても応力が集中しにくいように球状であることが望ましい。
【００５４】
（実施の形態２）
実施の形態２における半導体装置の断面図を図１２に示す。図１２において、接続用導体１３はその断面積が大きい部分２２を接続用下地金属膜５上に接し、断面積の小さい部分２１を端子電極１２に接続している。上記の構造の半導体装置においては、接続用導体１３は半導体基板の側の接続用下地金属膜５の上に、予めボンディングされ形成されることが望ましい。
【００５５】
図１２に示す半導体装置の製造方法は、次の通りである。半導体基板の側の製造工程は、接続用下地金属膜を形成した段階の図１０の構成までは共通している。この後、はんだ等からなる接続用導体を接続用下地金属膜５の上にボンディングする。接続用導体は断面積の大きさが２つの部分に大別されるものを使用するのが好ましく、この場合には、断面積が大きい部分を接続用下地金属膜の上にボンディングさせる。その後、非導電性樹脂１４を接続用下地金属膜の周囲を覆うように、保護絶縁膜４および一部分の接続用下地金属膜の上に圧着する。
【００５６】
一方、絶縁回路基板は、端子電極を形成した段階の構成のままとする。この後、半導体基板上に設けられた接続用導体１３と絶縁回路基板上の端子電極１２との位置対応をとり、両者を接合する。
【００５７】
上記の半導体装置の構造により、製造方法の多様性を確保することができ、半導体基板に接続用導体や非導電性樹脂を設けるほうが能率が良い場合に、用いることができる。この場合、高集積化が進み電極パッド間隔が狭くなった半導体装置に対して、絶縁性を確保するために適用することが好ましいことは言うまでもない。
【００５８】
なお、非導電性樹脂を半導体基板の側に設ける方法を説明したが、接続用導体のみを半導体基板の側に設け、非導電性樹脂は絶縁回路基板の側に設け、接合の際、接続用導体の上端部で非導電性樹脂を押しのけて、接続用導体と端子電極との接合を実現してもよい。
【００５９】
（実施の形態３）
実施の形態３における半導体装置を図１３に示す。図１３を参照して、上記の半導体装置は、実施の形態１に示した半導体装置にさらにトランスファーモールドによって被覆されている。図１３に示す構造は、図１４に示すように高温高圧を印加されたエポキシ樹脂が射出成形装置により押し出され、次いで不用部分を切り落として成形される。その後、ポストベークを施し切断面の成形等を行う。
【００６０】
上記のように、トランスファーモールド３０によって被覆することにより、工場における半導体装置の製造、テスト、搬送時に、半導体基板への損傷なくハンドリングでき、また歩留り向上および高信頼性を確保することができる。
（実施の形態４）
実施の形態４における半導体装置を図１５および１６に示す。図１５および１６を参照して、本半導体装置においては、端子電極が接続用導体と接することができるように開口部をあけたソルダーレジスト３１が設けられた絶縁回路基板を備えている。図１５と１６とはソルダーレジストの形状が相違し、図１６に示すソルダーレジストの方が非導電性樹脂に及ぼす拘束は大きい。この構成により、さらに端子電極上に形成される接続用導体の形状に制限を課すことができる。さらに、非導電性樹脂との密着力が増し、歩留りおよび信頼性の向上を確保することが可能となる。
（実施の形態５）
実施の形態５における半導体装置を図１７に示す。図１７を参照して、本半導体装置においては、接続用下地金属膜と接続用導体との界面、または接続用下地金属膜近傍の接続用導体内にフィラが含まれている。半導体基板を絶縁回路基板に搭載する際、接続用下地金属膜と接続用導体との界面にある程度フィラを挟み込んでも、また、接続用導体が半田のように必要に応じて溶融し接合して接続用下地金属膜近傍の接続用導体内にある程度フィラが含まれてもよく、むしろ望ましい。実施の形態１と同様に、半導体基板と絶縁回路基板との間の間隙は予め非導電性樹脂で満たされているので、接続用導体の間の絶縁性は保たれ、高信頼性の実装半導体装置を得ることができる。また、接続用導体材料として、溶融材料を使用した場合でも、絶縁回路基板にレジスト膜を形成する必要がなく、低コスト化を図ることができる。
【００６１】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むことが意図されている。
【００６２】
【発明の効果】
本発明の半導体基板の接合方法により、高集積化のため狭くなった電極パッド間隔を有する半導体基板を、絶縁性を確保したうえで搭載することが可能となる。
【図面の簡単な説明】
【図１】 実施の形態１における第１の半導体装置の接合部周辺の断面図である。
【図２】 実施の形態１におけるその他の半導体装置の接合部周辺の断面図である。
【図３】 実施の形態１の半導体装置の電極パッド金属成膜時の構成を示す図である。
【図４】 レジスト膜塗布時の構成を示す図である。
【図５】 電極パッド金属膜エッチング後の構成を示す図である。
【図６】 レジスト除去後の構成を示す図である。
【図７】 保護絶縁膜を構成するガラスコートおよび感光性ポリイミド膜を塗布した後の構成を示す図である。
【図８】 保護絶縁膜をエッチングした後の構成を示す図である。
【図９】 図８の構成の上に接続用下地金属膜を成膜した後の構成を示す図である。
【図１０】 接続用下地金属膜をエッチングして接続用下地金属を作製した段階の図である。
【図１１】 実施の形態１におけるさらに別の半導体装置の接合部周辺の断面図である。
【図１２】 実施の形態２における半導体装置を示す断面図である。
【図１３】 トランスファーモールドに覆われた実施の形態３における半導体装置を示す断面図である。
【図１４】 トランスファーモールドによる被覆方法を示す図である。
【図１５】 ソルダーレジストを備えた実施の形態４における半導体装置を示す断面図である。
【図１６】 実施の形態４におけるもう一つのソルダーレジストを備えた半導体装置を示す断面図である。
【図１７】 接合箇所の周囲にフィラを有する実施の形態５における半導体装置を示す断面図である。
【図１８】 従来の半導体装置を示す図である。
【符号の説明】
１ 半導体基板、２ 電極パッド、３，４ 保護絶縁膜、５ 接続用下地導体、６ 開口部領域、７ 非開口部領域、１１ 絶縁回路基板、１２ 端子電極、１３ 接続用導体、１４ 非導電性樹脂、１５ フィラ、１６ 保護絶縁膜に設けた開口部、２１ 接続用導体の小断面積部分、２２ 接続用導体の大断面積部分、３０ トランスファモールド、３１ ソルダーレジスト、５１ レジスト。

Claims (2)

  1. 半導体基板を、端子電極が形成された実装面に接合する半導体基板の接合方法であって、
    前記半導体基板として、該半導体基板の表面に形成された電極パッドと、前記半導体基板の表面を覆い前記電極パッドの表面を開口する保護絶縁膜と、前記保護絶縁膜上に形成され、前記保護絶縁膜が前記電極パッドを開口する部分から前記電極パッドと接続する接続用下地金属膜とを有したものを準備し、
    前記端子電極と前記半導体基板の接続用下地金属膜との間に半田を設け、該半田を溶融させることにより、前記接続用下地金属膜と前記端子電極とを接合し、
    この接合を行なう前に、半導体基板の前記接続用下地金属膜を有した面上に非導電性樹脂が設けられるとともに、前記実装面の端子電極上には前記半田が設けられ、
    前記半田の溶融により接合している間、前記半導体基板と前記実装面との間隙には前記非導電性樹脂が前記半田の周囲を接して囲むように設けられ、
    その接合した後、前記接続用下地金属膜の外周縁を含む領域が前記半田に覆われていないことを特徴とする、半導体基板の接合方法。
  2. 半導体基板を、端子電極が形成された実装面に接合する半導体基板の接合方法であって、
    前記半導体基板として、該半導体基板の表面に形成された電極パッドと、前記半導体基板の表面を覆い前記電極パッドの表面を開口する保護絶縁膜と、前記保護絶縁膜上に形成され、前記保護絶縁膜が前記電極パッドを開口する部分から前記電極パッドと接続する接続用下地金属膜とを有したものを準備し、
    前記半導体基板を前記実装面に接合させる前に、前記実装面の端子電極上に半田が設けられると共に前記半田の周囲を接して囲むように前記実装面上に非導電性樹脂が形成されており、
    前記非導電性樹脂が前記実装面上に半田の周囲を接して囲んだ状態で前記半導体基板の接続用下地金属膜に前記半田を接触させ溶融させることにより、前記接続用下地金属膜と前記端子電極とを接合し、
    その接合した後、前記半導体基板と前記実装面との間隙は前記非導電性樹脂で充填されると共に前記接続用下地金属膜の外周縁を含む領域が前記半田に覆われていない
    ことを特徴とする半導体基板の接合方法。
JP11046199A 1999-04-19 1999-04-19 半導体基板の接合方法 Expired - Fee Related JP4121665B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11046199A JP4121665B2 (ja) 1999-04-19 1999-04-19 半導体基板の接合方法
US09/429,635 US6462425B1 (en) 1999-04-19 1999-10-29 Semiconductor device and manufacturing method thereof
KR1019990064580A KR100323194B1 (ko) 1999-04-19 1999-12-29 반도체장치 및 그 제조방법
TW089106210A TW451370B (en) 1999-04-19 2000-04-05 Semiconductor device and manufacturing method thereof
DE10018126A DE10018126A1 (de) 1999-04-19 2000-04-12 Halbleitervorrichtung und zugehöriges Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11046199A JP4121665B2 (ja) 1999-04-19 1999-04-19 半導体基板の接合方法

Publications (2)

Publication Number Publication Date
JP2000306951A JP2000306951A (ja) 2000-11-02
JP4121665B2 true JP4121665B2 (ja) 2008-07-23

Family

ID=14536309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11046199A Expired - Fee Related JP4121665B2 (ja) 1999-04-19 1999-04-19 半導体基板の接合方法

Country Status (5)

Country Link
US (1) US6462425B1 (ja)
JP (1) JP4121665B2 (ja)
KR (1) KR100323194B1 (ja)
DE (1) DE10018126A1 (ja)
TW (1) TW451370B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624500B2 (en) * 2000-11-30 2003-09-23 Kyocera Corporation Thin-film electronic component and motherboard
US7067916B2 (en) * 2001-06-20 2006-06-27 International Business Machines Corporation Extension of fatigue life for C4 solder ball to chip connection
JP2003078006A (ja) * 2001-09-04 2003-03-14 Ibiden Co Ltd 半導体チップおよびその製造方法
US6686665B1 (en) * 2002-09-04 2004-02-03 Zeevo, Inc. Solder pad structure for low temperature co-fired ceramic package and method for making the same
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8216930B2 (en) * 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
TWI478254B (zh) 2003-11-10 2015-03-21 Chippac Inc 引線上凸塊之倒裝晶片互連
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US6943103B2 (en) * 2004-01-29 2005-09-13 Tawian Semiconductor Manufacturing Co., Ltd. Methods for reducing flip chip stress
US8841779B2 (en) * 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
FR2919426B1 (fr) * 2007-07-23 2009-12-11 Commissariat Energie Atomique Procede d'enrobage de deux elements hybrides entre eux au moyen d'un materiau de brasure
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421165A (en) * 1977-07-18 1979-02-17 Nec Corp Semiconductor device
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
JPS63311745A (ja) 1987-06-15 1988-12-20 Fujitsu Ltd 半導体装置の製造方法
DE68927931T2 (de) * 1989-07-26 1997-09-18 Ibm Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP3278533B2 (ja) 1994-07-28 2002-04-30 三菱電機株式会社 樹脂封止型半導体装置の製造方法
DE69535512T2 (de) * 1994-08-12 2008-02-21 Pac Tech-Packaging Technologies Gmbh Flip-chip-verbindung mit nichtleitendem klebmittel
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
EP0951064A4 (en) * 1996-12-24 2005-02-23 Nitto Denko Corp PREPARATION OF A SEMICONDUCTOR DEVICE

Also Published As

Publication number Publication date
DE10018126A1 (de) 2000-11-02
TW451370B (en) 2001-08-21
KR20000067849A (ko) 2000-11-25
US6462425B1 (en) 2002-10-08
KR100323194B1 (ko) 2002-02-19
JP2000306951A (ja) 2000-11-02

Similar Documents

Publication Publication Date Title
JP4121665B2 (ja) 半導体基板の接合方法
EP0684644B1 (en) Method for manufacturing bump leaded film carrier type semiconductor device
KR100516816B1 (ko) 반도체장치의 제조 방법
EP1175138B1 (en) Method for mounting semiconductor element to circuit board, and semiconductor device
KR101328551B1 (ko) 반도체 장치
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
US6717252B2 (en) Semiconductor device
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US20110162204A1 (en) Integrated device
TW502348B (en) Semiconductor device having reinforced coupling between solder balls and substrate
JP3593833B2 (ja) 半導体装置
EP0482940B1 (en) Method of forming an electrical connection for an integrated circuit
JP2001223240A (ja) 半導体装置
JPH0823002A (ja) 半導体装置及びその製造方法
JP3564311B2 (ja) 柱状電極付き半導体ウエハの製造方法及び半導体装置の製造方法
KR100715410B1 (ko) 혼성 집적 회로
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
JP2002118197A (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JPS60140896A (ja) 配線基板
JP3642621B2 (ja) 導電性ポリイミド樹脂バンプ及びその形成方法
JPH0214536A (ja) フリップチップ実装構造
JP3084023B1 (ja) 半導体デバイス及びその製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
KR100477176B1 (ko) 반도체장치및이의제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees