KR100323194B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100323194B1
KR100323194B1 KR1019990064580A KR19990064580A KR100323194B1 KR 100323194 B1 KR100323194 B1 KR 100323194B1 KR 1019990064580 A KR1019990064580 A KR 1019990064580A KR 19990064580 A KR19990064580 A KR 19990064580A KR 100323194 B1 KR100323194 B1 KR 100323194B1
Authority
KR
South Korea
Prior art keywords
base metal
metal film
connection
circuit board
semiconductor substrate
Prior art date
Application number
KR1019990064580A
Other languages
English (en)
Other versions
KR20000067849A (ko
Inventor
이와사키토시히로
야스나가마사토시
야마다사토시
하라다코조
키무라미치타카
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20000067849A publication Critical patent/KR20000067849A/ko
Application granted granted Critical
Publication of KR100323194B1 publication Critical patent/KR100323194B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

좁은 전극패드 간격을 구비하는 반도체기판을, 절연성을 확보하여 절연회로기판에 탑재하는 것이 가능한 구조의 반도체장치와 그 제조방법이 얻어진다. 반도체기판(1)에 형성된 전극패드(2)와, 전극패드와 접속하는 접속용 기초금속막(5)과, 접속용 기초금속막과 절연회로기판(11) 상의 단자전극(12)과의 사이를 전기적으로 도통하는 접속용 도체(13)와, 접속용 도체의 주위를 덮고, 양쪽 기판 사이의 간극을 충전하는 비도전성 수지(14)를 구비하고, 접속용 기초금속막은, 적어도, 외부 주위를 포함하는 주변부의 영역이 접속용 도체로 피복되어 있지 않다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 절연회로기판에 실장된 반도체장치 및 그 제조방법에 관한 것으로, 특히, 접속용 도체의 접합부에서의 형상을 절연성의 관점에서 한정한 반도체장치 및 그 제조방법에 관한 것이다.
도 18에 실장화된 종래의 반도체장치의 전형예를 나타낸다. 절연회로기판에 반도체기판을 실장하여, 도 18에 나타낸 것과 같은 반도체장치를 형성하는 방법의 하나로서, 다음 방법이 알려져 있다. 즉, 전극패드(102) 상에 접속용 기초금속막(105)을 구비한 반도체기판(101)을 준비하고, 이 반도체기판을, 땜납 레지스트(solder resist)(131)를 구비하고 단자전극(112) 상에 접속용 도체(113)가 접속된 절연회로기판(111)에 위치 대응시켜, 접속용 기초금속막과 접속용 도체를 접합한다. 이 반도체기판의 절연회로기판에의 탑재에 있어서는, 접속용 도체를 용융시켜 접속용 기초금속막과 접합시킨 후에, 절연회로기판(111)과 반도체기판(101) 사이의 간극을 수지(114)로 밀봉한다. 상기의 공정에 의해서 탑재된 반도체장치의 접속용 기초금속막의 표면은 도 18에 나타낸 바와 같이, 용융하여 젖어 확장되어 지름을 증가시킨 접속용 도체(113)로 모두 피복되어 있다. 즉, 용융한 접속용 도체로 피복되어 있지 않은 접속용 기초금속막의 영역은 없다.
그렇지만, 반도체 디바이스의 고집적화에 따라 전극패드 사이의 간격은 좁은 피치로 이루어져 있다. 따라서, 상기와 같은 구조를 가진 반도체장치에 있어서는,도 18에 나타낸 바와 같이, 접속용 도체는 용융하여 접속용 기초금속막의 표면에 젖어 확장되어, 지름을 증가시키기 때문에, 접속용 도체 사이의 간극이 좁아져, 절연성을 확보하는 것이 어렵게 된다. 또한, 접속용 도체가 용융하여 젖어 확장되지 않더라도, 간단한 고체상태의 접합의 경우에도, 접속용 도체가 압축 가공되어 지름이 증가하고, 전극패드 사이가 좁아지면, 절연성이 손상되는 경우가 생긴다.
본 발명의 목적은, 좁은 전극패드 간격을 가진 반도체기판을, 절연성을 확실히 유지하면서 절연회로기판 상에 실장화할 수 있는 구조를 가진 반도체장치 및 그 제조방법을 제공하는 것에 있다.
본 발명의 반도체장치에 있어서는, 반도체기판의 주표면 상에 형성된 전극패드와, 전극패드와 반도체기판의 주표면을 덮는 보호절연막과, 보호절연막의 전극패드에 대응하는 영역에 구멍을 낸 개구부를 덮도록, 전극패드와 접속하여 형성된 접속용 기초금속막과, 절연회로기판 상에 형성된 단자전극과 접속용 기초금속막과의 사이를 전기적으로 도통하고, 절연회로기판과 반도체기판과의 사이에 가교(架橋)된 접속용 도체와, 접속용 도체의 주위를 덮고, 절연회로기판과 반도체기판 사이의 간극을 충전하는 비도전성 수지를 구비하고, 접속용 기초금속막은 적어도 외부 주위를 포함하는 주변부의 영역이 접속용 도체로 피복되어 있지 않다.
상기의 구조에 의해, 반도체장치의 고집적화가 진행하여, 전극패드의 간격이 좁아지더라도, 접속용 도체가 접속용 기초금속막 위에 젖어 확장되어 지름을 증가시키지 않기 때문에, 확실히 비도전성 수지에 의해서 접속용 도체의 사이가 충전되게 된다. 또한, 접속용 도체가 용융하지 않은 고체상태의 접합의 경우에는, 접속용 도체에 길이 방향으로 압축방향의 응력이 부가되더라도, 비도전성 수지의 구속에 의해 지름이 증가하기 어려워, 절연성이 양호하게 유지된다. 더 자세히 설명하면, 용융이 생기는 경우 및 고체상태의 접합의 경우의 양쪽에 있어서, 접속용 도체는 접속용 기초금속막의 주변부를 덮고 있지 않기 때문에, 그 단부에 있어서 일정 이상으로 그 지름을 늘리는 것은 불가능하다. 이러한 형상은 접속용 기초금속막에 접촉하는 단부만 지름을 감소시켰을 때는 실현할 수 없고, 또 접속용 도체의 전체 길이에 걸쳐 지름을 일정한도 이하로 하지 않으면 실현할 수 없다. 바꾸어 말하면, 접속용 도체의 전체 길이에 걸쳐서 지름을 일정한도 이하로 감소시킴으로써 비로소, 접속용 기초금속막의 주변부를 덮지 않고 해당 접속용 기초금속막과 접합하는 것이 가능하다. 상기의 효과는, 접속용 기초금속막의 면적이 접속용 도체의 단부보다도 큰 한, 예컨대, 접속용 도체와 접속용 기초금속막과의 위치정렬의 격차를 고려하여, 접속용 기초금속막의 면적을 접속용 도체의 단부의 지름보다도 여유를 가지고 크게 한 경우, 또는 그 밖의 크기의 관계의 경우에 있어서 성립한다.
이 때문에, 고집적화가 진행한 반도체장치에 있어서도, 상기의 접합 개소에 있어서 절연불량이 생기는 일이 없어, 제조 생산득률의 향상을 확보할 수 있고, 제조비용을 감소시키는 것도 가능해진다. 또, 상기의 접속용 기초금속막은 접속용 도체와의 전기적 도통(접합, 또는 접합 이전의 공정에서의 접속)만을 목적으로 형성된 것으로, 배선, 테스트 패드 등도 더불어 목적으로 하는 것은 아니다.
상기의 반도체장치에 있어서는, 접속용 도체로 덮혀져 있는 접속용 기초금속막의 부분이, 보호 절연막에 구멍을 낸 개구부에 대응하는 영역 중의 일부분에 한정되고, 그 일부의 영역 주위의 영역은 상기 접속용 도체로 덮혀져 있지 않는 것이 바람직하다.
상기의 구조의 채용에 의해, 접합부분은 개구부 중의 일부분의 영역에 한정되기 때문에, 보다 더 고집적화가 진행한 반도체장치에 있어서도, 절연성을 확실히 유지하여 반도체기판의 실장이 가능하게 된다.
또한, 어떤 경우에는, 상기의 반도체장치에 있어서, 접속용 도체로 덮혀져 있는 접속용 기초금속막의 부분이, 보호 절연막에 구멍을 낸 개구부에 대응하는 영역을 포함하는 접속용 기초금속막 중의 일부분에 한정되고, 그 일부의 영역의 주위의 영역은 접속용 도체로 덮혀져 있지 않는 것이 바람직하다.
반도체장치의 용도에 의해서는, 접합부분의 면적이 넓은 쪽이 바람직한 경우가 있다. 이러한 경우에는, 상기의 접합개소의 구조에 의해, 절연성을 확실히 유지한 뒤에 접합면적을 넓게 할 수 있다.
상기의 반도체장치에 있어서는, 접속용 기초금속막의 개구부에 대응하는 영역은, 반도체기판측에 움푹 패여 있어, 개구부에 대응하는 영역의 외측의 영역과의 사이에 단차를 형성하는 것이 바람직하다.
접속부분이 개구부의 일부분의 영역에 한정되는 경우에는, 접속용 도체에 있어서의 접합부분은 상기의 단차에 의해, 확장이 한층 더 엄격히 제한되기 때문에, 절연성을 확보하는 것이 용이해진다. 또한, 접합부분이 개구부를 포함하는 영역에한정되는 경우에도, 상기의 오목부는 접합 개소를 부분적으로 한정하기 때문에, 절연성의 확보가 쉬워진다.
상기의 반도체장치에 있어서, 접속용 도체는, 절연회로기판에 평행한 단면에서 평면형상이 상위한 2개의 부분으로 대별되고, 접속용 기초금속측에 작은 면적의 평면형상의 부분이 배치되는 것이 바람직하다.
접속용 도체를 상기의 형상으로 하는 것에 의해, 접합개소를 접속용 기초금속막의 개구부 대응영역 내의 더욱 좁은 영역으로 한정할 수 있고, 반도체장치의 고집적화가 진행하여, 전극패드간격이 더욱 좁게 되더라도, 접속용 도체 사이의 간격을 확실히 유지할 수 있다.
또, 상기의 탑재시의 접합에 있어서는, 접합에 있어서의 가압력을 높이기 쉬운, 또 비도전성 수지를 접합개소의 외측으로 배제하기 쉬운 등의 이유 때문에 접속용 도체의 단면적이 작은 부분을 접합부위로 하는 것이 보통이다. 즉, 단면적이 큰 부분은 반도체기판 또는 절연회로기판 위에 미리 접속되어 있다.
반도체기판의 접속용 기초금속막 상에 접속용 도체를 형성하고, 절연회로기판의 단자전극과 접속용 도체를 접합하는 경우, 또는 그 밖의 경우에는, 상기의 본 발명의 반도체장치에 있어서, 접속용 도체는 절연회로기판에 평행한 단면에서 평면형상이 상위한 2개의 부분으로 대별되고, 접속용 기초금속측에 큰 면적의 평면형상의 부분이 배치되는 것이 바람직하다.
접속용 기초금속막 위에 접속용 도체를 형성하는 공정에서는, 접속용 도체가 젖어 확장되는 일이 없기 때문에, 상기의 접속용 도체 형상의 채용에 의해, 반도체장치의 실장시의 접합에 있어서, 단자전극과 접속용 도체와의 접합개소를 좁은 영역으로 한정할 수 있다. 즉, 절연회로기판 위에 비도전성 수지가 설치되는 경우에는, 좁은 부분으로 비도전성 수지를 배제하면서 단자전극과 접합된다. 또한, 반도체기판측에 비도전성 수지가 설치되어 있는 경우에도, 단자전극과의 사이에 자주 개재하는 비도전성 수지를 배제하여 접합을 달성할 수 있다. 이것들의 접합은, 비도전성 수지에 의해 접속용 도체의 확장을 한정한 뒤에 행해진다. 이 결과, 고집적화한 반도체장치에 있어서도, 접합개소 사이의 절연을 확실히 유지하는 것이 가능해진다.
상기의 반도체장치에 있어서는, 단자전극이 접속용 도체와 전기적으로 접속할 수 있도록, 개구부가 내부에 형성된 땜납 레지스트가 절연회로기판에 더 설치되는 것이 바람직하다.
상기의 땜납 레지스트에 의해, 단자전극과 접속용 도체와의 접합개소 부근에서의 접속용 도체의 형상을 더 외측에서 한정할 수 있다. 그 결과, 접합개소 사이의 절연성을 확보한 뒤에, 보다 더 고집적화를 추진하는 것이 가능해진다. 또한, 땜납 레지스트를 사이에 개재함으로써, 비도전성 수지와 절연회로기판과의 밀착력이 증가하여, 생산득률과 신뢰성의 향상을 얻을 수 있다.
상기한 반도체장치에 있어서, 비도전성 수지에는 필러(filler)가 포함되고, 그 필러의 평균지름이 1㎛이하, 또는 필러 지름의 최대가 5㎛이하인 것이 바람직하다.
필러를 포함함으로써, 통상, 대단히 큰 비도전성 수지의 열팽창계수를 실리콘 등의 반도체기판과 동등의 열팽창계수로 하는 것이 가능하다. 또한, 비도전성 수지의 강도를 향상시키는 것도 가능하다. 덧붙여 흡수율을 감소시키는 것도 가능하다. 이것들의 비도전성 수지의 특성향상을 얻은 다음에, 비도전성 수지가 개재되더라도, 상기의 필러 지름의 범위로 함으로써, 접속용 기초금속막과 접속용 도체와의 접합부의 신뢰성을 확보할 수 있다.
상기의 반도체장치에 있어서는, 비도전성 수지에 포함되는 필러의 형상이 오직 구형인 것이 바람직하다.
필러 형상을 구형으로 함으로써, 비도전성 수지가 개재되더라도, 반도체장치의 실장시에 접속용 기초금속막과 접속용 도체와의 사이에 필러가 삽입되는 것이 어려워진다. 또한, 가령, 삽입되더라도 응력이 집중하기 어려워, 응력부하에 기인하여 접합개소의 손상이 생기는 것이 어려워진다.
어떤 상황하에서는, 상기의 반도체장치에 있어서, 접속용 기초금속과 접속용 도체와의 계면에서, 접속용 기초금속을 제외하고 상기의 계면을 포함하는 주변의 영역 중 어느 것인가에 필러가 있는 것이 바람직하다.
접속용 도체는 비도전성 수지로 접하여 둘러싸여 있기 때문에, 접합시에 접속용 기초금속막과 접속용 도체 사이에 필러를 개재하여 주변의 접속용 도체 내에, 어느 정도 필러가 혼입된다. 이러한 경우에 있어서도, 비도전성 수지의 구속에 의해 접속용 도체 사이의 절연성은 확보된다. 또한, 비도전성 수지가 설치된 절연회로기판의 단자전극에 비도전성 수지를 통해 접속용 도체를 접합하는 공정을 취한 경우에도 접속용 도체에 필러가 혼입된다. 이러한 경우라도, 상기의 이유에 의해접속용 도체 사이의 절연성은 확보된다. 그 결과, 제조방법의 다양성이 확보되어, 반도체장치의 제조비용을 감소시키는 것이 가능해진다. 게다가 그 외에, 접속용 도체로서 땝납과 같은 저융점 재료를 사용한 경우라도, 절연회로기판에 땜납 레지스트막을 형성할 필요가 없어, 저비용화를 꾀할 수 있다.
상기의 반도체장치는 트랜스퍼 몰드(transfer mold)로 피복되어 있는 것이 바람직하다.
이 결과, 반도체기판을 손상하지 않고 취급할 수 있어, 생산득률과 신뢰성의 향상을 확보하는 것이 가능해진다.
상기의 반도체장치에 있어서는, 접속용 도체의 재질이, 땝납, Au, Ag, Cu, Al, Bi, Zn, Sb, In, Pd, Si, 또는 이것들의 합금인 것이 바람직하다.
상기의 재질의 접속용 도체를 사용함으로써, 전기 저항을 높이는 일없이, 비교적 저온구역에서 접합할 수 있다. 또, 상기의 「이것들의 합금」은, 땝납, Au, Ag, Cu, Al, Bi, Zn, Sb, In, Pd, 및 Si 중의 1종 이상을 포함하면, 다른 원소를 포함해도 좋다.
본 발명의 반도체장치의 제조방법에 있어서는, 반도체기판의 주표면 위에 전극패드를 형성하는 공정과, 전극패드 및 주표면 위에 보호절연막을 형성하는 공정과, 전극패드에 대응하는 상기 보호 절연막의 영역에 개구부를 형성하는 공정과, 개구부를 막기 위해 전극패드와 접속하는 접속용 기초금속막을 보호 절연막 위에 형성하는 공정과, 절연회로기판 위에 단자전극을 형성하는 공정과, 반도체기판에 설치된 접속용 기초금속막과 절연회로기판에 설치된 단자전극을 전기적으로 도통하는 공정을 구비하는 반도체장치의 제조방법에 있어서, 절연회로기판 위에 형성된 단자전극과 반도체기판 상에 형성된 접속용 기초금속막과의 사이를 전기적으로 도통하는 접속용 도체를, 전기적 도통 공정시, 적어도 그 접합이 이루어지는 부분의 주위를 비도전성 수지로 접촉하여 둘러싼 상태로 접합함로써, 단자전극과 접속용 기초금속막과의 사이를 전기적으로 도통한다.
이 때문에 접속용 도체는 접합시, 접속용 기초금속막 위에서 젖어 확장되어 지름을 증가시키는 일이 없다. 또한, 접속용 도체가 용융하지 않은 고체상태의 접합의 경우에는, 접속용 도체에 길이방향으로 압축방향의 응력이 부가되더라도, 비도전성 수지의 구속에 의해 지름이 증가하기 어려워, 절연성이 양호하게 유지된다. 용융이 생기는 경우, 및 고체상태 접합의 경우의 양쪽에 있어서, 접속용 도체는 접속용 기초금속막의 주변을 덮고 있지 않기 때문에, 그 단부에 있어서 일정 이상으로 그 지름을 증가시키는 것은 불가능하다. 이러한 형상은 접속용 기초금속막에 접촉하는 단부만 지름을 감소시켰을 때는 실현할 수 없고, 또 접속용 도체의 전체 길이에 걸쳐 지름을 일정 한도 이하로 하지 않으면 실현 불가능하다. 상기의 효과는, 접속용 기초금속막의 면적이 접속용 도체의 단부보다도 큰 한, 예컨대, 접속용 도체와 접속용 기초금속막과의 위치정렬의 격차를 고려하여, 접속용 기초금속막의 면적을 접속용 도체의 단부의 지름보다도 여유를 가지고 크게 한 경우, 또는 그 밖의 크기의 관계의 경우에 있어서 성립한다.
이 결과, 고집적화가 진행하여, 전극패드 피치가 좁아지더라도 절연성을 확보하는 것이 가능해진다.
상기의 반도체장치의 제조방법에 있어서는, 접속용 도체의 한편의 단부를, 전기적 도통의 공정보다 이전에 절연회로기판 위에 형성된 단자전극에 미리 접속하는 공정과, 접속용 도체가 접속된 상태의 절연회로기판 위에, 접속용 도체의 주위를 접하여 둘러싸도록 비도전성 수지를 설치하는 공정을 구비하고, 전기적 도통의 공정에서, 접속용 도체의 주위를 비도전성 수지로 접촉하여 둘러싼 상태에서, 반도체기판 위에 형성된 접속용 기초금속막에, 접속용 도체의 다른 쪽의 단부를 접합하는 것이 바람직하다.
상기의 방법의 채용에 의해, 비교적 간소한 구성으로 이루어지는 절연회로기판에 대하여 접속용 도체의 본딩이나 비도전성 수지의 압착 등을 시행하기 때문에, 신뢰성과 제품 생산득률을 확보하여, 절연성을 손상하지 않고서 고집적화 반도체장치를 제조할 수 있다.
상기의 반도체장치의 제조방법에 있어서는, 어떤 조건하에서는, 접속용 도체의 한편의 단부를, 전기적 도통의 공정보다 이전에 반도체기판 위에 형성된 접속용 기초금속막에 미리 접속하는 공정과, 접속용 도체가 접속된 상태의 반도체기판 위에, 접속용 도체의 주위를 접하여 둘러싸도록 비도전성 수지를 설치하는 공정을 구비하고, 전기적 도통의 공정에서, 접속용 도체의 주위를 비도전성 수지로 접촉하여 둘러싼 상태에서, 절연회로기판 위에 형성된 단자전극에, 접속용 도체의 다른 쪽의 단부를 접합하는 것이 바람직하다.
제조라인에 의해서, 또는 그 밖의 이유에 의해서, 반도체기판측에 접속용 도체를 설치하는 쪽이 효율적인 경우가 있다. 이러한 경우, 상기의 방법을 사용함으로써, 효율을 향상시킬 수 있다.
또한, 상기의 반도체장치의 제조방법에 있어서는, 다른 조건하에서는, 접속용 도체의 한편의 단부를, 전기적 도통의 공정보다 이전에 절연회로기판 상에 형성된 단자전극에 미리 접속하는 공정과, 접속용 기초금속막이 형성된 상태의 반도체기판 위에 비도전성 수지를 설치하는 공정을 구비하고, 전기적 도통의 공정에서, 접속용 도체의 접합되는 다른 쪽의 단부는, 비도전성 수지를 배제하면서 그 주위가 비도전성 수지로 접촉하여 둘러싸인 상태에서, 반도체기판 상에 형성된 접속용 기초금속막에 접합되는 것이 바람직하다.
상기의 방법에 의해, 다른 조건하에 있어서, 효율적으로 절연성이 뛰어난 접합부를 가진 절연회로기판에 탑재된 반도체장치를 제조할 수 있다.
또한, 별도의 조건하에 있어서, 상기의 반도체장치의 제조방법은, 접속용 도체의 한편의 단부를, 전기적 도통의 공정보다 이전에 반도체기판 상에 형성된 접속용 기초금속막에 미리 접속하는 공정과, 단자전극이 형성된 상태의 절연회로기판 위에 비도전성 수지를 설치하는 공정을 구비하고, 전기적 도통의 공정에서, 접속용 도체의 접합되는 다른 쪽의 단부는, 비도전성 수지를 배제하면서 그 주위가 비도전성 수지로 접촉하여 둘러싸인 상태에서, 절연회로기판 상에 형성된 단자전극에 접합되는 것이 바람직하다.
이 결과, 상기의 별도의 조건하에 있어서, 효율적으로 절연성이 뛰어난 접합부를 가진 반도체장치를 얻을 수 있다.
더욱 별도의 조건하에 있어서, 상기의 반도체장치의 제조방법은, 절연회로기판을 덮도록 비도전성 수지를 설치하는 공정과, 단자전극에 대응하는 비도전성 수지의 영역을 개구하는 공정과, 비도전성 수지의 개구부에 접속용 도체를 성막기술로 성막하여 형성하는 공정을 구비하고, 전기적 도통의 공정에서, 절연회로기판의 접속용 도체의 단부를 반도체기판의 접속용 기초금속막에 접합하는 것이 바람직하다.
이 결과, 상기의 공정을 통과함으로써 접속용 도체와 비도전성 수지가 장착된 절연회로기판을 사용하여, 절연성이 뛰어난 접합부를 가진 절연회로기판에 탑재된 반도체장치를 효율적으로 제조할 수 있다.
도 1은 실시예1에 있어서의 제 1 반도체장치의 접합부 주변의 단면도,
도 2는 실시예1에 있어서의 그 밖의 반도체장치의 접합부 주변의 단면도,
도 3은 실시예1의 반도체장치의 전극패드 금속 성막시의 구성을 나타낸 도면,
도 4는 레지스트막 도포시의 구성을 나타낸 도면,
도 5는 전극패드 금속막 에칭후의 구성을 나타낸 도면,
도 6은 레지스트 제거후의 구성을 나타낸 도면,
도 7은 보호절연막을 구성하는 유리코트 및 감광성 폴리이미드막을 도포한 후의 구성을 나타낸 도면,
도 8은 보호절연막을 에칭한 후의 구성을 나타낸 도면,
도 9는 도 8의 구성 위에 접속용 기초금속막을 성막한 후의 구성을 나타낸 도면,
도 10은 접속용 기초금속막을 에칭하여 접속용 기초금속을 제작한 단계의 도면,
도 11은 실시예 1에 있어서의 별도의 반도체장치의 접합부 주변의 단면도,
도 12는 실시예 2에 있어서의 반도체장치를 나타낸 단면도,
도 13은 트랜스퍼 몰드로 덮힌 실시예 3에 있어서의 반도체장치를 나타낸 단면도,
도 14는 트랜스퍼 몰드에 의한 피복방법을 나타낸 도면,
도 15는 땜납 레지스트를 구비한 실시예 4에 있어서의 반도체장치를 나타낸 단면도,
도 16은 실시예 4에 있어서의 또 하나의 땜납 레지스트를 구비한 반도체장치를 나타낸 단면도,
도 17은 접합개소의 주위에 필러를 가진 실시예 5에 있어서의 반도체장치를 나타낸 단면도,
도 18은 종래의 반도체장치를 나타낸 도면.
*도면의 주요부분에 대한 부호의 설명*
1: 반도체기판 2: 전극패드
3, 4: 보호절연막 5: 접속용 기초금속막
11: 절연회로기판 12: 단자전극
13: 접속용 도체 14: 비도전성 수지
15: 필러 30: 트랜스퍼 몰드
31: 땜납 레지스트 51: 레지스트
다음에, 도면을 사용하여 본 발명의 실시예에 관해서 설명한다.
(실시예 1)
도 1 및 2를 참조하면, 상기의 반도체장치에 있어서의 반도체기판(1)은, 전극패드(2)의 부분에 개구부(16)가 형성되어 있는 보호 절연막(3,4)과, 그 개구부를 덮는 개구부보다 큰 접속용 기초금속막(5)을 갖고, 덩어리 형태의 접속용 도체(13)를 통해 절연회로기판(11)의 단자전극(12)과 전기적으로 도통되어 있다. 반도체기판(1)과 절연회로기판(11)과의 사이의 간극은 비도전성 수지(14)로 충전되어 있다. 반도체기판으로서는 실리콘 단결정기판을 사용하였다. 도 1에 나타낸 반도체장치에 있어서는, 접속용 도체(13)가 접속용 기초금속의 개구부(16)에 대응하는 영역(6)에 있어서 접하고 있지 않는 부분이 있다. 이것에 대하여, 도 2에 나타낸 반도체장치에 있어서는, 접속용 기초금속막의 개구부의 외측의 영역(7)에 있어서, 접속용 도체(13)와 접하고 있지 않는 영역이 있다.
상기의 반도체장치에 있어서, 접속용 도체는 실장화시의 접합에 의해서 젖어 확장되어 지름을 크게 증가시키는 일은 없다. 또한, 접속용 도체가 용융하지 않은 고체상태 접합의 경우에는, 접속용 도체에 길이 방향으로 압축방향의 응력이 부가되더라도, 비도전성 수지의 구속에 의해 지름이 증가되기 어려워, 절연성이 양호하게 유지된다. 용융이 생기는 경우 및 고체상태 접합의 경우의 양쪽에 있어서, 접속용 도체는 접속용 기초금속막의 주변부를 덮고 있지 않기 때문에, 그 단부에 있어서 일정 이상으로 그 지름을 증가시키는 것은 불가능하다. 이러한 형상은 접속용 기초금속막에 접촉하는 단부만 지름을 감소시켰을 때는 실현할 수 없고, 또 접속용 도체의 전체 길이에 걸쳐 지름을 일정 한도 이하로 하지 않으면 실현 불가능하다. 바꾸어 말하면, 접속용 도체의 전체 길이에 걸쳐 지름을 일정 한도 이하로 감소시킴으로써 비로소, 접속용 기초금속막의 주변부를 덮지 않고 해당 접속용 기초금속막과 접합하는 것이 가능하다. 상기의 효과는, 접속용 기초금속막의 면적이 접속용 도체의 단부보다도 큰 한, 예컨대, 접속용 도체와 접속용 기초금속막과의 위치정렬의 격차를 고려하여, 접속용 기초금속막의 면적을 접속용 도체의 단부의 지름보다도 여유를 가지고 크게 한 경우, 또는 그 밖의 크기의 관계의 경우에 있어서 성립한다.
이 결과, 각 접속용 도체 사이의 간격이 넓게 유지되어, 접속용 도체 사이의 절연성이 개선되고, 반도체장치의 신뢰성 향상도 확보된다.
상기의 반도체장치는 다음에 나타낸 방법에 의해서 제조된다.
우선, 도 3에 나타낸 바와 같이, 반도체기판(1) 위에 전극패드인 금속막(2)이 CVD(Chemical Vapor Deposition)법에 의해서 성막된다. 다음에, 도 3의 구성 위에 레지스트(51)가 스핀코트(spin coater)에 의해 도포된다(도 4). 그 후, 노광 및 에칭에 의해, 도 5에 나타낸 바와 같이 전극패드(2)가 형성된 후, 레지스트가 제거된다(도 6).
그 다음으로, 도 6의 구성 위에 CVD법에 의해 유리코트(glass coat)(3)가 시행되고, 그 위에 감광성 폴리이미드막(4)이 스핀코트에 의해 도포되어, 보호 절연막이 형성된다(도 7). 이 후, 도 8에 나타낸 바와 같이, 노광 및 드라이 에칭에 의해 보호 절연막에 개구부(16)가 형성된다. 그 다음, 도 8의 구성 위에 접속용 기초금속막층(5)이 PVD 기술에 의해 성막된다(도 9). 그 다음에, 도 9의 구성 위에 레지스트를 형성한 후, 노광하여 에칭을 행하고, 도 10에 나타낸 바와 같이 접속용 기초금속막(5)을 형성한다.
이상이 반도체기판의 제조방법이다. 다음에 절연회로기판의 제조방법에 관해서 설명한다.
우선, 절연회로기판에 단자전극을 형성하는 금속막으로 이루어진 전극층을 라미네이트(laminating)법 또는 도금법에 의해 형성한다. 이어서, 상기의 구성 위에 레지스트를 형성한 후, 노광하여 에칭한다. 그 다음으로, 단자전극에 접속용 도체의 본딩을 용이하게 하기 위해 금속막을 도금함으로써 단자전극을 형성한다. 그 단자전극 위에 접속용 도체를 본딩한다. 이 접속용 도체의 상면 부분을 제외하고는비도전성 수지로, 기판표면, 접속용 도체, 단자전극 단부 등을 덮어, 절연회로기판을 완성시킨다.
접속용 도체로서는, 땜납, Au, 그 밖의 것을 사용할 수 있다. 도 11에 나타낸 바와 같이, 접속용 도체의 형상은 단면적이 2개로 대별되는 2개의 부분을 갖고 있고, 큰 단면적의 부분이 접합 전에 미리 절연회로기판에 형성되며, 작은 단면적 측이 접속용 기초금속 측에 배치되는 것이 바람직하다. 이미 설명한 바와 같이, 반도체기판 측에 접속용 도체를 형성하거나, 더 나아가서 비도전성 수지를 형성하는 경우도 있다.
특히, 작은 단면적 측이 접속용 기초금속 측에 배치됨으로써, 접속용 기초금속막과 접속용 도체와의 사이에 자주 개재하는 비도전성 수지를 배제하여, 접합 전의 절연회로기판의 접속용 도체의 상단부의 비도전성 수지로부터의 노출부분을 크게 할 수 있다. 그 결과, 접속용 기초금속과 접속용 도체와의 접합성이 향상하여, 생산득률이나 신뢰성 등의 향상을 꾀하는 것이 가능해진다.
상기의 반도체장치에 있어서, 비도전성 수지는 필러 지름의 평균이 1㎛이하, 또는 필러 지름의 최대치가 5㎛이하의 필러를 포함하는 것이 바람직하다. 상기의 필러 지름으로 함으로써, 열팽창률을 실리콘 등의 반도체기판과 동등하게 하고, 강도상승도 얻은 후에, 가령 비도전성 수지를 개재하더라도, 접속용 기초금속막과 접속용 도체와의 접합부의 신뢰성을 손상하는 일은 없다. 또한, 필러의 형상은 반도체기판 탑재시에 접속용 기초금속과 접속용 도체에 필러가 삽입되기 어렵도록, 또한, 가령 삽입되더라도 응력이 집중하기 어렵도록 구형인 것이 바람직하다.
(실시예 2)
도 12에 있어서, 접속용 도체(13)는 그 단면적이 큰 부분(22)을 접속용 기초금속막(5) 상에 접속하고, 단면적이 작은 부분(21)을 단자전극(12)에 접속하고 있다. 상기의 구조의 반도체장치에 있어서, 접속용 도체(13)는 반도체기판 측의 접속용 기초금속막(5) 위에, 미리 본딩되어 형성되는 것이 바람직하다.
도 12에 나타낸 반도체장치의 제조방법은, 다음과 같다. 반도체기판 측의 제조공정은, 접속용 기초금속막을 형성한 단계의 도 10의 구성까지는 공통하고 있다. 이 다음에, 땜납 등으로 이루어진 접속용 도체를 접속용 기초금속막(5) 위에 본딩한다. 접속용 도체는 단면적의 크기가 2개의 부분으로 대별되는 것을 사용하는 것이 바람직하고, 이 경우에는, 단면적이 큰 부분을 접속용 기초금속막 위에 본딩시킨다. 그 후, 비도전성 수지(14)를 접속용 기초금속막의 주위를 덮도록, 보호절연막(4) 및 일부분의 접속용 기초금속막 위에 압착한다.
한편, 절연회로기판은 단자전극을 형성한 단계의 구성 그대로 한다. 이 다음, 반도체기판 상에 설치된 접속용 도체(13)와 절연회로기판 상의 단자전극(12)을 위치 대응시켜서, 양자를 접합한다.
상기의 반도체장치의 구조에 의해, 제조방법의 다양성을 확보할 수 있고, 반도체 기판에 접속용 도체나 비도전성 수지를 설치하는 쪽이 능률이 좋은 경우에, 사용할 수 있다. 이 경우, 고집적화가 진행하여 전극패드 간격이 좁게 된 반도체장치에 대하여, 절연성을 확보하기 위해서 적용하는 것이 바람직하다는 것은 말할 필요도 없다.
또, 비도전성 수지를 반도체기판 측에 설치하는 방법을 설명하였지만, 접속용 도체(1)만을 반도체기판 측에 설치하고, 비도전성 수지는 절연회로기판 측에 설치하며, 접합시, 접속용 도체의 상단부에서 비도전성 수지를 밀어내어, 접속용 도체와 단자전극과의 접합을 실현해도 좋다.
(실시예 3)
도 13을 참조하면, 상기의 반도체장치는 실시예 1에 나타낸 반도체장치에 더 트랜스퍼 몰드로 피복되어 있다. 도 13에 나타낸 구조는 도 14에 나타낸 바와 같이 고온고압이 인가된 에폭시 수지를 사출성형장치로 밀어내고, 이어서 불필요 부분을 절단하여 성형된다. 그 후, 포스트 베이크(post bake)를 시행하여 절단면의 성형 등을 행한다.
상기와 같이, 트랜스퍼 몰드(3O)로 피복함으로써, 공장에 있어서의 반도체장치의 제조, 테스트, 반송시에, 반도체기판을 손상시키지 않고 취급할 수 있고, 또한 생산득률 향상 및 높은 신뢰성을 확보할 수 있다.
(실시예 4)
도 15 및 16을 참조하면, 본 반도체장치에 있어서는, 단자전극이 접속용 도체와 접할 수 있도록 개구부를 가진 땜납 레지스트(31)가 설치된 절연회로기판을 구비하고 있다. 도 15와 16은 땜납 레지스트의 형상이 상위하고, 도 16에 나타낸땜납 레지스트 쪽이 비도전성 수지에 미치는 구속은 크다. 이 구성에 의해, 단자전극 상에 형성되는 접속용 도체의 형상에 더 제한을 과할 수 있다. 게다가, 비도전성 수지와의 밀착력이 증가하여, 생산득률 및 신뢰성의 향상을 확보하는 것이 가능해진다.
(실시예 5)
도 17을 참조하면, 본 반도체장치에 있어서는, 접속용 기초금속막과 접속용 도체와의 계면, 또는 접속용 기초금속막 근방의 접속용 도체 내에 필러가 포함되어 있다. 반도체기판을 절연회로기판에 탑재할 때, 접속용 기초금속막과 접속용 도체와의 계면에 어느 정도 필러를 삽입하더라도, 또한, 접속용 도체가 땝납과 같이 필요에 따라서 용융하여 접합하여 접속용 기초금속막 근방의 접속용도체 내에 어느 정도 필러가 포함되더라도 좋고, 오히려 바람직하다. 실시예 1과 같이, 반도체기판과 절연회로기판과의 사이의 간극은 미리 비도전성 수지로 채워져 있기 때문에, 접속용 도체 사이의 절연성이 유지되어, 높은 신뢰성의 실장 반도체장치를 얻을 수 있다. 또한, 접속용 도체재료로서, 용융재료를 사용한 경우에도, 절연회로기판에 레지스트막을 형성할 필요가 없어, 저비용화를 꾀할 수 있다.
상기에 있어서, 본 발명의 실시예에 관해서 설명하였지만, 상기에 개시된 본 발명의 실시예는 어디까지나 예시이므로, 본 발명의 범위는 이들 발명의 실시예에 한정되는 것이 아니다. 본 발명의 범위는, 특허청구의 범위의 기재에 의해서 표시되고, 더욱 특허청구의 범위의 기재와 균등의 의미 및 범위 내에서의 모든 변경을포함하는 것이 의도되어 있다.
본 발명의 반도체장치의 구조에 의해, 고집적화를 위해 좁아진 전극패드 간격을 가진 반도체기판을, 절연성을 확보한 후에 절연회로기판에 탑재하는 것이 가능해진다.

Claims (3)

  1. 반도체기판(1)의 주표면 상에 형성된 전극패드(2)와,
    상기 전극패드(2)와 반도체기판(1)의 주표면을 덮는 보호절연막(3,4)과,
    상기 보호절연막(3,4)의 상기 전극패드(2)에 대응하는 영역에 형성된 개구부를 덮도록, 상기 전극패드와 접속하여 형성된 접속용 기초금속막(5)과,
    절연회로기판(11) 상에 형성된 단자전극(12)과 상기 접속용 기초금속막(5)과의 사이를 전기적으로 도통하고, 상기 절연회로기판(11)과 반도체기판(1)과의 사이에 가교된 접속용 도체(13)와,
    상기 접속용 도체(13)의 주위를 덮고, 상기 절연회로기판(11)과 반도체기판(1)과의 사이의 간극을 충전하는 비도전성 수지(14)를 구비하고,
    상기 접속용 기초금속막(5)은, 적어도 외부 주위를 포함하는 주변부의 영역이 상기 접속용 도체(13)로 피복되어 있지 않는 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 비도전성 수지(14)에는 필러(15)가 포함되고, 그 필러의 평균지름이 1㎛이하, 또는 필러 지름의 최대가 5㎛이하인 것을 특징으로 하는 반도체장치.
  3. 반도체기판(1)의 주표면 상에 전극패드(2)를 형성하는 공정과,
    상기 전극패드(2) 및 상기 주표면 상에 보호 절연막(3, 4)을 형성하는 공정과,
    상기 전극패드에 대응하는 상기 보호 절연막의 영역에 개구부를 형성하는 공정과,
    상기 개구부를 막기 위해 상기 전극패드와 접속하는 접속용 기초금속막(5)을 상기 보호절연막(3,4) 상에 형성하는 공정과,
    절연회로기판(11) 상에 단자전극(12)을 형성하는 공정과,
    상기 반도체기판(1)에 설치된 상기 접속용 기초금속막(5)과 상기 절연회로기판(11)에 설치된 단자전극(12)을 전기적으로 도통하는 공정을 구비하는 반도체장치의 제조방법에 있어서,
    상기 절연회로기판(11) 상에 형성된 단자전극(12)과 상기 반도체기판(1) 상에 형성된 접속용 기초금속막(5)과의 사이를 전기적으로 도통시키는 접속용 도체(13)가, 상기 전기적 도통 공정시, 적어도 그 접합이 이루어지는 부분의 주위를 비도전성 수지(14)로 접촉하여 둘러싼 상태로 접합함으로써, 상기 단자전극(12)과 상기 접속용 기초금속막(5)과의 사이를 전기적으로 도통하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019990064580A 1999-04-19 1999-12-29 반도체장치 및 그 제조방법 KR100323194B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11046199A JP4121665B2 (ja) 1999-04-19 1999-04-19 半導体基板の接合方法
JP11-110461 1999-04-19

Publications (2)

Publication Number Publication Date
KR20000067849A KR20000067849A (ko) 2000-11-25
KR100323194B1 true KR100323194B1 (ko) 2002-02-19

Family

ID=14536309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064580A KR100323194B1 (ko) 1999-04-19 1999-12-29 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US6462425B1 (ko)
JP (1) JP4121665B2 (ko)
KR (1) KR100323194B1 (ko)
DE (1) DE10018126A1 (ko)
TW (1) TW451370B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624500B2 (en) * 2000-11-30 2003-09-23 Kyocera Corporation Thin-film electronic component and motherboard
US7067916B2 (en) 2001-06-20 2006-06-27 International Business Machines Corporation Extension of fatigue life for C4 solder ball to chip connection
JP2003078006A (ja) * 2001-09-04 2003-03-14 Ibiden Co Ltd 半導体チップおよびその製造方法
US6686665B1 (en) * 2002-09-04 2004-02-03 Zeevo, Inc. Solder pad structure for low temperature co-fired ceramic package and method for making the same
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
TWI378516B (en) 2003-11-10 2012-12-01 Chippac Inc Bump-on-lead flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8216930B2 (en) * 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US6943103B2 (en) * 2004-01-29 2005-09-13 Tawian Semiconductor Manufacturing Co., Ltd. Methods for reducing flip chip stress
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
FR2919426B1 (fr) * 2007-07-23 2009-12-11 Commissariat Energie Atomique Procede d'enrobage de deux elements hybrides entre eux au moyen d'un materiau de brasure
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421165A (en) * 1977-07-18 1979-02-17 Nec Corp Semiconductor device
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
JPS63311745A (ja) 1987-06-15 1988-12-20 Fujitsu Ltd 半導体装置の製造方法
EP0411165B1 (en) * 1989-07-26 1997-04-02 International Business Machines Corporation Method of forming of an integrated circuit chip packaging structure
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP3278533B2 (ja) 1994-07-28 2002-04-30 三菱電機株式会社 樹脂封止型半導体装置の製造方法
US5928458A (en) * 1994-08-12 1999-07-27 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Flip chip bonding with non conductive adhesive
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6333206B1 (en) * 1996-12-24 2001-12-25 Nitto Denko Corporation Process for the production of semiconductor device

Also Published As

Publication number Publication date
DE10018126A1 (de) 2000-11-02
TW451370B (en) 2001-08-21
US6462425B1 (en) 2002-10-08
JP4121665B2 (ja) 2008-07-23
JP2000306951A (ja) 2000-11-02
KR20000067849A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
KR100323194B1 (ko) 반도체장치 및 그 제조방법
US6153928A (en) Substrate for semiconductor package, fabrication method thereof, and stacked-type semiconductor package using the substrate
US6198165B1 (en) Semiconductor device
KR101328551B1 (ko) 반도체 장치
US6825550B2 (en) Board-on-chip packages with conductive foil on the chip surface
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
KR100516816B1 (ko) 반도체장치의 제조 방법
US6651320B1 (en) Method for mounting semiconductor element to circuit board
US20020024147A1 (en) Low-pin-count chip package and manufacturing method thereof
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
US6717252B2 (en) Semiconductor device
KR100451924B1 (ko) 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의 제조방법
US20030075804A1 (en) Wirebond structure and method to connect to a microelectronic die
US5814882A (en) Seal structure for tape carrier package
US20010038150A1 (en) Semiconductor device manufactured by package group molding and dicing method
US6890796B1 (en) Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
KR20010082088A (ko) 반도체 장치
US7378723B2 (en) Method and apparatus for decoupling conductive portions of a microelectronic device package
US20020185743A1 (en) Wafer level chip-scale package and a method for manufacturing
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
JP2974840B2 (ja) 半導体素子の実装方法
JP3676590B2 (ja) 半導体装置
JPH07254632A (ja) 半導体装置及びその製造方法
JPH09283555A (ja) 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
JPH0214536A (ja) フリップチップ実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee