JPH1022342A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1022342A JPH1022342A JP17695796A JP17695796A JPH1022342A JP H1022342 A JPH1022342 A JP H1022342A JP 17695796 A JP17695796 A JP 17695796A JP 17695796 A JP17695796 A JP 17695796A JP H1022342 A JPH1022342 A JP H1022342A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- inspection
- chip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ実装した後に半導体チップの
電気的検査を行う場合におけるその検査結果に対応する
措置のコストの上昇を防止すると共に信頼性の向上を図
る。 【解決手段】 半導体チップ１の電極２に接続されたバ
ンプ電極３を配線基板４上の配線層５に接合固定するこ
となく接触した状態で、電気的検査を行う。検査の結果
異常と判定された場合は、半導体チップ１を比較的高温
で加熱することなく、または比較的強い機械的な力を加
えることなく、配線基板４から半導体チップ１を剥離で
きるため、不良品交換を簡単に行うことができる。一
方、検査の結果正常と判定された場合には、この後に半
導体チップ１を配線基板４上の配線層５に接合固定する
ための加熱処理を１回行えば良い。
電気的検査を行う場合におけるその検査結果に対応する
措置のコストの上昇を防止すると共に信頼性の向上を図
る。 【解決手段】 半導体チップ１の電極２に接続されたバ
ンプ電極３を配線基板４上の配線層５に接合固定するこ
となく接触した状態で、電気的検査を行う。検査の結果
異常と判定された場合は、半導体チップ１を比較的高温
で加熱することなく、または比較的強い機械的な力を加
えることなく、配線基板４から半導体チップ１を剥離で
きるため、不良品交換を簡単に行うことができる。一
方、検査の結果正常と判定された場合には、この後に半
導体チップ１を配線基板４上の配線層５に接合固定する
ための加熱処理を１回行えば良い。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特に半導体チップを配線基板上にフリップチップ
実装方法によって実装する半導体装置の製造方法に関す
る。
方法、特に半導体チップを配線基板上にフリップチップ
実装方法によって実装する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ等の半導体装置の製造方法
において、半導体チップを配線基板上に実装する方法と
して、半導体チップの電極の形成面を配線基板上の配線
層に対向させて接続材料を介して接続するようにしたフ
リップチップ実装方法が知られている。
において、半導体チップを配線基板上に実装する方法と
して、半導体チップの電極の形成面を配線基板上の配線
層に対向させて接続材料を介して接続するようにしたフ
リップチップ実装方法が知られている。
【０００３】このフリップチップ実装方法によれば、半
導体チップの電極をボンディングワイヤを用いることな
く直接に配線基板上の配線層に電気的に接続することが
できるので、半導体装置の配線基板上に占める面積が小
さくなるという利点がある。また、ボンディングワイヤ
がないので浮遊容量やインダクタンスが生じないことか
ら、特に高周波用の半導体装置として優れた特性が得ら
れる。
導体チップの電極をボンディングワイヤを用いることな
く直接に配線基板上の配線層に電気的に接続することが
できるので、半導体装置の配線基板上に占める面積が小
さくなるという利点がある。また、ボンディングワイヤ
がないので浮遊容量やインダクタンスが生じないことか
ら、特に高周波用の半導体装置として優れた特性が得ら
れる。
【０００４】このようなフリップチップ実装方法を利用
した半導体装置の製造方法では、半導体チップを配線基
板上にフリップチップ実装した後に、半導体チップの電
気的検査が行われる。電気的検査は、半導体チップ自身
の良否及び回路形成の良否が確認され、検査の結果、異
常と判定された場合はその半導体チップは他の半導体チ
ップと交換されて同様な電気的検査が繰り返される。検
査の結果、正常と判定された場合は半導体チップは配線
基板上に接合固定される。
した半導体装置の製造方法では、半導体チップを配線基
板上にフリップチップ実装した後に、半導体チップの電
気的検査が行われる。電気的検査は、半導体チップ自身
の良否及び回路形成の良否が確認され、検査の結果、異
常と判定された場合はその半導体チップは他の半導体チ
ップと交換されて同様な電気的検査が繰り返される。検
査の結果、正常と判定された場合は半導体チップは配線
基板上に接合固定される。
【０００５】ここで、電気的検査は半導体チップを配線
基板上に完全に接合固定した後にこの状態で行われる。
あるいは、半導体チップを配線基板上に仮接合した後に
この状態で行われる。接合方式としては、半田等の低融
点金属を用いて接合する方式と、導電性接着剤を用いて
接合する方式が知られているが、いずれの場合にも半導
体チップの電極と配線基板上の配線層との導通が十分に
低抵抗で行われるように、比較的高温で熱を加えて接合
固定が行われている。
基板上に完全に接合固定した後にこの状態で行われる。
あるいは、半導体チップを配線基板上に仮接合した後に
この状態で行われる。接合方式としては、半田等の低融
点金属を用いて接合する方式と、導電性接着剤を用いて
接合する方式が知られているが、いずれの場合にも半導
体チップの電極と配線基板上の配線層との導通が十分に
低抵抗で行われるように、比較的高温で熱を加えて接合
固定が行われている。
【０００６】
【発明が解決しようとする課題】ところで、従来の半導
体装置の製造方法では、フリップチップ実装した後に電
気的検査を行う場合に、次のような問題がある。
体装置の製造方法では、フリップチップ実装した後に電
気的検査を行う場合に、次のような問題がある。
【０００７】先ず、半導体チップを配線基板上に完全に
接合固定した状態で行う方法では、検査の結果異常と判
定された場合は半導体チップを他の半導体チップと交換
する必要があるので、接合固定されている半導体チップ
を再び比較的高温で加熱して、または比較的強い機械的
な力を加えて配線基板から剥離する必要がある。従っ
て、不良品交換の手順が複雑になるためコストの上昇を
招き、また、配線基板やこの配線基板上の他の位置に既
に実装されている回路部品に熱的または機械的影響を与
えるため、信頼性を損なうおそれがある。
接合固定した状態で行う方法では、検査の結果異常と判
定された場合は半導体チップを他の半導体チップと交換
する必要があるので、接合固定されている半導体チップ
を再び比較的高温で加熱して、または比較的強い機械的
な力を加えて配線基板から剥離する必要がある。従っ
て、不良品交換の手順が複雑になるためコストの上昇を
招き、また、配線基板やこの配線基板上の他の位置に既
に実装されている回路部品に熱的または機械的影響を与
えるため、信頼性を損なうおそれがある。
【０００８】次に、半導体チップを配線基板上に仮接合
した状態で行う方法では、検査の結果異常と判定された
場合は半導体チップを他の半導体チップと交換する必要
があるので、上記方法と同様な問題が生ずる。それに加
えて、この方法では、検査の結果正常と判定された場合
には、この後に本接合固定のための加熱工程を行わなけ
ればならず、都合仮接合と本接合固定との２回の加熱処
理が必要になるので、さらにコストの上昇を招くことに
なる。
した状態で行う方法では、検査の結果異常と判定された
場合は半導体チップを他の半導体チップと交換する必要
があるので、上記方法と同様な問題が生ずる。それに加
えて、この方法では、検査の結果正常と判定された場合
には、この後に本接合固定のための加熱工程を行わなけ
ればならず、都合仮接合と本接合固定との２回の加熱処
理が必要になるので、さらにコストの上昇を招くことに
なる。
【０００９】本発明はこのような問題点を解決すべくな
されたものであり、フリップチップ後に半導体チップの
電気的検査を行う場合における検査結果に対応して必要
となる措置のコストの上昇を防止すると共に信頼性の向
上を図ることを目的とする。
されたものであり、フリップチップ後に半導体チップの
電気的検査を行う場合における検査結果に対応して必要
となる措置のコストの上昇を防止すると共に信頼性の向
上を図ることを目的とする。
【００１０】
【課題を解決するための手段】本発明半導体装置の製造
方法は、半導体チップを配線基板上にフリップチップ実
装方法によって実装する半導体装置の製造方法であっ
て、半導体チップの電極を配線基板上の配線層に接合固
定することなく接触した状態で電気的検査を行い、検査
の結果異常と判定された場合は半導体チップを他の半導
体チップと交換して同様な電気的検査を繰り返し、検査
の結果正常と判定された場合は半導体チップを配線基板
上に接合固定することを特徴とする。
方法は、半導体チップを配線基板上にフリップチップ実
装方法によって実装する半導体装置の製造方法であっ
て、半導体チップの電極を配線基板上の配線層に接合固
定することなく接触した状態で電気的検査を行い、検査
の結果異常と判定された場合は半導体チップを他の半導
体チップと交換して同様な電気的検査を繰り返し、検査
の結果正常と判定された場合は半導体チップを配線基板
上に接合固定することを特徴とする。
【００１１】本発明半導体装置の製造方法によれば、先
ず、半導体チップの電極を配線基板上の配線層に接合固
定することなく接触した状態で、電気的検査を行い、検
査の結果異常と判定された場合は、半導体チップを他の
半導体チップと交換して同様な電気的検査を繰り返すよ
うにし、一方、検査の結果正常と判定された場合は、こ
の半導体チップを配線基板上に接合固定するので、フリ
ップチップ後に半導体チップの電気的検査を行う場合に
おける検査結果に対応して必要となる措置のコストの上
昇を防止するとともに信頼性の向上を図ることができ
る。
ず、半導体チップの電極を配線基板上の配線層に接合固
定することなく接触した状態で、電気的検査を行い、検
査の結果異常と判定された場合は、半導体チップを他の
半導体チップと交換して同様な電気的検査を繰り返すよ
うにし、一方、検査の結果正常と判定された場合は、こ
の半導体チップを配線基板上に接合固定するので、フリ
ップチップ後に半導体チップの電気的検査を行う場合に
おける検査結果に対応して必要となる措置のコストの上
昇を防止するとともに信頼性の向上を図ることができ
る。
【００１２】
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。
従って詳細に説明する。
【００１３】図１（Ａ）乃至（Ｃ）は本発明半導体装置
の製造方法の第１の実施の形態を示す断面図である。以
下、図面を参照して、工程順に説明する。
の製造方法の第１の実施の形態を示す断面図である。以
下、図面を参照して、工程順に説明する。
【００１４】（Ａ）まず、図１（Ａ）に示すように、半
導体チップ１及び配線基板４を用意する。２は半導体チ
ップ１の表面に形成された例えばアルミニウム（Ａｌ）
からなる電極で、全面にアレー状に配置されている。説
明を簡単にするために、電極２は少ない数で図示してい
るが、実際には数１０個あるいは数１００個が配置され
ている。３は電極２に形成された例えば金（Ａｕ）から
なるバンプ電極で、メッキ法あるいは蒸着法などによっ
て形成される。このバンプ電極３は、半導体チップ１を
後述するように配線基板４上にフリップチップ実装する
際に、配線基板４と十分な間隔を確保するために用いら
れる。
導体チップ１及び配線基板４を用意する。２は半導体チ
ップ１の表面に形成された例えばアルミニウム（Ａｌ）
からなる電極で、全面にアレー状に配置されている。説
明を簡単にするために、電極２は少ない数で図示してい
るが、実際には数１０個あるいは数１００個が配置され
ている。３は電極２に形成された例えば金（Ａｕ）から
なるバンプ電極で、メッキ法あるいは蒸着法などによっ
て形成される。このバンプ電極３は、半導体チップ１を
後述するように配線基板４上にフリップチップ実装する
際に、配線基板４と十分な間隔を確保するために用いら
れる。
【００１５】一方、配線基板４は例えばガラスエポキシ
材料、セラミックなどの絶縁性材料が用いられて、この
配線基板４上には例えば銅（Ｃｕ）からなる配線層５が
形成されている。この配線層５は、半導体チップ１の電
極２に接続されたバンプ電極３と対応した位置に形成さ
れるようにパターニングされ、通常のプリント配線基板
の製造技術を適用することにより、容易に形成すること
ができる。
材料、セラミックなどの絶縁性材料が用いられて、この
配線基板４上には例えば銅（Ｃｕ）からなる配線層５が
形成されている。この配線層５は、半導体チップ１の電
極２に接続されたバンプ電極３と対応した位置に形成さ
れるようにパターニングされ、通常のプリント配線基板
の製造技術を適用することにより、容易に形成すること
ができる。
【００１６】（Ｂ）次に、図１（Ｂ）に示すように、製
造用治具７を用いて半導体チップ１を裏面から保持した
状態で、半導体チップ１の電極２の形成面を配線基板４
上の配線層５に対向させた後、例えば半田、あるいは導
電性の粒子が混入された導電性接着剤などの接続材料６
を介して、製造用治具７によって半導体チップ１を配線
基板４に対して機械的に押し付けることで、バンプ電極
３を配線層５に接合固定することなく接触させる。製造
用治具７によって半導体チップ１を押し付ける度合い
は、電極２及びバンプ電極３を含めた構造を破壊しない
程度に設定する。これにより、物理的に接触した状態が
得られるとともに、電気的に導通した状態が得られる。
次に、配線基板４上の各配線層５に電気的検査装置８を
接続して、電気的検査を行う。この電気的検査は、半導
体チップ１自身の良否及びバンプ電極３を介した回路形
成の良否を確認する。
造用治具７を用いて半導体チップ１を裏面から保持した
状態で、半導体チップ１の電極２の形成面を配線基板４
上の配線層５に対向させた後、例えば半田、あるいは導
電性の粒子が混入された導電性接着剤などの接続材料６
を介して、製造用治具７によって半導体チップ１を配線
基板４に対して機械的に押し付けることで、バンプ電極
３を配線層５に接合固定することなく接触させる。製造
用治具７によって半導体チップ１を押し付ける度合い
は、電極２及びバンプ電極３を含めた構造を破壊しない
程度に設定する。これにより、物理的に接触した状態が
得られるとともに、電気的に導通した状態が得られる。
次に、配線基板４上の各配線層５に電気的検査装置８を
接続して、電気的検査を行う。この電気的検査は、半導
体チップ１自身の良否及びバンプ電極３を介した回路形
成の良否を確認する。
【００１７】（Ｃ）検査の結果正常と判定された場合
は、図１（Ｃ）に示すように、加熱処理を施して接続材
料６を溶融して、半導体チップ１を配線基板４上に接合
固定してフリップチップ実装する。一方、検査の結果異
常と判定された場合は、製造用治具７を除いた後、半導
体チップ１に軽く力を加えることにより、配線基板４か
ら剥離する。この場合、半導体チップ１のバンプ電極３
は配線基板４上の配線層５に接合固定されることなく接
触しているだけなので、簡単に取り除くことができる。
続いて、他の半導体チップ１と交換して、この新しい半
導体チップ１に対して、同様な方法により電気的検査を
行う。
は、図１（Ｃ）に示すように、加熱処理を施して接続材
料６を溶融して、半導体チップ１を配線基板４上に接合
固定してフリップチップ実装する。一方、検査の結果異
常と判定された場合は、製造用治具７を除いた後、半導
体チップ１に軽く力を加えることにより、配線基板４か
ら剥離する。この場合、半導体チップ１のバンプ電極３
は配線基板４上の配線層５に接合固定されることなく接
触しているだけなので、簡単に取り除くことができる。
続いて、他の半導体チップ１と交換して、この新しい半
導体チップ１に対して、同様な方法により電気的検査を
行う。
【００１８】このような本発明半導体装置の製造方法に
よれば、半導体チップ１のバンプ電極３を配線基板４の
配線層５に接合固定することなく接触した状態で電気的
検査を行うので、検査の結果異常と判定された場合は、
半導体チップ１を比較的高温で加熱することなく、また
は比較的強い機械的な力を加えることなく配線基板４か
ら半導体チップ１を剥離できるため、不良品交換を簡単
に行うことができる。依って、コストの上昇を招くこと
はなく、また、他の回路部品に熱的または機械的影響を
与えることはないため、信頼性を損なうおそれはなくな
る。
よれば、半導体チップ１のバンプ電極３を配線基板４の
配線層５に接合固定することなく接触した状態で電気的
検査を行うので、検査の結果異常と判定された場合は、
半導体チップ１を比較的高温で加熱することなく、また
は比較的強い機械的な力を加えることなく配線基板４か
ら半導体チップ１を剥離できるため、不良品交換を簡単
に行うことができる。依って、コストの上昇を招くこと
はなく、また、他の回路部品に熱的または機械的影響を
与えることはないため、信頼性を損なうおそれはなくな
る。
【００１９】一方、検査の結果正常と判定された場合に
は、この後に半導体チップ１を配線基板４上の配線層５
に接合固定するための加熱処理を行えば良いので、この
１回の加熱処理を行うだけで目的を達成できるため、コ
ストアップの上昇を招くことはなくなる。
は、この後に半導体チップ１を配線基板４上の配線層５
に接合固定するための加熱処理を行えば良いので、この
１回の加熱処理を行うだけで目的を達成できるため、コ
ストアップの上昇を招くことはなくなる。
【００２０】従って、本発明半導体装置の製造方法によ
れば、フリップチップ実装した後に半導体チップの電気
的検査を行う場合にその検査の結果に対応して必要とな
る措置のコストの上昇を防止するとともに信頼性の向上
を図ることができる。
れば、フリップチップ実装した後に半導体チップの電気
的検査を行う場合にその検査の結果に対応して必要とな
る措置のコストの上昇を防止するとともに信頼性の向上
を図ることができる。
【００２１】図２（Ａ）乃至（Ｃ）は本発明半導体装置
の製造方法の第２の実施の形態を示す断面図である。
の製造方法の第２の実施の形態を示す断面図である。
【００２２】（Ａ）先ず、図２（Ａ）に示すように、表
面に例えばアルミニウム（Ａｌ）からなる電極２が形成
された半導体チップ１と配線基板４を用意する。半導体
チップの電極２は全面にアレー状に配置されている。
面に例えばアルミニウム（Ａｌ）からなる電極２が形成
された半導体チップ１と配線基板４を用意する。半導体
チップの電極２は全面にアレー状に配置されている。
【００２３】配線基板４は、例えば銅（Ｃｕ）からなる
配線層５が表面に形成されており、該配線層５は半導体
チップ１の電極２と対応した位置に形成されるようにパ
ターニングされ、この配線層５上にはメッキ法あるいは
蒸着法などによって例えば金（Ａｕ）からなるバンプ電
極３が形成されている。このバンプ電極３は、半導体チ
ップ１を後述するように配線基板４上にフリップチップ
実装する際に、配線基板４と十分な間隔を確保するため
に用いられる。
配線層５が表面に形成されており、該配線層５は半導体
チップ１の電極２と対応した位置に形成されるようにパ
ターニングされ、この配線層５上にはメッキ法あるいは
蒸着法などによって例えば金（Ａｕ）からなるバンプ電
極３が形成されている。このバンプ電極３は、半導体チ
ップ１を後述するように配線基板４上にフリップチップ
実装する際に、配線基板４と十分な間隔を確保するため
に用いられる。
【００２４】（Ｂ）続いて、図２（Ｂ）に示すように、
製造用治具７を用いて半導体チップ１を裏面から保持し
た状態で、半導体チップ１の電極２の形成面を配線基板
４上の配線層５に対向させた後、例えば半田、あるいは
導電性の粒子が混入された導電性接着剤などの接続材料
６を介して、製造用治具７によって半導体チップ１を配
線基板４に対して機械的に押し付けることで、バンプ電
極３を電極２に接合固定することなく接触させる。製造
用治具７によって半導体チップ１を押し付ける度合い
は、電極２及びバンプ電極３を含めた構造を破壊しない
程度に設定する。これにより、物理的に接触した状態が
得られるとともに、電気的に導通した状態が得られる。
次に、配線基板４上の各配線層５に電気的検査装置８を
接続して、電気的検査を行う。この電気的検査は、半導
体チップ１自身の良否及びバンプ電極３を介した回路形
成の良否を確認する。
製造用治具７を用いて半導体チップ１を裏面から保持し
た状態で、半導体チップ１の電極２の形成面を配線基板
４上の配線層５に対向させた後、例えば半田、あるいは
導電性の粒子が混入された導電性接着剤などの接続材料
６を介して、製造用治具７によって半導体チップ１を配
線基板４に対して機械的に押し付けることで、バンプ電
極３を電極２に接合固定することなく接触させる。製造
用治具７によって半導体チップ１を押し付ける度合い
は、電極２及びバンプ電極３を含めた構造を破壊しない
程度に設定する。これにより、物理的に接触した状態が
得られるとともに、電気的に導通した状態が得られる。
次に、配線基板４上の各配線層５に電気的検査装置８を
接続して、電気的検査を行う。この電気的検査は、半導
体チップ１自身の良否及びバンプ電極３を介した回路形
成の良否を確認する。
【００２５】検査の結果正常と判定された場合は、図２
（Ｃ）に示すように、加熱処理を施して接続材料６を溶
融して、半導体チップ１を配線基板４上に接合固定して
フリップチップ実装する。一方、検査の結果異常と判定
された場合は、製造用治具７を除いた後、半導体チップ
１に軽く力を加えることにより、配線基板４から剥離す
る。この場合、配線基板４のバンプ電極３は半導体チッ
プ１の電極２に接合固定されることなく接触しているだ
けなので、半導体チップ１を簡単に取り除くことができ
る。続いて、他の半導体チップ１と交換して、この新し
い半導体チップ１に対して、同様な方法により電気的検
査を行う。
（Ｃ）に示すように、加熱処理を施して接続材料６を溶
融して、半導体チップ１を配線基板４上に接合固定して
フリップチップ実装する。一方、検査の結果異常と判定
された場合は、製造用治具７を除いた後、半導体チップ
１に軽く力を加えることにより、配線基板４から剥離す
る。この場合、配線基板４のバンプ電極３は半導体チッ
プ１の電極２に接合固定されることなく接触しているだ
けなので、半導体チップ１を簡単に取り除くことができ
る。続いて、他の半導体チップ１と交換して、この新し
い半導体チップ１に対して、同様な方法により電気的検
査を行う。
【００２６】このような本発明半導体装置の製造方法に
よっても、半導体チップ１の電極２と配線基板４のバン
プ電極３とは接合固定されることなく接触した状態で電
気的検査を行うので、検査の結果異常と判定された場合
は、半導体チップ１を比較的高温で加熱することなく、
または比較的強い機械的な力を加えることなく配線基板
４から半導体チップ１を剥離できるため、不良品交換を
簡単に行うことができる。
よっても、半導体チップ１の電極２と配線基板４のバン
プ電極３とは接合固定されることなく接触した状態で電
気的検査を行うので、検査の結果異常と判定された場合
は、半導体チップ１を比較的高温で加熱することなく、
または比較的強い機械的な力を加えることなく配線基板
４から半導体チップ１を剥離できるため、不良品交換を
簡単に行うことができる。
【００２７】依って、コストの上昇を招くことはなく、
また、他の回路部品に熱的または機械的影響を与えない
ため、信頼性を損なうおそれはなくなる。
また、他の回路部品に熱的または機械的影響を与えない
ため、信頼性を損なうおそれはなくなる。
【００２８】一方、検査の結果正常と判定された場合に
は、この後に半導体チップ１を配線基板４上の配線層５
に接合固定するための加熱処理を行えば良いので、この
１回の加熱処理を行うだけで目的を達成できるため、コ
ストアップの上昇を招くことはなくなる。
は、この後に半導体チップ１を配線基板４上の配線層５
に接合固定するための加熱処理を行えば良いので、この
１回の加熱処理を行うだけで目的を達成できるため、コ
ストアップの上昇を招くことはなくなる。
【００２９】従って、本発明半導体装置の製造方法によ
っても、フリップチップ実装した後に半導体チップの電
気的検査を行う場合における、検査結果に対応して必要
となる措置のコストの上昇を防止するとともに信頼性の
向上を図ることができる。
っても、フリップチップ実装した後に半導体チップの電
気的検査を行う場合における、検査結果に対応して必要
となる措置のコストの上昇を防止するとともに信頼性の
向上を図ることができる。
【００３０】
【実施例】尚、本発明の変形例として、複数の半導体チ
ップ１を同時に配線基板４上に接合固定することなく接
触した状態で、電気的検査を行うことも可能である。こ
の場合は、検査の結果異常と判定された場合に不良品の
半導体チップ１のみを配線基板４から剥離して他の半導
体チップ１と交換して、同様な電気的検査を繰り返すよ
うにすれば良い。
ップ１を同時に配線基板４上に接合固定することなく接
触した状態で、電気的検査を行うことも可能である。こ
の場合は、検査の結果異常と判定された場合に不良品の
半導体チップ１のみを配線基板４から剥離して他の半導
体チップ１と交換して、同様な電気的検査を繰り返すよ
うにすれば良い。
【００３１】
【発明の効果】以上述べたように、本発明半導体装置の
製造方法によれば、半導体チップの電極を配線基板上の
配線層に接合固定することなく接触した状態で電気的検
査を行うので、フリップチップ実装した後に半導体チッ
プの電気的検査を行う場合における検査結果に対応して
必要となる措置のコストの上昇を防止するとともに信頼
性の向上を図ることができる。
製造方法によれば、半導体チップの電極を配線基板上の
配線層に接合固定することなく接触した状態で電気的検
査を行うので、フリップチップ実装した後に半導体チッ
プの電気的検査を行う場合における検査結果に対応して
必要となる措置のコストの上昇を防止するとともに信頼
性の向上を図ることができる。
【図１】（Ａ）乃至（Ｃ）は本発明半導体装置の製造方
法の第１の実施の形態を示す断面図である。
法の第１の実施の形態を示す断面図である。
【図２】（Ａ）乃至（Ｃ）は本発明半導体装置の製造方
法の第２の実施の形態を示す断面図である。
法の第２の実施の形態を示す断面図である。
１…半導体チップ、２…電極、３…バンプ電極、４…配
線基板、５…配線層、６…接続材料、７…製造用治具、
８…電気的検査装置。
線基板、５…配線層、６…接続材料、７…製造用治具、
８…電気的検査装置。
Claims (4)
- 【請求項１】 半導体チップを配線基板上にフリップチ
ップ実装方法によって実装する半導体装置の製造方法で
あって、 上記半導体チップの電極を上記配線基板上の配線層に接
合固定することなく接触した状態で電気的検査を行い、
検査の結果異常と判定された場合は上記半導体チップを
他の半導体チップと交換して同様な電気的検査を繰り返
し、検査の結果正常と判定された場合は上記半導体チッ
プを配線基板上に接合固定することを特徴とする半導体
装置の製造方法。 - 【請求項２】 半導体チップの電極と上記配線基板上の
配線層とを接続材料を介して接触させることを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 半導体チップを上記配線基板に対して機
械的に押し付けることを特徴とする請求項１または２記
載の半導体装置の製造方法。 - 【請求項４】 電気的検査は、半導体チップ自身の良否
の確認及び半導体チップの電極を介した回路形成の良否
を確認するために行うことを特徴とする請求項１、２又
は３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17695796A JPH1022342A (ja) | 1996-07-08 | 1996-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17695796A JPH1022342A (ja) | 1996-07-08 | 1996-07-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1022342A true JPH1022342A (ja) | 1998-01-23 |
Family
ID=16022680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17695796A Pending JPH1022342A (ja) | 1996-07-08 | 1996-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1022342A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186325A (ja) * | 2004-12-02 | 2006-07-13 | Seiko Instruments Inc | 超音波振動接合装置 |
| US7262079B2 (en) * | 2005-02-10 | 2007-08-28 | Altera Corporation | Consolidated flip chip BGA assembly process and apparatus |
| JP2011179958A (ja) * | 2010-03-01 | 2011-09-15 | Fujitsu Ltd | 半導体回路の試験方法及び試験装置 |
-
1996
- 1996-07-08 JP JP17695796A patent/JPH1022342A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186325A (ja) * | 2004-12-02 | 2006-07-13 | Seiko Instruments Inc | 超音波振動接合装置 |
| US7262079B2 (en) * | 2005-02-10 | 2007-08-28 | Altera Corporation | Consolidated flip chip BGA assembly process and apparatus |
| JP2011179958A (ja) * | 2010-03-01 | 2011-09-15 | Fujitsu Ltd | 半導体回路の試験方法及び試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05211202A (ja) | 複合フリップ・チップ半導体装置とその製造およびバーンインの方法 | |
| JP2000208696A (ja) | 電子半導体素子、多重チップモジュ―ル及びその列 | |
| US6717252B2 (en) | Semiconductor device | |
| JPH0613427A (ja) | 電子部品の電極とリードとの接合方法 | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPH05267393A (ja) | 半導体装置及びその製造方法 | |
| JPH1022342A (ja) | 半導体装置の製造方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JP3456576B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002252309A (ja) | 半導体チップのパッケージ構造及びパッケージ方法 | |
| JP2001176940A (ja) | 半導体モジュールの製造方法 | |
| JP2004146540A (ja) | 接続型回路基板ならびに製造方法 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JP3449997B2 (ja) | 半導体素子のテスト方法、そのテスト基板 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JPH11224886A (ja) | 半導体素子の実装構造 | |
| JPS61279139A (ja) | 混成集積回路装置 | |
| JP3598058B2 (ja) | 回路基板 | |
| JPH11149969A (ja) | 半導体装置の検査装置用ソケット | |
| JPH09102517A (ja) | 半導体装置 | |
| JPS624331A (ja) | ワイヤボンデイング方法 | |
| JPH0712892A (ja) | 半導体素子の検査治具及び検査方法 |