JPS61279139A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS61279139A JPS61279139A JP12100585A JP12100585A JPS61279139A JP S61279139 A JPS61279139 A JP S61279139A JP 12100585 A JP12100585 A JP 12100585A JP 12100585 A JP12100585 A JP 12100585A JP S61279139 A JPS61279139 A JP S61279139A
- Authority
- JP
- Japan
- Prior art keywords
- film
- chips
- semiconductor chip
- integrated circuit
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は混成集積回路装置に関し、特に基板上に異方性
導電膜を介して半導体チップ全実装した混成集積回路装
置に関する。
導電膜を介して半導体チップ全実装した混成集積回路装
置に関する。
従来、この種の混成集積回路装置として例えば第２図に
縦断面図を示したものが知られている。
縦断面図を示したものが知られている。
第２図において基板２１上には所定形状の導体パターン
２２が設けらｎている。また、半導体チップ２３にはハ
ンダバンプ２４が設けら扛ており、ハンダバンプ２４は
導体パターン２２と直接電気的に接続さｔている。半導
体チップ２３の周囲は樹脂２５で覆わ扛ている。ハンダ
バンプ２４と基板上の導体パターン２２は、通常リフロ
ー炉全用 ゛い一括はんだ付けさｎる〇 〔発明が解決しようとする問題点〕 近年、混成集積回路装置において装置の集積度を高める
ために多層配線した高価な単一基板上に集積度の高い高
価な半導体チップ全多数搭載する傾向にある。このよう
な高価な部品の集合体である装置の価格は実装の歩留り
により左右さ扛るが、搭載する部品数が増大するに伴な
い歩留シが低下することは避けら扛ない。そこで歩留り
向上の対策として基板上に搭載した部品のうちから実装
等で不良になりた部品を検出し、そＡｋ良品で置き換え
、残シの高価な部品や基板を生かすことが極めて重要と
なりつつある。ところが、従来の混成集積回路装置では
、半導体チップと基板の導体パターンは強固に接着さｔ
ている０従って一部の不良チップを良品チップに置き換
え修理することは極めて難しく、また修理できるにして
も修理品の歩留りが極めて低いという欠点があるＯ〔問
題点全解決するための手段〕 本発明の混成集積回路装置は、基板に設けられた導体パ
ターンと半導体チップに設けられたバング電極とが、膜
の厚み方向には導電性をもち、膜の面方向には絶縁性を
もつ異方性導電膜を介して、電気的に接続さ扛ているこ
とを特徴とする０〔実施例〕 次に、本発明について図面を参照して説明する０第１図
は本発明の一実施例の縦断面図であるＯ基板１１土には
所定形状の導体パターン１２が設けら扛ている。また、
半導体チップ１３にはバンブ電極１４が設けらｔており
、バング電極１４は異方性導電膜１６の導電性部分１６
ａｔ＝介して導体パターン１２と電気的に接続さｎてい
る０半導体チッグ１３の周囲は樹脂１５で覆わ扛ている
０上述の装置は、所定形状の導体パターン１２が設けら
ｎた基板１１とバング電極１４が設けらｎた半導体チッ
プ１３との間に異方性導電膜１６全はさみ、導体パター
ン１２とバンブ電極】４と全位置合せして熱圧着し、そ
ｊｌ、により異方性導電膜１６に４電性部分１６ａ′ｆ
ｔ形成し、その後半導体チップ１３の周囲を樹脂】５で
梳うことにより完成さｎる。ここで使用した異方性導電
膜１６は、電気的絶縁性の樹脂中にニッケル（Ｎｉ）、
カーボン（Ｃ）、銅（Ｃｕ）等の微粒子を分散させたも
のである。例えば、ソニーケミカル社から市販さｎてい
る異方性導電膜ＣＰ２１２４（製品番号）を使用するこ
とができる。この異方性導電膜は熱圧着することによジ
対向する電極間方向では導電性を有し、そｒに直交する
方向では絶縁性を有する。また膜厚は３０μｍ程度まで
薄くできるので実装に要する空間が増大することはない
。この異方性導電膜１６は比較的低温（２００℃以下）
で熱圧着による電気的接続が可能であり、かつ従来の半
田付に比較して接着力が弱いので低温で容易に接続部の
剥離ができる。従って、半導体チップ１３を樹脂】５で
封止する前にその検査を行なえば、容易に不良の半導体
チップを良品の半導体チップで置き換え修理することが
できる０また、本実施例では異方性導電膜として、熱圧
着することにより導電異方性が生ずるものを用いたが、
膜自体が膜の厚み方° 向に導電性を有し膜の面方向
に絶縁性を有する導電異方性を備えたものを用いてもよ
い。なお、本実施例による熱圧着で接続強度が不十分の
場合は、樹脂１５に硬化時の収縮性が大きい材料を選定
することにより十分な接続強度がえら扛る０〔発明の効
果〕 以上説明したように本発明は、異方性導電膜を介して半
導体チップのバンブ電極と基板の導体パターンを電気的
に接続する。この異方性導電膜を用いると、従来に比べ
て接続部の電気抵抗は高くなるが、異方性導電膜は電極
との接着力が弱いので接続部の剥離が簡単にできるので
、基板に搭載した半導体チップ中の一部の不良チップを
容易に取除き、良品チップと置き換え修理ができる０す
なわち装置の歩留り全大幅に向上させる効果があシ、価
格の大幅な低減ができる。
２２が設けらｎている。また、半導体チップ２３にはハ
ンダバンプ２４が設けら扛ており、ハンダバンプ２４は
導体パターン２２と直接電気的に接続さｔている。半導
体チップ２３の周囲は樹脂２５で覆わ扛ている。ハンダ
バンプ２４と基板上の導体パターン２２は、通常リフロ
ー炉全用 ゛い一括はんだ付けさｎる〇 〔発明が解決しようとする問題点〕 近年、混成集積回路装置において装置の集積度を高める
ために多層配線した高価な単一基板上に集積度の高い高
価な半導体チップ全多数搭載する傾向にある。このよう
な高価な部品の集合体である装置の価格は実装の歩留り
により左右さ扛るが、搭載する部品数が増大するに伴な
い歩留シが低下することは避けら扛ない。そこで歩留り
向上の対策として基板上に搭載した部品のうちから実装
等で不良になりた部品を検出し、そＡｋ良品で置き換え
、残シの高価な部品や基板を生かすことが極めて重要と
なりつつある。ところが、従来の混成集積回路装置では
、半導体チップと基板の導体パターンは強固に接着さｔ
ている０従って一部の不良チップを良品チップに置き換
え修理することは極めて難しく、また修理できるにして
も修理品の歩留りが極めて低いという欠点があるＯ〔問
題点全解決するための手段〕 本発明の混成集積回路装置は、基板に設けられた導体パ
ターンと半導体チップに設けられたバング電極とが、膜
の厚み方向には導電性をもち、膜の面方向には絶縁性を
もつ異方性導電膜を介して、電気的に接続さ扛ているこ
とを特徴とする０〔実施例〕 次に、本発明について図面を参照して説明する０第１図
は本発明の一実施例の縦断面図であるＯ基板１１土には
所定形状の導体パターン１２が設けら扛ている。また、
半導体チップ１３にはバンブ電極１４が設けらｔており
、バング電極１４は異方性導電膜１６の導電性部分１６
ａｔ＝介して導体パターン１２と電気的に接続さｎてい
る０半導体チッグ１３の周囲は樹脂１５で覆わ扛ている
０上述の装置は、所定形状の導体パターン１２が設けら
ｎた基板１１とバング電極１４が設けらｎた半導体チッ
プ１３との間に異方性導電膜１６全はさみ、導体パター
ン１２とバンブ電極】４と全位置合せして熱圧着し、そ
ｊｌ、により異方性導電膜１６に４電性部分１６ａ′ｆ
ｔ形成し、その後半導体チップ１３の周囲を樹脂】５で
梳うことにより完成さｎる。ここで使用した異方性導電
膜１６は、電気的絶縁性の樹脂中にニッケル（Ｎｉ）、
カーボン（Ｃ）、銅（Ｃｕ）等の微粒子を分散させたも
のである。例えば、ソニーケミカル社から市販さｎてい
る異方性導電膜ＣＰ２１２４（製品番号）を使用するこ
とができる。この異方性導電膜は熱圧着することによジ
対向する電極間方向では導電性を有し、そｒに直交する
方向では絶縁性を有する。また膜厚は３０μｍ程度まで
薄くできるので実装に要する空間が増大することはない
。この異方性導電膜１６は比較的低温（２００℃以下）
で熱圧着による電気的接続が可能であり、かつ従来の半
田付に比較して接着力が弱いので低温で容易に接続部の
剥離ができる。従って、半導体チップ１３を樹脂】５で
封止する前にその検査を行なえば、容易に不良の半導体
チップを良品の半導体チップで置き換え修理することが
できる０また、本実施例では異方性導電膜として、熱圧
着することにより導電異方性が生ずるものを用いたが、
膜自体が膜の厚み方° 向に導電性を有し膜の面方向
に絶縁性を有する導電異方性を備えたものを用いてもよ
い。なお、本実施例による熱圧着で接続強度が不十分の
場合は、樹脂１５に硬化時の収縮性が大きい材料を選定
することにより十分な接続強度がえら扛る０〔発明の効
果〕 以上説明したように本発明は、異方性導電膜を介して半
導体チップのバンブ電極と基板の導体パターンを電気的
に接続する。この異方性導電膜を用いると、従来に比べ
て接続部の電気抵抗は高くなるが、異方性導電膜は電極
との接着力が弱いので接続部の剥離が簡単にできるので
、基板に搭載した半導体チップ中の一部の不良チップを
容易に取除き、良品チップと置き換え修理ができる０す
なわち装置の歩留り全大幅に向上させる効果があシ、価
格の大幅な低減ができる。
第１図は本発明の一実施例による混成集積回路装置の縦
断面図、第２図は従来の混成集積回路装置の縦断面図で
ある。 １１．２１・・・・・・基板、１２．２２・・・・・・
導体パターン、１３．２３・・・・・・半導体チップ、
１４・・・・・・バング電極、１５．２５・・・・・・
樹脂、１６・・・・・・異方性導電膜、１６ａ・・・・
・・導電性部分、２４・・・・・・ノ・ンダバンブ。
断面図、第２図は従来の混成集積回路装置の縦断面図で
ある。 １１．２１・・・・・・基板、１２．２２・・・・・・
導体パターン、１３．２３・・・・・・半導体チップ、
１４・・・・・・バング電極、１５．２５・・・・・・
樹脂、１６・・・・・・異方性導電膜、１６ａ・・・・
・・導電性部分、２４・・・・・・ノ・ンダバンブ。
Claims (1)
- 基板に設けられた導体パターンと半導体チップに設け
られたバンプ電極とが、膜の厚み方向には導電性をもち
、膜の面方向には絶縁性もつ異方性導電膜を介して、電
気的に接続されていることを特徴とする混成集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12100585A JPS61279139A (ja) | 1985-06-04 | 1985-06-04 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12100585A JPS61279139A (ja) | 1985-06-04 | 1985-06-04 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61279139A true JPS61279139A (ja) | 1986-12-09 |
Family
ID=14800426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12100585A Pending JPS61279139A (ja) | 1985-06-04 | 1985-06-04 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61279139A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243138A (ja) * | 1985-08-21 | 1987-02-25 | Seiko Instr & Electronics Ltd | 液晶表示装置のｉｃ実装構造 |
| JPS648734U (ja) * | 1987-07-03 | 1989-01-18 | ||
| US4917466A (en) * | 1987-08-13 | 1990-04-17 | Shin-Etsu Polymer Co., Ltd. | Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby |
-
1985
- 1985-06-04 JP JP12100585A patent/JPS61279139A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243138A (ja) * | 1985-08-21 | 1987-02-25 | Seiko Instr & Electronics Ltd | 液晶表示装置のｉｃ実装構造 |
| JPS648734U (ja) * | 1987-07-03 | 1989-01-18 | ||
| JPH0526747Y2 (ja) * | 1987-07-03 | 1993-07-07 | ||
| US4917466A (en) * | 1987-08-13 | 1990-04-17 | Shin-Etsu Polymer Co., Ltd. | Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| JP2664873B2 (ja) | 電子パッケージおよびその作製方法 | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP2980046B2 (ja) | 半導体装置の実装構造および実装方法 | |
| JP2000111576A (ja) | コンタクトストラクチャのパッケ―ジング・相互接続 | |
| KR100592137B1 (ko) | 전자부품의 실장방법 및 그 방법에 의해 제조된 전자회로장치 | |
| US20110085314A1 (en) | Electrical circuit system and method for producing an electrical circuit system | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| US6143992A (en) | Circuit board with terminals having a solder lead portion | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63150930A (ja) | 半導体装置 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPS61279139A (ja) | 混成集積回路装置 | |
| RU2134466C1 (ru) | Носитель кристалла ис | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH08191128A (ja) | 電子装置 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| KR100275440B1 (ko) | 전도성 필림을 이용한 회로기판의 실장 방법 및 지그 | |
| JPH05259221A (ja) | 電子部品搭載装置 | |
| JPH0951199A (ja) | 半導体装置 | |
| JPS6325939A (ja) | 電子部品実装方法 | |
| JP3061728B2 (ja) | 半導体パッケージ |