JPH0951199A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0951199A JPH0951199A JP7202013A JP20201395A JPH0951199A JP H0951199 A JPH0951199 A JP H0951199A JP 7202013 A JP7202013 A JP 7202013A JP 20201395 A JP20201395 A JP 20201395A JP H0951199 A JPH0951199 A JP H0951199A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- small
- semiconductor chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】
【目的】ベアチップの高密度実装性、放熱性を維持しつ
つ、従来技術において困難であったリペア、選別、エー
ジング、接続部の外観検査を可能とする。 【構成】半導体チップ１の熱膨張係数に比較的近い低熱
膨張の小型基板４に前記半導体チップ１をバンプによる
ＣＣＢ接続によりベアチップ実装を行ない、前記小型基
板４の基板端に銅箔配線の実装用電極７と、同じく前記
小型基板４の銅泊配線のエージング用電極６を設けてお
くことにより、小型基板４を実装用基板８に対し縦型に
はんだ実装する。 【効果】小型基板４の基板端に実装用電極７を設けるこ
とで、実装用基板８に対し縦型にはんだ実装出来、リペ
ア、はんだ付け外観検査が可能となる。さらに小型基板
４の背面に選別、エージング用の電極６を設けることが
出来るため、選別、エージングの治工具の作成が容易に
なる。
つ、従来技術において困難であったリペア、選別、エー
ジング、接続部の外観検査を可能とする。 【構成】半導体チップ１の熱膨張係数に比較的近い低熱
膨張の小型基板４に前記半導体チップ１をバンプによる
ＣＣＢ接続によりベアチップ実装を行ない、前記小型基
板４の基板端に銅箔配線の実装用電極７と、同じく前記
小型基板４の銅泊配線のエージング用電極６を設けてお
くことにより、小型基板４を実装用基板８に対し縦型に
はんだ実装する。 【効果】小型基板４の基板端に実装用電極７を設けるこ
とで、実装用基板８に対し縦型にはんだ実装出来、リペ
ア、はんだ付け外観検査が可能となる。さらに小型基板
４の背面に選別、エージング用の電極６を設けることが
出来るため、選別、エージングの治工具の作成が容易に
なる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置を有する電子
装置に関し、特に２００ｐｉｎ以下の高密度パッケージ
のベアチップ実装技術に関する発明である。
装置に関し、特に２００ｐｉｎ以下の高密度パッケージ
のベアチップ実装技術に関する発明である。
【０００２】
【従来の技術】従来の実装置基板へ直接半導体チップを
取り付けるベアチップ実装技術はＣＯＢ（Ｃｈｉｐ Ｏ
ｎ Ｂｏａｒｄ）、ＣＣＢ（Ｃｏｎｔｒｏｌｌｅｄ Ｃ
ｏｌｌａｐｓｅ Ｂｏｎｄｉｎｇ）と称される技術があ
り、これらの技術における半導体チップと実装基板電極
との接続はボンディングワイヤあるいは半日バンプで行
なわれる。しかし、リペアが非常に困難であり、ベアチ
ップの状態でのエージングが出来ず、実装後の製品歩留
まりに問題が発生しやすかった。さらにＣＣＢ方式では
チップと実装基板との間をバンプで接続するため、接続
部の外観検査が出来ず、端子間のショート、接続不良に
対し、選別除去しにくい構造となっている。
取り付けるベアチップ実装技術はＣＯＢ（Ｃｈｉｐ Ｏ
ｎ Ｂｏａｒｄ）、ＣＣＢ（Ｃｏｎｔｒｏｌｌｅｄ Ｃ
ｏｌｌａｐｓｅ Ｂｏｎｄｉｎｇ）と称される技術があ
り、これらの技術における半導体チップと実装基板電極
との接続はボンディングワイヤあるいは半日バンプで行
なわれる。しかし、リペアが非常に困難であり、ベアチ
ップの状態でのエージングが出来ず、実装後の製品歩留
まりに問題が発生しやすかった。さらにＣＣＢ方式では
チップと実装基板との間をバンプで接続するため、接続
部の外観検査が出来ず、端子間のショート、接続不良に
対し、選別除去しにくい構造となっている。
【０００３】なお、前記のベアチップ実装技術に関して
は日経エレクトロニクス１９９２年１２月２１日号Ｐ１
２７〜１３６、日経マイクロデバイス１９９３年４月号
Ｐ２４〜４１に記載されている。
は日経エレクトロニクス１９９２年１２月２１日号Ｐ１
２７〜１３６、日経マイクロデバイス１９９３年４月号
Ｐ２４〜４１に記載されている。
【０００４】
【発明が解決しようとする課題】ＣＣＢ接続によるベア
チップ実装技術は実装体積が最小限になり、配線板に半
導体チップがじかに接着され、半導体チップの背面が露
出しているため放熱性がいい。しかしその反面、通常の
はんだ付け実装に主に使用されているガラスエポキシ樹
脂系のプリント基板と半導体チップの熱膨張係数が大き
く異なり、ＬＳＩ動作時の発熱で接合点のバンプに大き
な歪を生じ、ハンダにクラックが発生し、接続信頼性上
の問題が発生しやすい。また、一般に使用されているベ
アチップ実装用の熱膨張係数が半導体チップに比較的近
いセラミックのアルミナなどを基板に使用した低熱膨張
基板はコストが高く、ガラスエポキシ基板の代替にはな
りにくくなっている。さらにこの方式においては、半導
体チップの状態でのエージングが出来ず、チップ実装後
のリペアが困難となる上、接続部の外観検査が困難であ
り実装後の製品歩留まりに問題が発生しやすい状況にな
っている。
チップ実装技術は実装体積が最小限になり、配線板に半
導体チップがじかに接着され、半導体チップの背面が露
出しているため放熱性がいい。しかしその反面、通常の
はんだ付け実装に主に使用されているガラスエポキシ樹
脂系のプリント基板と半導体チップの熱膨張係数が大き
く異なり、ＬＳＩ動作時の発熱で接合点のバンプに大き
な歪を生じ、ハンダにクラックが発生し、接続信頼性上
の問題が発生しやすい。また、一般に使用されているベ
アチップ実装用の熱膨張係数が半導体チップに比較的近
いセラミックのアルミナなどを基板に使用した低熱膨張
基板はコストが高く、ガラスエポキシ基板の代替にはな
りにくくなっている。さらにこの方式においては、半導
体チップの状態でのエージングが出来ず、チップ実装後
のリペアが困難となる上、接続部の外観検査が困難であ
り実装後の製品歩留まりに問題が発生しやすい状況にな
っている。
【０００５】すなわち本発明の目的は、ベアチップの高
密度実装性、放熱性を維持しつつ、従来技術において困
難であったリペア、選別、エージング、接続部の外観検
査を可能とすることにある。
密度実装性、放熱性を維持しつつ、従来技術において困
難であったリペア、選別、エージング、接続部の外観検
査を可能とすることにある。
【０００６】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述および添付図面から明らかにな
るであろう。
特徴は、本明細書の記述および添付図面から明らかにな
るであろう。
【０００７】
【課題を解決するための手段】本願において、開示され
る発明のうち代表的なものの概要を簡単に説明すれば、
下記の通りである。
る発明のうち代表的なものの概要を簡単に説明すれば、
下記の通りである。
【０００８】すなわち、半導体チップを前記半導体チッ
プの熱膨張係数に比較的近い小型基板にベアチップ実装
し、前記小型基板の基板端に、銅箔配線で狭小ピッチの
実装用電極を設け、通常主に使用される実装用のガラス
エポキシ樹脂のプリント基板上に縦型に実装できるよう
にし、前記小型基板の背面には、エージング用の電極を
十分大きなピッチで設け、エージングしやすくした構成
を成している。
プの熱膨張係数に比較的近い小型基板にベアチップ実装
し、前記小型基板の基板端に、銅箔配線で狭小ピッチの
実装用電極を設け、通常主に使用される実装用のガラス
エポキシ樹脂のプリント基板上に縦型に実装できるよう
にし、前記小型基板の背面には、エージング用の電極を
十分大きなピッチで設け、エージングしやすくした構成
を成している。
【０００９】また、前記小型基板は、主にガラス繊維、
セラミックの複合材を用いた多層基板で構成されている
が、前記小型基板の基板端に向かうにしたがい、徐々に
ガラスエポキシ樹脂で構成することで実装用のプリント
基板との熱膨張率が合致し、熱歪が生じない構成になっ
ていることを特徴とする。
セラミックの複合材を用いた多層基板で構成されている
が、前記小型基板の基板端に向かうにしたがい、徐々に
ガラスエポキシ樹脂で構成することで実装用のプリント
基板との熱膨張率が合致し、熱歪が生じない構成になっ
ていることを特徴とする。
【００１０】
【作用】前記した手段によれば、前記小型基板にＣＣＢ
接続によるベアチップ実装を行なうことにより、半導体
チップと基板との熱膨張の差を小さく押えることが出来
るため、バンプ接続の歪が小さく、接続信頼性が向上さ
れる。さらに一般にユーザーで使用されているガラスエ
ポキシ樹脂の実装基板と前記小型基板の電極部分との熱
膨張係数が合致しているため、熱歪が生じず、接続信頼
性上の問題は生じない。
接続によるベアチップ実装を行なうことにより、半導体
チップと基板との熱膨張の差を小さく押えることが出来
るため、バンプ接続の歪が小さく、接続信頼性が向上さ
れる。さらに一般にユーザーで使用されているガラスエ
ポキシ樹脂の実装基板と前記小型基板の電極部分との熱
膨張係数が合致しているため、熱歪が生じず、接続信頼
性上の問題は生じない。
【００１１】また、小型基板の背面にピッチが十分に大
きいエージング電極を設けており、エージング用の特殊
な治工具を用いることなく容易にエージングでき歩留ま
りの向上が図れる。
きいエージング電極を設けており、エージング用の特殊
な治工具を用いることなく容易にエージングでき歩留ま
りの向上が図れる。
【００１２】
【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。なお、実施例を説明するための全図にお
いて同一機能を有するものは同一符号を付け、その繰返
しの説明は省略する。
的に説明する。なお、実施例を説明するための全図にお
いて同一機能を有するものは同一符号を付け、その繰返
しの説明は省略する。
【００１３】図１は本発明による高密度縦型実装パッケ
ージの側面図、図２は図１における半導体チップ搭載面
より見た正面図、図３は図１における背面図、図４は本
発明によるエージングの状態を示す図１に対応する上面
図、図５は図１におけるＡ部に対応する小型基板の拡大
断面図、図６は本発明による他の実施例における高密度
縦型実装パッケージの側面から見た断面図を示す。
ージの側面図、図２は図１における半導体チップ搭載面
より見た正面図、図３は図１における背面図、図４は本
発明によるエージングの状態を示す図１に対応する上面
図、図５は図１におけるＡ部に対応する小型基板の拡大
断面図、図６は本発明による他の実施例における高密度
縦型実装パッケージの側面から見た断面図を示す。
【００１４】図１において、小型基板４に半導体チップ
１をバンプ３を介しＣＣＢ接続によるベアチップ実装す
る。なお前記小型基板は、図５に示すように半導体チッ
プ１の熱膨張係数に比較的近い、熱膨張係数が７．０〜
３．０（１／１０6／℃）の複合材１１とガラスエポキ
シ樹脂から構成されている。すなわち低熱膨張レジン２
を小型基板４の接続用側面側にポッティングし、低熱膨
張レジン２が硬化しない間に、半導体チップ１をバンプ
３を介し、図５に示す小型基板４の側面に設けられた、
バンプ接続用電極１２に電気的に接続されている。半導
体チップ１が接続された小型基板４を実装用基板８に実
装するには、小型基板４の基板端に設けた狭小ピッチの
銅泊配線の実装用電極５と実装基板上のはんだパターン
（図示せず）にはんだ接続で電気的に接続し、実装用基
板８に縦型実装することができる。 ベアチップ実装さ
れた小型基板４が、ユーザーの実装用基板８に対して垂
直に実装されるため、はんだ接続の外観検査は、小型基
板４の基板端に設けた実装用電極５にはんだフィレット
７が形成されることにより可能となる。
１をバンプ３を介しＣＣＢ接続によるベアチップ実装す
る。なお前記小型基板は、図５に示すように半導体チッ
プ１の熱膨張係数に比較的近い、熱膨張係数が７．０〜
３．０（１／１０6／℃）の複合材１１とガラスエポキ
シ樹脂から構成されている。すなわち低熱膨張レジン２
を小型基板４の接続用側面側にポッティングし、低熱膨
張レジン２が硬化しない間に、半導体チップ１をバンプ
３を介し、図５に示す小型基板４の側面に設けられた、
バンプ接続用電極１２に電気的に接続されている。半導
体チップ１が接続された小型基板４を実装用基板８に実
装するには、小型基板４の基板端に設けた狭小ピッチの
銅泊配線の実装用電極５と実装基板上のはんだパターン
（図示せず）にはんだ接続で電気的に接続し、実装用基
板８に縦型実装することができる。 ベアチップ実装さ
れた小型基板４が、ユーザーの実装用基板８に対して垂
直に実装されるため、はんだ接続の外観検査は、小型基
板４の基板端に設けた実装用電極５にはんだフィレット
７が形成されることにより可能となる。
【００１５】ここで、小型基板４に半導体チップ１およ
び、はんだバンプ３の厚さ分の段差を設けることによ
り、小型基板４の側面からの半導体チップ１の余分な出
っ張りがなく、パッケージの実装に要する幅を事実上、
小型基板４の厚さにまで減らすことができるため、高密
度な実装が可能となる。
び、はんだバンプ３の厚さ分の段差を設けることによ
り、小型基板４の側面からの半導体チップ１の余分な出
っ張りがなく、パッケージの実装に要する幅を事実上、
小型基板４の厚さにまで減らすことができるため、高密
度な実装が可能となる。
【００１６】また、図２乃至図３で示すように小型基板
４の基板端の表裏に狭小ピッチの銅泊配線による実装用
電極５および小型基板４の背面側には、十分大きなピッ
チのエージング用電極６が設けられている。なお図２乃
至図３には、はんだフィレット７は省略してある。この
ように、小型基板４の基板端の実装用電極５のピッチが
細かいため、この部分での選別、エージングが困難な場
合または専用治工具の作成が困難な場合は、背面に設け
た選別、エージング用電極６を用いて測定することが可
能となる。
４の基板端の表裏に狭小ピッチの銅泊配線による実装用
電極５および小型基板４の背面側には、十分大きなピッ
チのエージング用電極６が設けられている。なお図２乃
至図３には、はんだフィレット７は省略してある。この
ように、小型基板４の基板端の実装用電極５のピッチが
細かいため、この部分での選別、エージングが困難な場
合または専用治工具の作成が困難な場合は、背面に設け
た選別、エージング用電極６を用いて測定することが可
能となる。
【００１７】エージング方法としては実装用電極５にエ
ージング用治工具を接続し、行なってもよいが、図４で
示すようにエージング時は先端が針のような測定用端子
１７を押し当てるので、電極自体にキズなどが生じ、実
装はんだ付け時に完全に接続されない恐れが生じる。そ
こで前記したように小型基板４の背面側にエージング時
にだけ使用する専用のエージング用電極６を用いること
で、接続不良等の低減かつ十分に電極のピッチが大きい
ので作業を容易にすることが可能となる。
ージング用治工具を接続し、行なってもよいが、図４で
示すようにエージング時は先端が針のような測定用端子
１７を押し当てるので、電極自体にキズなどが生じ、実
装はんだ付け時に完全に接続されない恐れが生じる。そ
こで前記したように小型基板４の背面側にエージング時
にだけ使用する専用のエージング用電極６を用いること
で、接続不良等の低減かつ十分に電極のピッチが大きい
ので作業を容易にすることが可能となる。
【００１８】また図２において、小型基板４の基板端に
実装用電極５を設けるため、半導体チップ１のサイズに
対し小型基板４の長さが長くなる場合が多いが、例えば
０．３ｍｍピッチで実装用電極５を設けた場合では、１
００ｐｉｎで長さが１５ｍｍ程度である。
実装用電極５を設けるため、半導体チップ１のサイズに
対し小型基板４の長さが長くなる場合が多いが、例えば
０．３ｍｍピッチで実装用電極５を設けた場合では、１
００ｐｉｎで長さが１５ｍｍ程度である。
【００１９】図４において、エージング時には、例え
ば、選別、エージング用電極６にエージング測定用端子
１７（先端が針のような形状）を押し当てて、電気的特
性試験を容易に行なうことができる。
ば、選別、エージング用電極６にエージング測定用端子
１７（先端が針のような形状）を押し当てて、電気的特
性試験を容易に行なうことができる。
【００２０】図５は図１のＡ部に対応する小型基板４の
部分拡大断面図を示している。半導体チップ１が搭載さ
れる部分に対応するところは、半導体チップ１の熱膨張
率に比較的近い、ガラス繊維にセラミックを混合した複
合材１１で形成されており、基板端に向かうにしたがい
徐々にガラスエポキシ樹脂１０で形成されていく構造で
ある。なお、ガラス繊維、セラミックの複合材１１とガ
ラスエポキシ１０との熱膨張係数の差による熱歪は、そ
の構成比率を図５に示すように基板端付近に向かうにし
たがい、徐々に変えていくことによって局部への集中を
防ぐことが出きるため、小型基板４の各部分に生じる熱
歪は小さくなり、小型基板４の内部配線の導通信頼性が
確保されることになる。
部分拡大断面図を示している。半導体チップ１が搭載さ
れる部分に対応するところは、半導体チップ１の熱膨張
率に比較的近い、ガラス繊維にセラミックを混合した複
合材１１で形成されており、基板端に向かうにしたがい
徐々にガラスエポキシ樹脂１０で形成されていく構造で
ある。なお、ガラス繊維、セラミックの複合材１１とガ
ラスエポキシ１０との熱膨張係数の差による熱歪は、そ
の構成比率を図５に示すように基板端付近に向かうにし
たがい、徐々に変えていくことによって局部への集中を
防ぐことが出きるため、小型基板４の各部分に生じる熱
歪は小さくなり、小型基板４の内部配線の導通信頼性が
確保されることになる。
【００２１】また、小型基板４には、半導体チップ１を
接続するためのバンプ接続用電極１２が設けられ、スル
ーホール９を介して選別・エージング用電極６および実
装用基板８に電気的に接続されることになる。
接続するためのバンプ接続用電極１２が設けられ、スル
ーホール９を介して選別・エージング用電極６および実
装用基板８に電気的に接続されることになる。
【００２２】図６には本発明による他の実施例を示すベ
アチップ実装の方法がワイヤボンディング接続の場合の
側面から見た断面図を示す。ワイヤボンディング接続の
場合はバンプ接続ではないため、半導体チップ１との熱
膨張係数の整合の問題はなくなり、小型基板に一般に良
く使用されているガラスエポキシ基板を適用することが
できる。基板に設けたチップ収納用の凹部にチップを収
納し、ワイヤボンディング後ポッティングレジン１６を
ポッティングする。これにより小型基板の低価格化が出
来る。
アチップ実装の方法がワイヤボンディング接続の場合の
側面から見た断面図を示す。ワイヤボンディング接続の
場合はバンプ接続ではないため、半導体チップ１との熱
膨張係数の整合の問題はなくなり、小型基板に一般に良
く使用されているガラスエポキシ基板を適用することが
できる。基板に設けたチップ収納用の凹部にチップを収
納し、ワイヤボンディング後ポッティングレジン１６を
ポッティングする。これにより小型基板の低価格化が出
来る。
【００２３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々可能であることはいうまでもない。
【００２４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
【００２５】（１）半導体チップを低熱膨張の小型基板
に、はんだバンプによりベアチップ実装を行なうこと
で、半導体チップと小型基板との熱膨張の差を小さく抑
えることが出来るため、はんだバンプ接続の熱歪が小さ
く、接続信頼性が向上される。
に、はんだバンプによりベアチップ実装を行なうこと
で、半導体チップと小型基板との熱膨張の差を小さく抑
えることが出来るため、はんだバンプ接続の熱歪が小さ
く、接続信頼性が向上される。
【００２６】（２）前記小型基板の基板端に実装用電極
が設けてあるので、実装基板に対し縦型に実装すること
が可能となり、高密度な実装、接続部の外観検査および
リペアが容易となる。
が設けてあるので、実装基板に対し縦型に実装すること
が可能となり、高密度な実装、接続部の外観検査および
リペアが容易となる。
【００２７】（３）前記小型基板は、基板端に向かうに
したがいガラスエポキシ樹脂で構成されているため、ユ
ーザーが一般に実装用に使用するガラスエポキシ樹脂の
プリント基板と、熱膨張係数の差が生じず接続性の向上
が図れる。
したがいガラスエポキシ樹脂で構成されているため、ユ
ーザーが一般に実装用に使用するガラスエポキシ樹脂の
プリント基板と、熱膨張係数の差が生じず接続性の向上
が図れる。
【００２８】（４）前記小型基板の背面にピッチが十分
に大きい選別、エージング用電極を設けたことで、簡単
な治工具でエージングでき、容易に測定することが出来
る。
に大きい選別、エージング用電極を設けたことで、簡単
な治工具でエージングでき、容易に測定することが出来
る。
【００２９】（５）前記小型基板に半導体チップの厚さ
分だけの段差を設けることで、小型基板から半導体チッ
プがとび出さず、実質上小型基板の厚さだけになるの
で、高密度実装が可能となる。
分だけの段差を設けることで、小型基板から半導体チッ
プがとび出さず、実質上小型基板の厚さだけになるの
で、高密度実装が可能となる。
【図１】本発明による高密度縦型実装パッケージの側面
図である。
図である。
【図２】図１における半導体チップ搭載面より見た正面
図である。
図である。
【図３】図１における背面図である。
【図４】本発明によるエージングの状態を示す上面図で
ある。
ある。
【図５】図１におけるＡ部に対応する小型基板の拡大断
面図である。
面図である。
【図６】本発明による他の実施例における高密度縦型実
装パッケージの側面から見た断面図である。
装パッケージの側面から見た断面図である。
１・・・・半導体チップ ２・・・・ポッティングレジン ３・・・・導電性バンプ ４・・・・小型基板 ５・・・・実装用電極 ６・・・・選別、エージング用電極 ７・・・・はんだフィレット ８・・・・実装用基板 ９・・・・スルーホール １０・・・・ガラスエポキシ基板材 １１・・・・ガラス繊維・セラミックの複合材 １２・・・・バンプ接続用電極 １３・・・・高熱伝導低弾性ペースト １４・・・・プリント基板材 １５・・・・ボンディングワイヤ １６・・・・ポッティングレジン １７・・・・測定用端子 １８、１９・・・・ボンディングパッド
Claims (4)
- 【請求項１】電子回路が作り込まれている半導体チップ
を、はんだバンプにより低熱膨張の小型基板の前記半導
体チップ接続側に形成されたバンプ接続用電極に接続
し、前記小型基板の基板端には銅泊配線の実装用電極
と、前記小型基板の背面には銅泊配線のエージング用電
極とが設けられ、 前記半導体チップを電気的に接続した前記小型基板は、
実装用基板に縦にはんだ付け実装されることを特徴とす
る半導体装置。 - 【請求項２】前記小型基板は、内部配線により前記バン
プ接続用電極と前記実装用電極および前記エージング用
電極とがそれぞれ電気的に接続され、前記半導体チップ
の厚さ分の段差を設けて成ることを特徴とする請求項１
に記載の半導体装置。 - 【請求項３】前記小型基板は、ガラス繊維およびセラミ
ックの複合材から成る熱膨張係数が７．０〜３．０（１
／１０6／℃）の多層基板で構成され、前記小型基板の
基板端に向かうにしたがい、ガラスエポキシ樹脂で構成
されていることを特徴とする請求項１に記載の半導体装
置。 - 【請求項４】電子回路が作り込まれている半導体チップ
と、ガラス繊維およびセラミックの複合材から成る低熱
膨張の小型基板とは、前記半導体チップおよび前記小型
基板上にそれぞれ設けられたボンディング用の電極と
で、ボンディングワイヤにより電気的に接続され、前記
半導体チップ露出部分をポッティングレジンで封止する
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7202013A JPH0951199A (ja) | 1995-08-08 | 1995-08-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7202013A JPH0951199A (ja) | 1995-08-08 | 1995-08-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951199A true JPH0951199A (ja) | 1997-02-18 |
Family
ID=16450485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7202013A Pending JPH0951199A (ja) | 1995-08-08 | 1995-08-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0951199A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010166061A (ja) * | 2007-10-10 | 2010-07-29 | Epson Toyocom Corp | 電子デバイスの製造方法及び電子モジュールの製造方法 |
| JP2010169614A (ja) * | 2009-01-26 | 2010-08-05 | Epson Toyocom Corp | 電子デバイスおよび電子モジュール、並びにそれらの製造方法 |
| JP2010171380A (ja) * | 2008-12-24 | 2010-08-05 | Shinko Electric Ind Co Ltd | 電子部品用パッケージ及びその製造方法並びに検出装置 |
| CN103943581A (zh) * | 2013-01-23 | 2014-07-23 | 中兴通讯股份有限公司 | 功率器件封装结构及封装方法 |
-
1995
- 1995-08-08 JP JP7202013A patent/JPH0951199A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010166061A (ja) * | 2007-10-10 | 2010-07-29 | Epson Toyocom Corp | 電子デバイスの製造方法及び電子モジュールの製造方法 |
| JP2010171380A (ja) * | 2008-12-24 | 2010-08-05 | Shinko Electric Ind Co Ltd | 電子部品用パッケージ及びその製造方法並びに検出装置 |
| US8564077B2 (en) | 2008-12-24 | 2013-10-22 | Shinko Electric Industries Co., Ltd. | Package for electronic component, manufacturing method thereof and sensing apparatus |
| JP2010169614A (ja) * | 2009-01-26 | 2010-08-05 | Epson Toyocom Corp | 電子デバイスおよび電子モジュール、並びにそれらの製造方法 |
| CN103943581A (zh) * | 2013-01-23 | 2014-07-23 | 中兴通讯股份有限公司 | 功率器件封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144090A (en) | Ball grid array package having electrodes on peripheral side surfaces of a package board | |
| JPH0621326A (ja) | Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法 | |
| US5661337A (en) | Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| JPH08264581A (ja) | パッケージ及びその製造方法 | |
| JPH0951199A (ja) | 半導体装置 | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP2571023B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH08191128A (ja) | 電子装置 | |
| JPH05136558A (ja) | プリント板ユニツトの実装方法 | |
| JP2705468B2 (ja) | 混成集積回路装置 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| KR940006872Y1 (ko) | 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조 | |
| JP3019027B2 (ja) | リジッド・フレキシブル基板を用いたｉｃパッケージの構造 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH11224915A (ja) | 半導体接続用基板 | |
| JPH10335520A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP3061728B2 (ja) | 半導体パッケージ | |
| JPS61279139A (ja) | 混成集積回路装置 | |
| JPH08220188A (ja) | 半導体装置用ソケット | |
| JPH07106466A (ja) | マルチチップモジュール搭載用プリント配線基板 | |
| JPH04165692A (ja) | 有機基板モジュール | |
| KR930011117B1 (ko) | 반도체 패키지 및 그 실장방법 |