JP2571023B2 - Ｂｇａ型半導体装置 - Google Patents
Ｂｇａ型半導体装置Info
- Publication number
- JP2571023B2 JP2571023B2 JP23228294A JP23228294A JP2571023B2 JP 2571023 B2 JP2571023 B2 JP 2571023B2 JP 23228294 A JP23228294 A JP 23228294A JP 23228294 A JP23228294 A JP 23228294A JP 2571023 B2 JP2571023 B2 JP 2571023B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- inspection
- type semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＢＧＡ型半導体装置に
関し、特に、検査用パッドを有するＢＧＡ型半導体装置
に関するものである。
関し、特に、検査用パッドを有するＢＧＡ型半導体装置
に関するものである。
【０００２】
【従来の技術】表面実装型の半導体装置としては、ＱＦ
Ｐ（Quad Flat Package ）、ＳＯＰ（Small Outline Pa
ckage ）、ＳＯＪ（Small Outline J-Leaded Package）
型のものが一般的に用いられている。しかし、これらの
半導体装置はいずれもパッケージの周辺部に直線的に外
部端子を配列するものであるため、半導体装置が高機能
化、大規模化し、ピン数が増加してくるとこれに対応し
きれなくなってくる。
Ｐ（Quad Flat Package ）、ＳＯＰ（Small Outline Pa
ckage ）、ＳＯＪ（Small Outline J-Leaded Package）
型のものが一般的に用いられている。しかし、これらの
半導体装置はいずれもパッケージの周辺部に直線的に外
部端子を配列するものであるため、半導体装置が高機能
化、大規模化し、ピン数が増加してくるとこれに対応し
きれなくなってくる。
【０００３】そこで、外部端子を平面的に配列した比較
的安価なパッケージとしてＢＧＡ（Ball Grid Array ）
型の半導体装置が開発され、実用化されている。図４
（ａ）は、従来のＢＧＡ型半導体装置の断面図であり、
図４（ｂ）はその底面図である。図４に示されるよう
に、プリント基板２の表・裏面には配線３が形成されて
おり、表裏の配線間はスルーホール４により接続されて
いる。基板裏面の配線の先端部にははんだバンプ５が形
成されている。
的安価なパッケージとしてＢＧＡ（Ball Grid Array ）
型の半導体装置が開発され、実用化されている。図４
（ａ）は、従来のＢＧＡ型半導体装置の断面図であり、
図４（ｂ）はその底面図である。図４に示されるよう
に、プリント基板２の表・裏面には配線３が形成されて
おり、表裏の配線間はスルーホール４により接続されて
いる。基板裏面の配線の先端部にははんだバンプ５が形
成されている。
【０００４】プリント基板２の一方の面にＩＣチップ１
が搭載され、ＩＣチップの電極パッドと配線３との間は
ボンディングワイヤ６により接続されている。ＩＣチッ
プ１およびボンディングワイヤ６はモールド樹脂７によ
り封止されている。図４（ｂ）に示されるように、基板
裏面では、はんだバンプの形成個所を除いて基板面はソ
ルダーレジスト９により覆われている。この構成によ
り、ＩＣチップの電極パッドは、ボンディングワイヤ６
−プリント基板表面の配線３−スルーホール４−基板裏
面の配線３−はんだバンプ５を介して外部回路との接続
が可能となる。この半導体装置に対する従来の内部回路
特性検査、選別方法は、検査装置の治工具のソケットピ
ンを直接はんだバンプに接触させて行うものであった。
が搭載され、ＩＣチップの電極パッドと配線３との間は
ボンディングワイヤ６により接続されている。ＩＣチッ
プ１およびボンディングワイヤ６はモールド樹脂７によ
り封止されている。図４（ｂ）に示されるように、基板
裏面では、はんだバンプの形成個所を除いて基板面はソ
ルダーレジスト９により覆われている。この構成によ
り、ＩＣチップの電極パッドは、ボンディングワイヤ６
−プリント基板表面の配線３−スルーホール４−基板裏
面の配線３−はんだバンプ５を介して外部回路との接続
が可能となる。この半導体装置に対する従来の内部回路
特性検査、選別方法は、検査装置の治工具のソケットピ
ンを直接はんだバンプに接触させて行うものであった。
【０００５】
【発明が解決しようとする課題】従来のＢＧＡ型半導体
装置では、外部端子は裏面のはんだバンプしかなく、内
部回路の特性を検査するには、この外部端子に治工具の
ソケットピンを直接当てて検査測定を行う方法をとらざ
るをえなかった。そのため、検査を行うことで、はんだ
バンプにソケットピンの傷跡が残り、はんだバンプの外
形にばらつきが生じるという問題があった。、また治工
具のソケットピンにはんだ屑が残り、検査時に隣接する
ピンとショートする問題があった。
装置では、外部端子は裏面のはんだバンプしかなく、内
部回路の特性を検査するには、この外部端子に治工具の
ソケットピンを直接当てて検査測定を行う方法をとらざ
るをえなかった。そのため、検査を行うことで、はんだ
バンプにソケットピンの傷跡が残り、はんだバンプの外
形にばらつきが生じるという問題があった。、また治工
具のソケットピンにはんだ屑が残り、検査時に隣接する
ピンとショートする問題があった。
【０００６】さらに、ＢＧＡパッケージを実装後に取り
外した場合には、外部端子のはんだバンプは大きく変形
し、あるいは実装ボード上にはんだが残り、ＢＧＡパッ
ケージにはんだバンプがなくなってしまうので、実装前
の検査に使用する検査治工具による故障解析ができなく
なる問題点もあった。本発明はこの点に鑑みてなされた
ものであって、その目的は、検査・測定装置のソケット
ピンをはんだバンプに直接当接させることなく試験・検
査を行い得るようにしたＢＧＡ型半導体装置を提供する
ことである。
外した場合には、外部端子のはんだバンプは大きく変形
し、あるいは実装ボード上にはんだが残り、ＢＧＡパッ
ケージにはんだバンプがなくなってしまうので、実装前
の検査に使用する検査治工具による故障解析ができなく
なる問題点もあった。本発明はこの点に鑑みてなされた
ものであって、その目的は、検査・測定装置のソケット
ピンをはんだバンプに直接当接させることなく試験・検
査を行い得るようにしたＢＧＡ型半導体装置を提供する
ことである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、表・裏両面に配線（３）を有し、
両面の配線がスルーホール（４）を介して接続されてい
るプリント基板（２）の表面にＩＣチップ（１）が搭載
され、前記ＩＣチップの電極パッドと前記配線間がボン
ディングワイヤ（６）により接続され、前記ＩＣチップ
および前記ボンディングワイヤがモールド樹脂（７）に
より封止され、プリント基板裏面の配線上に外部端子と
なる金属バンプ（５）が形成されているＢＧＡ型半導体
装置において、前記金属バンプの近傍には、該金属バン
プに電気的に接続された検査用パッド（８）が設けられ
ていることを特徴とするＢＧＡ型半導体装置、が提供さ
れる。
に、本発明によれば、表・裏両面に配線（３）を有し、
両面の配線がスルーホール（４）を介して接続されてい
るプリント基板（２）の表面にＩＣチップ（１）が搭載
され、前記ＩＣチップの電極パッドと前記配線間がボン
ディングワイヤ（６）により接続され、前記ＩＣチップ
および前記ボンディングワイヤがモールド樹脂（７）に
より封止され、プリント基板裏面の配線上に外部端子と
なる金属バンプ（５）が形成されているＢＧＡ型半導体
装置において、前記金属バンプの近傍には、該金属バン
プに電気的に接続された検査用パッド（８）が設けられ
ていることを特徴とするＢＧＡ型半導体装置、が提供さ
れる。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例のＢＧＡ型
半導体装置の断面図である。図１に示すように、プリン
ト基板２の一方の面にＩＣチップ１を搭載し、ボンディ
ングワイヤ２にて基板上の配線３と接続する。基板上の
配線３はスルーホール４を介して他方の面の配線３に接
続されており、他方の面の配線３の一端には、はんだバ
ンプ５が接続され、該はんだバンプに近接した配線上に
は検査用パッド８が形成されている。図示されてはいな
いが、基板裏面において、はんだバンプ５および検査用
パッド部を除いて基板面はソルダーレジストにより被覆
されている。
て説明する。図１は、本発明の第１の実施例のＢＧＡ型
半導体装置の断面図である。図１に示すように、プリン
ト基板２の一方の面にＩＣチップ１を搭載し、ボンディ
ングワイヤ２にて基板上の配線３と接続する。基板上の
配線３はスルーホール４を介して他方の面の配線３に接
続されており、他方の面の配線３の一端には、はんだバ
ンプ５が接続され、該はんだバンプに近接した配線上に
は検査用パッド８が形成されている。図示されてはいな
いが、基板裏面において、はんだバンプ５および検査用
パッド部を除いて基板面はソルダーレジストにより被覆
されている。
【０００９】図２は、パッケージの検査用パッド８付近
の状態を示す断面図である。同図に示されるように、プ
リント基板２上の配線３は、Ｃｕ箔１０とその上を被覆
する無電解めっきＣｕ層１１および電解めっきＣｕ層１
２により構成されており、スルーホール４内の導電体
は、無電解めっきＣｕ層１１および電解めっきＣｕ層１
２により構成されされている。
の状態を示す断面図である。同図に示されるように、プ
リント基板２上の配線３は、Ｃｕ箔１０とその上を被覆
する無電解めっきＣｕ層１１および電解めっきＣｕ層１
２により構成されており、スルーホール４内の導電体
は、無電解めっきＣｕ層１１および電解めっきＣｕ層１
２により構成されされている。
【００１０】基板裏面のはんだバンプ形成部の配線３上
にはＮｉ層１３とＡｕ層１４が形成されており、また検
査用パッド８においてもＮｉ層１３とＡｕ層１４が形成
されている。この実施例では、はんだバンプ形成部のＮ
ｉ／Ａｕ層と検査用パッド部のＮｉ／Ａｕ層とが分離さ
れて形成されているがこれを一体のものとして形成する
ようにしてもよい。その場合には、両者の間をソルダー
レジストによって分離することが望ましい。基板上は、
はんだバンプ形成部と検査用パッド８部を除いてソルダ
ーレジスト９によって被覆されている。
にはＮｉ層１３とＡｕ層１４が形成されており、また検
査用パッド８においてもＮｉ層１３とＡｕ層１４が形成
されている。この実施例では、はんだバンプ形成部のＮ
ｉ／Ａｕ層と検査用パッド部のＮｉ／Ａｕ層とが分離さ
れて形成されているがこれを一体のものとして形成する
ようにしてもよい。その場合には、両者の間をソルダー
レジストによって分離することが望ましい。基板上は、
はんだバンプ形成部と検査用パッド８部を除いてソルダ
ーレジスト９によって被覆されている。
【００１１】このような検査用パッドを有するＢＧＡ型
半導体装置では、外部端子のはんだバンプ部の近傍に検
査用パッドが設けられているため、この検査用パッドに
検査治工具のソケットピンを当てて内部回路の特性を検
査することができ、外部端子のはんだバンプの劣化防止
と、検査治工具のソケットピンへのはんだ屑付着防止を
図ることができる。さらに、実装後に取り外した場合に
もパッケージを実装前の検査に使用する検査治工具によ
る故障解析が可能となる。
半導体装置では、外部端子のはんだバンプ部の近傍に検
査用パッドが設けられているため、この検査用パッドに
検査治工具のソケットピンを当てて内部回路の特性を検
査することができ、外部端子のはんだバンプの劣化防止
と、検査治工具のソケットピンへのはんだ屑付着防止を
図ることができる。さらに、実装後に取り外した場合に
もパッケージを実装前の検査に使用する検査治工具によ
る故障解析が可能となる。
【００１２】また、内部回路の特性検査は、外部端子接
続用配線上で、かつ、外部端子のはんだバンプ部の近傍
に設けた検査用パッドにより行うため、ＩＣチップと外
部端子間およびＩＣチップと検査用パッドは同じ配線を
使用することになり、また配線長もほぼ等しいため、は
んだバンプと検査用パッドでの検査はほぼ同一の結果が
得られる。このことはスキュー問題が微妙なＩＣチップ
の特性検査においては重要なことである。
続用配線上で、かつ、外部端子のはんだバンプ部の近傍
に設けた検査用パッドにより行うため、ＩＣチップと外
部端子間およびＩＣチップと検査用パッドは同じ配線を
使用することになり、また配線長もほぼ等しいため、は
んだバンプと検査用パッドでの検査はほぼ同一の結果が
得られる。このことはスキュー問題が微妙なＩＣチップ
の特性検査においては重要なことである。
【００１３】図３は本発明の第２の実施例の断面図であ
る。図３において、図２に示した第１の実施例の部分と
共通する部分には同一の参照番号が付せられているので
重複する説明は省略する。本実施例の、第１の実施例と
相違する点は、第１の実施例では空洞状態であったスル
ーホール４内がはんだ１５により充填されている点であ
る。そしてそのはんだ１５の上にＮｉ層１３とＡｕ層１
４とが形成され、これにより検査用パッド８が形成され
ている。スルーホール４内を充填する材料は、ソルダー
レジストのような絶縁体であってもよくまたはんだ以外
の金属材料であってもよい。このように構成されたＢＧ
Ａ半導体装置では、第１の実施例の場合と同様の効果を
奏することができる外、検査用パッドのためのスペース
がスルーホールのためのスペースと共用できるため、よ
り高密度なパッケージ構造が可能となる。また、スルー
ホールの下面に、検査用パッドを設けることにより、ス
ルーホールからの水分の進入を防ぐことができ、ＢＧＡ
パッケージの耐湿性を向上させることができる。
る。図３において、図２に示した第１の実施例の部分と
共通する部分には同一の参照番号が付せられているので
重複する説明は省略する。本実施例の、第１の実施例と
相違する点は、第１の実施例では空洞状態であったスル
ーホール４内がはんだ１５により充填されている点であ
る。そしてそのはんだ１５の上にＮｉ層１３とＡｕ層１
４とが形成され、これにより検査用パッド８が形成され
ている。スルーホール４内を充填する材料は、ソルダー
レジストのような絶縁体であってもよくまたはんだ以外
の金属材料であってもよい。このように構成されたＢＧ
Ａ半導体装置では、第１の実施例の場合と同様の効果を
奏することができる外、検査用パッドのためのスペース
がスルーホールのためのスペースと共用できるため、よ
り高密度なパッケージ構造が可能となる。また、スルー
ホールの下面に、検査用パッドを設けることにより、ス
ルーホールからの水分の進入を防ぐことができ、ＢＧＡ
パッケージの耐湿性を向上させることができる。
【００１４】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく特許請
求の範囲に記載された要旨内において各種の変更が可能
である。例えば実施例の外部端子部と検査用パッド部に
はＮｉ層とＡｕ層とが形成されていたがこれに代えＮｉ
層とＳｎ層等の他の金属膜を用いることができる。ま
た、はんだバンプに代えＣｕボール等による金属バンプ
を用いてもよい。
本発明はこれら実施例に限定されるものではなく特許請
求の範囲に記載された要旨内において各種の変更が可能
である。例えば実施例の外部端子部と検査用パッド部に
はＮｉ層とＡｕ層とが形成されていたがこれに代えＮｉ
層とＳｎ層等の他の金属膜を用いることができる。ま
た、はんだバンプに代えＣｕボール等による金属バンプ
を用いてもよい。
【００１５】
【発明の効果】以上説明したように、本発明によるＢＧ
Ａ型半導体装置は、外部端子のはんだバンプ部の近傍に
これと電気的に接続された検査用パッドを設けたもので
あるので、検査治工具のソケットピンをはんだバンプに
接触させることなく検査・試験を実施することができ
る。したがって、本発明によれば、ソケットピンの接触
によるはんだバンプの劣化を防止することができ、ま
た、検査治工具のソケットピンへのはんだ屑の付着を防
止して、ソケットピンの他のピンへのショートを回避す
ることができる。さらに、実装後に取り外したパッケー
ジを実装前の検査に使用する検査治工具によって検査
し、故障解析を行うことが可能となる。
Ａ型半導体装置は、外部端子のはんだバンプ部の近傍に
これと電気的に接続された検査用パッドを設けたもので
あるので、検査治工具のソケットピンをはんだバンプに
接触させることなく検査・試験を実施することができ
る。したがって、本発明によれば、ソケットピンの接触
によるはんだバンプの劣化を防止することができ、ま
た、検査治工具のソケットピンへのはんだ屑の付着を防
止して、ソケットピンの他のピンへのショートを回避す
ることができる。さらに、実装後に取り外したパッケー
ジを実装前の検査に使用する検査治工具によって検査
し、故障解析を行うことが可能となる。
【００１６】また、内部回路の特性検査は、外部端子接
続用配線上で、かつ、外部端子のはんだバンプ部の近傍
に検査用パッドを設けたことにより、ＩＣチップと外部
端子間およびＩＣチップと検査用パッド間では同じ配線
を使用することになり、また配線長がほぼ等しいため、
外部端子と検査用パッドでの検査はほぼ同一の結果が得
られる。
続用配線上で、かつ、外部端子のはんだバンプ部の近傍
に検査用パッドを設けたことにより、ＩＣチップと外部
端子間およびＩＣチップと検査用パッド間では同じ配線
を使用することになり、また配線長がほぼ等しいため、
外部端子と検査用パッドでの検査はほぼ同一の結果が得
られる。
【００１７】また、スルーホール下面に検査用パッドを
設けた実施例によれば、スルーホールからの水分の進入
を防ぐことができ、ＢＧＡパッケージの耐湿性を向上さ
せることができる。また、検査用パッドのスペースをス
ルーホールと共用することができより高密度の実装が可
能となる。
設けた実施例によれば、スルーホールからの水分の進入
を防ぐことができ、ＢＧＡパッケージの耐湿性を向上さ
せることができる。また、検査用パッドのスペースをス
ルーホールと共用することができより高密度の実装が可
能となる。
【図１】本発明の第１の実施例の断面図。
【図２】図１の部分拡大断面図。
【図３】本発明の第２の実施例の断面図。
【図４】従来例の断面図と底面図。
１ ＩＣチップ ２ プリント基板 ３ 配線 ４ スルーホール ５ はんだバンプ ６ ボンディングワイヤ ７ モールド樹脂 ８ 検査用パッド ９ ソルダーレジスト １０ Ｃｕ箔 １１ 無電解めっきＣｕ層 １２ 電解めっきＣｕ層 １３ Ｎｉ層 １４ Ａｕ層 １５ はんだ
Claims (3)
- 【請求項１】 表・裏両面に配線を有し、両面の配線が
スルーホールを介して接続されているプリント基板の表
面にＩＣチップが搭載され、前記ＩＣチップの電極パッ
ドと前記配線間がボンディングワイヤにより接続され、
前記ＩＣチップおよび前記ボンディングワイヤがモール
ド樹脂により封止され、プリント基板裏面の配線上に外
部端子となる金属バンプが形成されているＢＧＡ型半導
体装置において、前記金属バンプの近傍には、該金属バ
ンプに電気的に接続された検査用パッドが設けられてい
ることを特徴とするＢＧＡ型半導体装置。 - 【請求項２】 前記金属バンプ下の配線上、および、前
記検査用パッドの配線上には同等の金属被膜が形成され
ていることを特徴とする請求項１記載のＢＧＡ型半導体
装置。 - 【請求項３】 前記スルーホールは金属または絶縁物に
より充填されており、その下面に検査用パッドが形成さ
れていることを特徴とする請求項１記載のＢＧＡ型半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23228294A JP2571023B2 (ja) | 1994-09-01 | 1994-09-01 | Ｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23228294A JP2571023B2 (ja) | 1994-09-01 | 1994-09-01 | Ｂｇａ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878554A JPH0878554A (ja) | 1996-03-22 |
| JP2571023B2 true JP2571023B2 (ja) | 1997-01-16 |
Family
ID=16936789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23228294A Expired - Fee Related JP2571023B2 (ja) | 1994-09-01 | 1994-09-01 | Ｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571023B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4132124B2 (ja) * | 1997-03-25 | 2008-08-13 | ローム株式会社 | 半導体装置の構造 |
| JPH1172534A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | テスト端子付き半導体装置およびｉｃソケット |
| KR100294910B1 (ko) | 1997-12-30 | 2001-07-12 | 이중구 | 범프그리드어레이패키지및그제조방법 |
| JP4601365B2 (ja) * | 2004-09-21 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1994
- 1994-09-01 JP JP23228294A patent/JP2571023B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878554A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| KR0184076B1 (ko) | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| US20090108393A1 (en) | Semiconductor Device With a Plurality of Ground Planes | |
| JP3459765B2 (ja) | 実装検査システム | |
| JPH1144732A (ja) | マルチチップモジュール | |
| US6177722B1 (en) | Leadless array package | |
| JP2001094013A (ja) | チップスケール半導体パッケージの製造方法 | |
| JP2571023B2 (ja) | Ｂｇａ型半導体装置 | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| JPH1117058A (ja) | Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 | |
| JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| JP3150560B2 (ja) | 半導体装置 | |
| JP2004311535A (ja) | チップサイズパッケージ半導体装置 | |
| JP2885202B2 (ja) | 半導体パッケージ用検査治具 | |
| JP3311867B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JP3485424B2 (ja) | Ｉｃパッケージ | |
| KR100771873B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| JP2901518B2 (ja) | マルチチップ半導体装置 | |
| KR100258350B1 (ko) | 슈퍼 bga 반도체패키지 | |
| JP4593831B2 (ja) | チップサイズパッケージ | |
| KR940006872Y1 (ko) | 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조 | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JPS60223138A (ja) | プロ−バ | |
| KR19980019655A (ko) | 칩 스케일 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |