JP2001094013A - チップスケール半導体パッケージの製造方法 - Google Patents

チップスケール半導体パッケージの製造方法

Info

Publication number
JP2001094013A
JP2001094013A JP2000220557A JP2000220557A JP2001094013A JP 2001094013 A JP2001094013 A JP 2001094013A JP 2000220557 A JP2000220557 A JP 2000220557A JP 2000220557 A JP2000220557 A JP 2000220557A JP 2001094013 A JP2001094013 A JP 2001094013A
Authority
JP
Japan
Prior art keywords
csp
burn
test
module
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000220557A
Other languages
English (en)
Inventor
Chuseki Mo
柱石 孟
Jinko Gen
仁▲古▼ 玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001094013A publication Critical patent/JP2001094013A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 生産性を向上させ、製造コストを節減するＣ
ＳＰパッケージ製造方法を提供する。 【解決手段】 ＣＳＰ用チップをウェーハ状態で製造し
て電気的技能検査ＥＤＳを遂行１００した後、良品と確
認されたＣＳＰ用チップに対してストリップ状態のパッ
ケージングを遂行１１０し、再びストリップ状態のＣＳ
Ｐを電気的に検査１２０して個別ＣＳＰに分離１４０す
る特徴を有し、前記分離された個別ＣＳＰをモジュール
ボードに表面実装１５０した後、モジュールボード状態
でバーンイン検査を進行１６０する特徴を有する。これ
により、ローディング及びアンローディング段階で発生
する物理的衝撃のために発生するＣＳＰの損傷による外
観不良を防止して全体的な製造工程の生産性及び収率を
向上させうる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージの
製造方法に係り、より詳細にはＣＳＰ(Chip Scale Pack
age)の電気的検査と、バーンイン(burn-in)検査を含む
全般的な製造方法に関する。
【０００２】
【従来の技術】
【０００３】高機能化、小型化及び速い動作速度を要求
する電子機器の要求に応じるために半導体パッケージも
発展している。これにより、半導体パッケージはＤＩＰ
(Dual In-line Package)のような古典的な形態からＣＳ
Ｐのような最新の半導体パッケージ形態に発展を繰り返
している。従って、最近の小型化を追求する代表的な電
子機器のカメラ型ＶＴＲや携帯電話機にはこのようなＣ
ＳＰをその主要部品として装着している。
【０００４】このようなＣＳＰは、外部端子が１００ピ
ン以上の多ピンパッケージや、高速で動作する半導体パ
ッケージまたはチップサイズが比較的大きいパッケージ
に有利な形態である。ＣＳＰに対する定義はまだ各半導
体パッケージ生産業者によって違うが、一般的に半導体
パッケージの大きさがチップサイズの１２０％未満のパ
ッケージを指称する。たとえ半導体パッケージサイズが
チップサイズの１２０％を超過しても、半導体パッケー
ジの下部にリード(lead)の代りにソルダボールが搭載さ
れたＢＧＡ(Ball Grid Array)、半導体パッケージの下
部に電極(land)がアレイ形態で構成されたＬＧＡ(Land
Grid Array)及び半導体パッケージ下部にリードの代り
に２列で電極が配列されたＳＯＮ(Small Outline Non-l
eaded)は通常ＣＳＰと見なす。
【０００５】図１は、一般的なＣＳＰの製造方法を説明
するために示す工程フローチャートである。図１を参照
すれば、集積回路を作る工程を進行してウェーハに多数
個の半導体チップを形成する。その後、プローブチップ
をテスタとチップを連結する手段として使用した電気的
検査(ＥＤＳ：Electric Die sort)工程を遂行して、ウ
ェーハにある多数のチップに対して電気的特性による良
品と不良品を選別５１する。次いで、前記電気的特性が
良好なチップをストリップ状態のＣＳＰで組立５３す
る。前記ストリップ状態のＣＳＰを個別ＣＳＰに分離５
５する。
【０００６】前記分離された個別ＣＳＰに対して初期不
良をスクリーンするための検査のバーンイン検査を実施
５７する。このようなバーンイン検査は、半導体パッケ
ージに激しいストレス、例えば熱、電圧及びクロックの
ような高周波を印加することによって作られた製品に対
する初期不良時点を人為的に操り上げることである。従
って不良と判明された半導体パッケージは後続する電気
的検査を通じて初期に落ち、良好な製品だけを最後の電
気的検査５９を経て生産出荷させることがその主要目的
である。
【０００７】次いで、前記バーンイン検査が完了したＣ
ＳＰに対して最後の電気的検査を進行５９する。前記最
後の電気的検査で良品と判定されればＣＳＰに製品の名
称を印刷するマーキング工程を進行する６１。また、最
終的にＣＳＰに対して外観上の不良があるかどうかを検
査６１する。その後の、良品と判定されたＣＳＰはモジ
ュールボードに表面実装して組立６３し、再びモジュー
ル状態で電気的検査を行った後６５、最終的に包装され
て６７使用者に伝えられる。ここで、個別的に分離され
たＣＳＰは、モジュール組立がなされるまでバラの単位
で工程間の移動６９が起き、モジュール組立から最後の
包装まで７１はモジュールボード状態で工程間に移動及
び取扱がなされる。
【０００８】図２は、一般的なＣＳＰの移動に用いられ
るプラスチックトレー及びこれを用いた電気的検査工程
を説明するための概略図である。
【０００９】図２を参照すれば、分離が完了したＣＳＰ
はプラスチックトレーに入られて工程間移動をする。そ
して電気的検査工程では再びテスト用トレー９３に入ら
れる。このようなテスト用トレー９３の本体８９は、表
面に静電気防止処理されたプラスチックをその材質と
し、プラスチックトレー９３に凹んだ形態で形成された
ポケット９１に個別ＣＳＰ８１が各々入って安着され
る。その後、前記テスト用トレー９３に入られた個別Ｃ
ＳＰは、テスタと連結されたハンドラにローディングさ
れる。前記ハンドラでインターフェースボード８３に連
結されたソケット８５でＣＳＰ８１の外部連結端子のソ
ルダボールがソケット接点端子８７、例えばポゴピン(P
OGO pin)と連結されて電気的検査が遂行される。また、
図示されなかったが、バーンイン装備ではバーンインボ
ードにあるソケットに挿入されて初期不良品の選別のた
めの信頼性検査が遂行される。
【００１０】
【発明が解決しようとする課題】しかし一般的なＣＳＰ
製造方法によれば、分離されたバラのＣＳＰはバーンイ
ン検査で数回のプラスチックトレーとバーンインボード
との間のローディング、アンローディング段階が反復さ
れる。そして最後の電気的検査工程では、プラスチック
トレーと複数個のＣＳＰをテスタのインタフェースボー
ドと並列で連結させるテスタトレーとの間のローディン
グ、アンローディングを反復するようになる。
【００１１】従って、分離されたバラのＣＳＰに対する
最後の電気的検査とバーンイン検査過程で次のような問
題点が発生できる。第一に、一般的にＣＳＰは、外部連
結端子で既存外部リードの代りに比較的外部の衝撃に容
易に傷つくソルダボールを使用し、封合剤の材質が既存
のセラミックやプラスチックパッケージより弱い。従っ
て、前記バーンイン及び最後の電気的検査工程でローデ
ィングとアンローディングを反復する間に発生する物理
的衝撃から保護機能が弱くて容易に外観不良が発生す
る。このような外観不良の代表的な例としては、パッケ
ージ破れ、亀裂及びソルダボールの損傷及びこれに従う
接触不良などを挙げられ、結局はＣＳＰ製造工程におい
てこのような外観不良は収率低下につながる。
【００１２】第二に、ＣＳＰのような面実装型半導体パ
ッケージは、既存の半導体パッケージに比べて接点数が
比較的多いためにバーンイン及び電気的検査工程で接点
数の増加に起因した接触不良が増える。
【００１３】第三に、ＣＳＰのソルダボールとテスタイ
ンタフェースボード及びバーンインボードに構成された
ソケットのピンを連結する方法は精巧で複雑なメカニズ
ムを使用する。従ってこのような精巧で複雑な連結メカ
ニズムを有するソケットも値段が高い。したがって高コ
ストのソケット使用に起因した製造コストの上昇要因が
発生する。
【００１４】第四に、前記ローディング及びアンローデ
ィングを反復する時間は、バーンイン工程及び最後の電
気的検査工程においてだいぶ長時間と人力を必要とす
る。これによってＣＳＰ製造工程において過剰時間及び
人力が投入されて生産性が落ちる。
【００１５】本発明が解決しようとする技術的課題は、
ストリップ状態の組立が完了した後に分離工程を進行し
ないことによってバラのＣＳＰ状態でないストリップ状
態で電気的検査を遂行し、バーンイン検査ではバラのＣ
ＳＰ状態でないモジュールボードで組立された状態でバ
ーンイン検査を遂行することによってＣＳＰに加わる外
部衝撃を最小化し検査過程で発生可能な接触不良を減ら
し、ローディング及びアンローディングにおいて不要な
時間及び人力を節約して生産性を向上させ、バラのＣＳ
Ｐを取扱うのに用いられる高コストのソケットを使わな
いことによって製造コストを縮められるＣＳＰ製造方法
を提供することにある。
【００１６】本発明が解決しようとする他の技術的課題
は、前記ＣＳＰ製造工程でストリップ状態で電気的検査
を遂行できるＣＳＰ電気的検査方法を提供することにあ
る。
【００１７】本発明が解決しようとするさらに他の技術
的課題は、前記ＣＳＰ製造工程でモジュールボードに組
立された状態でバーンイン検査を遂行するＣＳＰバーン
イン検査方法を提供することにある。
【００１８】
【課題を解決するための手段】前記技術的課題を達成す
るために本発明は、ＣＳＰ用チップをウェーハ状態で製
造する第１工程と、前記ウェーハ状態でＣＳＰ用チップ
に対する電気的技能検査ＥＤＳを遂行する第２工程と、
前記電気的技能検査で良品と確認されたＣＳＰ用チップ
に対してストリップ状態のパッケージングを遂行する第
３工程と、前記ストリップ状態のＣＳＰを電気的に検査
する第４工程と、前記電気的検査が完了したストリップ
状態のＣＳＰを個別ＣＳＰに分離する第５工程と、前記
分離された個別的なＣＳＰをモジュールボードに表面実
装する第６工程と、前記モジュール状態のＣＳＰに対し
てバーンイン検査を進行する第７工程と、前記バーンイ
ン検査が完了したＣＳＰモジュールに対して使用者に伝
達するための包装を進行する第８工程とを含むことを特
徴とするＣＳＰ製造方法を提供する。
【００１９】本発明の望ましい実施例によれば、前記第
１工程のＣＳＰはウェーハレベルのＣＳＰ(Wafer level
ＣＳＰ)、ＢＧＡ(Ball Grid Array、ＬＧＡ(Land Grid
Array)を含むことが適しており、前記ＣＳＰ用チップ
は半導体メモリの機能を遂行することが適している。
【００２０】また、前記第３工程のストリップは２n(n
＝自然数)で表現される個数のＣＳＰが組立されたこと
が適しており、前記第４工程の電気的検査は、ＣＳＰの
外部連結端子と連結されるテスタのコンタクトで伝導性
ゴム(ＰＣＲ)を使用することが適している。望ましく
は、前記第４工程後にストリップ状態のＣＳＰにマーキ
ングを遂行する工程と、外観検査を遂行する工程をさら
に進行することが適合である。
【００２１】また、本発明の望ましい実施例によれば、
前記第７工程のバーンイン検査を進行する方法は、バー
ンインボードにＣＳＰモジュールを搭載し、バーンイン
のためのストレスを印加しながら同時に電気的な検査を
遂行したり、バーンインボードにＣＳＰモジュールをロ
ーディングしてバーンインのためのストレスをまず印加
した後、再びＣＳＰモジュールをバーンインボードから
アンローディングしてＣＳＰモジュールを電気的に検査
できる。前記第７工程のバーンイン検査を行った後、個
別ＣＳＰモジュールに対する機能及び速度測定を含む最
後の電気的検査を遂行する工程をさらに進行することが
望ましい。
【００２２】前記他の技術的課題を達成するために本発
明は、ウェーハ状態の電気的検査ＥＤＳが完了した良品
のチップをストリップ状態のＣＳＰでパッケージングす
る第１段階と、前記ストリップ状態でパッケージングさ
れたＣＳＰをテスタのコンタクトと連結する第２段階
と、前記コンタクトされたストリップ状態のＣＳＰに対
する電気的な検査を遂行する第３段階とを具備すること
を特徴とするＣＳＰの電気的検査方法を提供する。
【００２３】本発明の望ましい実施例によれば、前記第
１工程のストリップは２n(n＝自然数)個の個別ＣＳＰを
含むことが適しており、前記第２工程のテスタコンタク
トは伝導性ゴムＰＣＲであることが適している。
【００２４】前記さらに他の技術的課題を達成するため
に本発明は、個別ＣＳＰを少なくとも一個以上モジュー
ルボードに表面実装する第１段階と、前記モジュールボ
ードをバーンインボードに積載する第２段階と、前記積
載されたモジュールボードに対してバーンイン検査を遂
行する第３段階とを含むことを特徴とするＣＳＰバーン
イン検査方法を提供する。
【００２５】本発明の望ましい実施例によれば、前記第
３段階のバーンイン検査は、バーンインのためのストレ
スを印加しながら同時に電気的な検査を遂行したり、バ
ーンインのためのストレスをまず印加した後、モジュー
ルボードをバーンインボードからアンローディングして
電気的検査を遂行できる。
【００２６】本発明によれば、バラのＣＳＰ状態で電気
的検査及びバーンイン検査を遂行せずにストリップ状態
やモジュールボード状態で電気的検査及びバーンイン検
査を遂行してＣＳＰ製造工程において生産性を向上さ
せ、製造コストを低めるだけでなく、製品の収率も向上
させうる。
【００２７】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施例を詳細に説明する。当明細書にお
けるストリップ状態のＣＳＰを電気的検査するためにコ
ンタクトとして用いられる伝導性ゴムＰＣＲは、本発明
を説明するための例示的なものでこれを限定するもので
はない。本発明は必須の特徴を外れずに他の方式で実施
できる。例えば、前記望ましい実施例においては、スト
リップ状態のＣＳＰを電気的検査するのに用いられるコ
ンタクトが伝導性ゴムＰＣＲであるが、これは他の形
態、例えばポゴピン型、局所的相互連結型(PI: Partial
Interconnection type)、伝導性バンパ型、スプリング
接触型に変形可能である。また、ＣＳＰモジュールは８
個のＣＳＰが１列でモジュールボードに組立されたが、
これは他の方式に変形して組立可能である。従って、下
の望ましい実施例で記載した内容は例示的なことであっ
て限定する意味ではない。
【００２８】（ＣＳＰ製造方法）図３は、本発明に係る
ＣＳＰ製造方法を説明するために示す工程フローチャー
トである。図３を参照して本発明に係るＣＳＰ製造方法
を詳細に説明する。図３を参照すれば、まず、集積回路
を作る工程を進行してウェーハに多数個の半導体チップ
を形成する。前記ウェーハ状態のチップに対してプロー
ブチップを用いた電気的検査(ＥＤＳ:Electric Die sor
t)工程を遂行してウェーハにある多数のチップに対して
電気的特性面で良品と不良品を選別１００する。
【００２９】その後、一般的なＣＳＰパッケージ組立工
程、例えばウェーハソーイング(wafer sawing)、ダイボ
ンディング(Die bonding)、ワイヤボンディング、封
合、ソルダボールまたはソルダバンプ搭載及び付着工程
を進行してＣＳＰのパッケージング工程を完了１１０す
る。この時、ウェーハレベルのＣＳＰの場合はウェーハ
を製造する過程でボンドパッドにバンプを形成するた
め、別のワイヤボンディング、封合、ソルダボール搭載
程が要らない。単に、ストリップ状態のキャリアにチッ
プを付着するダイボンディング工程だけ必要である。
【００３０】この時重要なのは、ＣＳＰがストリップ状
態で存在するように分離工程を進行しないことである。
そして１個のストリップに存在するＣＳＰの個数は２
n(ｎ＝自然数)で表現される数であって一般的に３２個
または６４個を形成する。従って、後続する電気的検査
工程で並列検査を可能にする。前記ＣＳＰの組立順序に
対する詳細な説明は本発明の核心ではないため、これを
簡略に説明した。
【００３１】しかし、リフロー工程でソルダボールの付
着が終わった後に既存のＣＳＰ製造工程では分離工程を
遂行したが、本発明ではストリップ状態でＣＳＰを工程
間移し続けるのは、本発明の目的を達成するために重要
な意味を有する。
【００３２】即ち、既存のＣＳＰ製造工程では分離が完
了したバラのＣＳＰをプラスチックトレーを用いて工程
間移した後、これを再びテスタのハンドラでローディン
グ及びアンローディングを反復すべきであるが、本発明
ではストリップ状態でＣＳＰを工程間移してこれをバラ
でないストリップ状態で電気的検査１２０をするため、
ローディング及びアンローディング工程が要らなく、高
コストのソケットを使用しなくてもよい。また、工程中
に物理的衝撃によりＣＳＰが傷ついて外観不良が発生す
る問題を抑制できて収率向上にも寄与する。このように
ストリップ状態のＣＳＰをテスタと連結する手段の一例
として伝導性ゴム(ＰＣＲ：Pressure Conductive Rubbe
r)を使用できる。伝導性ゴムＰＣＲは、ＣＳＰの外部連
結手段の突出した形状のソルダボールやバンプが密着さ
れて押さえる圧力により垂直方向に伝導性を呈するた
め、ＣＳＰを短絡欠陥の発生なしにテスタのインタフェ
ースボードと連結させうる。
【００３３】次いで、ストリップ状態で電気的検査が終
わったストリップに対して、製品の名称をＣＳＰ本体表
面に印刷するマーキング工程と外観上の不良を検査する
外観検査とを実施１３０する。その後、既存のＣＳＰパ
ッケージング工程の最後の工程の分離工程を進行１４０
してストリップ状態のＣＳＰをバラのＣＳＰに作る。こ
の時、前記電気的検査工程１２０で不良と判明されたＣ
ＳＰは、テスタ装備でストリップ単位で貯蔵されている
検査結果を参照して分離が完了した状態で全て除去され
る。
【００３４】次いで、バラ状態のＣＳＰは、再びモジュ
ールボードに表面実装方式で組立１５０されてモジュー
ルボード状態になる。その後バーンインシステムでモジ
ュールボードを挿入できるバーンインボードのソケット
にモジュールボードを挿入する。前記バーンインボード
に挿入されてモジュール状態で存在するＣＳＰにストレ
スを印加してバーンイン検査を進行１６０する。このよ
うなストレスは、その印加するストレスの種類によって
バーンイン検査を動的なバーンインと静的なバーンイン
とに分ける。しかし、本発明では動的なバーンイン、静
的なバーンイン両方とも問題にならずに全て適用可能で
ある。また、バーンイン検査をする方法は、ストレスを
印加する間に同時に電気的検査を同時に遂行する場合も
あり、一応ストレスを持続的に加えた後に再びバーンイ
ンボードからモジュールボードを分離して独立的に電気
的検査を遂行する場合もある。
【００３５】従って、既存にはバラのＣＳＰ状態でバー
ンイン検査がなされたが、本発明ではこれをモジュール
ボード状態でバーンイン検査する。したがってバーンイ
ン検査工程で既存のバラのＣＳＰを挿入するソケットが
付着されたバーンインボードを使用する代わりに、本発
明ではモジュールボードが挿入されうるソケットが構成
されたバーンインボードを使用する。従って、バラのＣ
ＳＰを面倒にバーンインソケットにローディングしたり
アンローディングする必要がなく、多数個のＣＳＰが１
個のモジュールで構成されたモジュールボードをバーン
インボードのソケットに挿入さえすればよい。
【００３６】このようにモジュールボード単位でバーン
イン検査１６０をする方法は、既存のバラのＣＳＰをバ
ーンインボードのソケットに挿入する方式より色々な長
所がある。即ち、ローディング及びアンローディング時
間を縮め、高コストのＣＳＰ用ソケットを使用しなくて
もよく、バーンインボードの面積を効果的に使用するこ
とによって一個のバーンインボードでバーンインを遂行
できるＣＳＰの個数を増やすことができ、ローディング
及びアンローディング段階でＣＳＰに加われる外部の物
理的衝撃を防止して外観不良の発生を抑制できる。また
ソケットに個別ＣＳＰを連結する時発生できる接触不良
を抑制する。したがってこれによりストレスが印加され
る間にＣＳＰがバーンインボードで劣化されるバーント
(burnt)欠陥を予防できる。そしてモジュールボード状
態のバーンイン検査を遂行することによって、バラのＣ
ＳＰでバーンインをする時より実際的な面で信頼性を確
保できる付加的な長所がある。なぜならＣＳＰがメモリ
の場合、大部分モジュール状態で使用者側で活用するか
らである。
【００３７】次いで、前記モジュール状態のバーンイン
検査１６０が終わったモジュールボードに対して後バー
ンイン段階の電気的最終モジュール検査を進行１７０し
た後、最後の出荷前外観検査(図示せず)を進行して使用
者に伝達するための包装１８０を実施する。図面で、参
照符号１９０はストリップ状態で工程間移動をする区間
を示し、２００はモジュールボード状態で工程間移動を
する区間を示す。
【００３８】（ＣＳＰの電気的検査方法）以下、図４及
び図８を参照して前述したＣＳＰ製造工程に用いられる
ＣＳＰストリップの構造及びこれを活用したＣＳＰの電
気的検査方法を説明する。図４は、本発明の一実施例に
係るＣＳＰストリップの平面図である。図４を参照すれ
ば、ＣＳＰストリップ１１８は、印刷回路基板(ＰＣ
Ｂ：PrintCircuit Board)やポリイミドテープよりなる
ストリップ本体１１２に個別ＣＳＰ１１４が並列状態の
電気的検査が容易に３２個構成されたことを示す。
【００３９】図５は、図４のＶ−Ｖ’面を切開した断面
図である。図５を参照すれば、ストリップ本体１１２に
構成された一個のＣＳＰの構造を調べれば、ストリップ
本体１１２の上部にはＣＳＰ本体１１６があり、下部に
はメタルパッド１１５と連結された外部連結端子のソル
ダボール１１７が突出した形態で付着されている。
【００４０】図６は、本発明の一実施例に係るＣＳＰス
トリップが電気的に検査される工程を説明するための平
面図である。図６を参照すれば、電気的検査を遂行する
ためのステージ、例えばプローブステージ１２６で、前
記プローブステージ１２６の最上部に位置した伝導性ゴ
ムＰＣＲとストリップ状態のＣＳＰのソルダボールが密
着されたことを示す平面図である。もちろん密着前にＣ
ＳＰ１１４のソルダボールとプローブステージ１２６の
伝導性ゴムＰＣＲが正確に連結されるように整列がなさ
れ、真空を用いた吸入でストリップ状態のＣＳＰをプロ
ーブステージ１２６にある伝導性ゴムＰＣＲに密着させ
る。
【００４１】図７は、図６で個別ＣＳＰがテスタのコン
タクトに接触することを説明するために示す断面図であ
る。図７を参照すれば、前記図６でVII−VII’面を切開
した断面図であって、ストリップ本体１１２の一面に突
出した形態で付着されたソルダボール１１７がテスタの
ストリップコンタクト１２２の伝導性ゴムＰＣＲを適正
圧力で押さえる。すると、前記伝導性ゴム１２２内に構
成された伝導性粒子１２４がゴムと共に押されて上下方
向にだけ電気的連結がなされる。参照符号１１６はＣＳ
Ｐの胴体を示す。
【００４２】図８は、本発明の一実施例に係るＣＳＰス
トリップの個別ＣＳＰがテスタに連結されることを説明
するために示す概略的な断面図である。図８を参照すれ
ば、ＣＳＰパッケージのソルダボール１１７がストリッ
プコンタクト１２２の伝導性ゴムで連結されることは図
７で既に説明された。このように連結された信号はイン
タフェースボード連結部１２７を通じてインタフェース
ボード１２８と連結され、インタフェースボード１２８
の信号は再び同軸ケーブル１２９を通してテスタヘッド
のユニバーサルボード１２５と連結されてお互い信号を
送受信して電気的検査がなされる。
【００４３】（ＣＳＰのバーンイン検査方法）以下、図
９乃至図１１を参照して本発明に係るＣＳＰ製造方法を
詳細に説明する。図９は、本発明の一実施例に係る個別
ＣＳＰがモジュールボードに表面実装された状態を示す
平面図である。図９を参照すれば、ＰＣＢやポリイミド
よりなるモジュールボード本体１５２に８個の単位ＣＳ
Ｐ１１４が表面実装方式で付着しているモジュールボー
ド１５４の平面を示す。
【００４４】図１０は、図９のＸ−Ｘ’面を切開した断
面図である。図１０を参照すれば、モジュールボード本
体１５２の一面に構成されたモジュールボードメタルパ
ッド１５６にフラックスをコーティングし、リフロー方
式で個別ＣＳＰ１１４のソルダボール１１７が付着され
た断面を示す。
【００４５】図１１は、本発明の一実施例に係るＣＳＰ
モジュールが積載されたバーンインボードを説明するた
めに示す斜視図である。図１１を参照すれば、図９に示
したＣＳＰモジュール１５４がバーンインボード本体１
６２上に構成されたモジュール挿入用ソケット１６４に
挿入された形状の斜視図を示す。図面で参照符号１６６
は、バーンインボードとバーンインシステムを連結する
ためのバーンインボードコネクタを示す。
【００４６】
【発明の効果】従って、前述した本発明によれば、電気
的検査工程でバラ状態でＣＳＰに対する電気的検査を遂
行する代わりにストリップ状態で電気的検査を遂行し、
バーンイン検査工程でバラ状態のＣＳＰに対するバーン
インを遂行する代わりにモジュールボード状態でバーン
イン検査を遂行して次のように長所が発生する。
【００４７】第一、ＣＳＰの製造工程においてローディ
ング／アンローディング段階を縮めて時間及び人力の無
駄遣いをなくすことができれば、前記ローディング及び
アンローディング段階で発生する物理的衝撃のために発
生するＣＳＰの損傷による外観不良を防止して全体的な
製造工程の生産性及び収率を向上させうる。
【００４８】第二、高コストのソケットを電気的検査工
程及びバーンイン工程で使用しなくてすむので製造コス
トを低められ、ソケットで発生する接触不良を抑制して
収率を向上させうる。
【００４９】第三、バーンインボードで単位面積当りよ
り多数のＣＳＰに対するバーンイン検査を遂行できる。
即ち、既存のバーンインシステムを改造せずにバーンイ
ンボードだけを変えてバーンイン検査を遂行できて装備
の稼動効率を増やし、これにより生産性を向上させう
る。
【００５０】第四、モジュールボード状態のバーンイン
検査を遂行することによってバラのＣＳＰでバーンイン
を遂行する時より実質的な面で信頼性を確保することが
できる。なぜなら、ＣＳＰの機能がメモリの場合、大部
分モジュール状態で使用者が活用するからである。
【００５１】本発明は前記の実施例に限られず、本発明
が属する技術的思想内で当分野の通常の知識を有する者
により多くの変形が可能である。
【図面の簡単な説明】
【図１】一般的なＣＳＰの製造方法を説明するために示
す工程フローチャート図である。
【図２】一般的なＣＳＰの電気的検査及びバーンイン検
査に用いられるテスト用トレー及びこれを用いた電気的
検査工程を説明するために示す概略図である。
【図３】本発明に係るＣＳＰ製造方法を説明するために
示す工程フローチャート図である。
【図４】本発明の一実施例に係るＣＳＰストリップを示
す平面図である。
【図５】図４のＶ−Ｖ’面を切開した断面図である。
【図６】本発明の一実施例に係るＣＳＰストリップが電
気的に検査される工程を説明するために示す平面図であ
る。
【図７】図６で個別ＣＳＰがテスタのコンタクトに接触
されることを説明するために示す断面図である。
【図８】本発明の一実施例に係るＣＳＰストリップの個
別ＣＳＰがテスタと連結されることを説明するために示
す概略的な断面図である。
【図９】本発明の一実施例に係る個別ＣＳＰがモジュー
ルボードに表面実装された状態を示す平面図である。
【図１０】図９のＸ−Ｘ’面を切開した断面図である。
【図１１】本発明の一実施例に係るＣＳＰモジュールが
積載されたバーンインボードを説明するために示す斜視
図である。
【符号の説明】
１１２ ストリップ本体 １１４ 個別ＣＳＰ １１６ ＣＳＰ本体 １１７ ソルダボール １１８ ＣＳＰストリップ １２２ ストリップコンタクト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/66 Ｇ０１Ｒ 31/28 Ｋ Ｂ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 ＣＳＰ用チップをウェーハ状態で製造す
    る第１工程と、 前記ウェーハ状態でＣＳＰ用チップに対する電気的技能
    検査ＥＤＳを遂行する第２工程と、 前記電気的技能検査で良品と確認されたＣＳＰ用チップ
    に対してストリップ状態のパッケージングを遂行する第
    ３工程と、 前記ストリップ状態のＣＳＰを電気的に検査する第４工
    程と、 前記電気的検査が完了したストリップ状態のＣＳＰを個
    別ＣＳＰに分離する第５工程と、 前記分離された個別的なＣＳＰをモジュールボードに表
    面実装する第６工程と、 前記モジュール状態のＣＳＰに対してバーンイン検査を
    進行する第７工程と、 前記バーンイン検査が完了したＣＳＰモジュールに対し
    て使用者に伝達するための包装を進行する第８工程と、 を具備することを特徴とするＣＳＰ製造方法。
  2. 【請求項２】 前記第１工程のＣＳＰは、ウェーハレベ
    ルのＣＳＰ、ＢＧＡ、ＬＧＡを含むことを特徴とする請
    求項１に記載のＣＳＰ製造方法。
  3. 【請求項３】 前記第１工程のＣＳＰ用チップは、半導
    体メモリの機能を遂行することを特徴とする請求項１に
    記載のＣＳＰ製造方法。
  4. 【請求項４】 第３工程のストリップは、２n(ｎ＝自然
    数)で表現される個数のＣＳＰが組立られたことを特徴
    とする請求項１に記載のＣＳＰ製造方法。
  5. 【請求項５】 前記第４工程の電気的検査は、ＣＳＰの
    外部連結端子と連結されるテスタのコンタクトで伝導性
    ゴムを使用することを特徴とする請求項１に記載のＣＳ
    Ｐ製造方法。
  6. 【請求項６】 前記第４工程後に、ストリップ状態のＣ
    ＳＰにマーキングを遂行する工程をさらに含むことを特
    徴とする請求項１に記載のＣＳＰ製造方法。
  7. 【請求項７】 前記マーキング工程後に、ストリップ状
    態のＣＳＰに対する外観検査を遂行する工程をさらに含
    むことを特徴とする請求項６に記載のＣＳＰ製造方法。
  8. 【請求項８】 前記第７工程のバーンイン検査を進行す
    る方法は、バーンインボードにＣＳＰモジュールを搭載
    し、バーンインのためのストレスを印加しながら同時に
    電気的な検査を遂行することを特徴とする請求項１に記
    載のＣＳＰ製造方法。
  9. 【請求項９】 前記第７工程のバーンイン検査を進行す
    る方法は、バーンインボードにＣＳＰモジュールをロー
    ディングしてバーンインのためのストレスをまず印加し
    た後、再びＣＳＰモジュールをバーンインボードからア
    ンローディングしてＣＳＰモジュールを電気的に検査す
    ることを特徴とする請求項１に記載のＣＳＰ製造方法。
  10. 【請求項１０】 前記第７工程のバーンイン検査を行っ
    た後、個別ＣＳＰモジュールに対する機能及び速度測定
    を含む最後の電気的検査を遂行する工程をさらに含むこ
    とを特徴とする請求項１に記載のＣＳＰ製造方法。
  11. 【請求項１１】 前記最後の電気的検査を遂行した後、
    ＣＳＰモジュールに対する外観検査を遂行する工程をさ
    らに含むことを特徴とする請求項１０に記載のＣＳＰ製
    造方法。
  12. 【請求項１２】 ウェーハ状態の電気的検査ＥＤＳが完
    了した良品のチップをストリップ状態のＣＳＰでパッケ
    ージングする第１段階と、 前記ストリップ状態でパッケージングされたＣＳＰをテ
    スタのコンタクトと連結する第２段階と、 前記コンタクトされたストリップ状態のＣＳＰに対する
    電気的な検査を遂行する第３段階と、 を含むことを特徴とするＣＳＰの電気的検査方法。
  13. 【請求項１３】 前記第１工程のストリップは、２n(ｎ
    ＝自然数)個の個別ＣＳＰが組立されたことを特徴とす
    る請求項１２に記載のＣＳＰの電気的検査方法。
  14. 【請求項１４】 前記第２工程のテスタコンタクトは、
    伝導性ゴムであることを特徴とする請求項１２に記載の
    ＣＳＰの電気的検査方法。
  15. 【請求項１５】 単位ＣＳＰを少なくとも一個以上モジ
    ュールボードに表面実装する第１段階と、 前記モジュールボードをバーンインボードに積載する第
    ２段階と、 前記積載されたモジュールボードに対してバーンイン検
    査を遂行する第３段階と、 を含むことを特徴とするＣＳＰバーンイン検査方法。
  16. 【請求項１６】 前記第３段階のバーンイン検査は、バ
    ーンインのためのストレスを印加しながら同時に電気的
    な検査を遂行することを特徴とする請求項１５に記載の
    ＣＳＰバーンイン検査方法。
  17. 【請求項１７】 前記第３段階のバーンイン検査は、バ
    ーンインのためのストレスをまず印加した後、モジュー
    ルボードをバーンインボードからアンローディングして
    電気的検査を遂行することを特徴とする請求項１５に記
    載のＣＳＰバーンイン検査方法。
JP2000220557A 1999-07-22 2000-07-21 チップスケール半導体パッケージの製造方法 Pending JP2001094013A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990029732A KR100327335B1 (ko) 1999-07-22 1999-07-22 칩크기 반도체 패키지의 제조방법
KR1999P29732 1999-07-22

Publications (1)

Publication Number Publication Date
JP2001094013A true JP2001094013A (ja) 2001-04-06

Family

ID=19603614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000220557A Pending JP2001094013A (ja) 1999-07-22 2000-07-21 チップスケール半導体パッケージの製造方法

Country Status (3)

Country Link
US (1) US6287878B1 (ja)
JP (1) JP2001094013A (ja)
KR (1) KR100327335B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313997A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd 半導体装置の製造方法
US6730527B1 (en) 2001-12-31 2004-05-04 Hyperchip Inc. Chip and defect tolerant method of mounting same to a substrate

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2101293C (en) * 1992-08-05 2004-06-29 David A. Nicholas Articulating endoscopic surgical apparatus
US7215131B1 (en) * 1999-06-07 2007-05-08 Formfactor, Inc. Segmented contactor
US6764869B2 (en) * 2001-09-12 2004-07-20 Formfactor, Inc. Method of assembling and testing an electronics module
US20040180561A1 (en) * 2003-03-12 2004-09-16 Nexcleon, Inc. Structures for testing circuits and methods for fabricating the structures
US20040177995A1 (en) * 2003-03-12 2004-09-16 Nexcleon, Inc. Structures for testing circuits and methods for fabricating the structures
US6924654B2 (en) * 2003-03-12 2005-08-02 Celerity Research, Inc. Structures for testing circuits and methods for fabricating the structures
US6946859B2 (en) * 2003-03-12 2005-09-20 Celerity Research, Inc. Probe structures using clamped substrates with compliant interconnectors
US7170306B2 (en) * 2003-03-12 2007-01-30 Celerity Research, Inc. Connecting a probe card and an interposer using a compliant connector
US6954082B2 (en) * 2003-12-04 2005-10-11 Lsi Logic Corporation Method and apparatus for testing of integrated circuit package
JP2005251784A (ja) * 2004-03-01 2005-09-15 Renesas Technology Corp 半導体モジュールおよびその製造方法
KR100582925B1 (ko) * 2005-02-22 2006-05-23 (주)티아이에스코리아 인쇄회로기판의 전기적 검사용 지그
US7656173B1 (en) * 2006-04-27 2010-02-02 Utac Thai Limited Strip socket having a recessed portions in the base to accept bottom surface of packaged semiconductor devices mounted on a leadframe for testing and burn-in
US7473568B2 (en) * 2006-05-17 2009-01-06 Kingston Technology Corp. Memory-module manufacturing method with memory-chip burn-in and full functional testing delayed until module burn-in
KR100899942B1 (ko) * 2007-05-31 2009-05-28 미래산업 주식회사 테스트 핸들러, 그를 이용한 반도체 소자 제조방법, 및테스트트레이 이송방법
US8334764B1 (en) 2008-12-17 2012-12-18 Utac Thai Limited Method and apparatus to prevent double semiconductor units in test socket
TWI410633B (zh) * 2010-10-15 2013-10-01 Well Handle Technology Co Ltd 電子組件之直立式測試設備
US10429329B2 (en) * 2016-01-29 2019-10-01 Ams Sensors Uk Limited Environmental sensor test methodology

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495179A (en) 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
KR960011265B1 (ko) 1993-06-25 1996-08-21 삼성전자 주식회사 노운 굳 다이 어레이용 테스트 소켓
US6025732A (en) * 1993-07-09 2000-02-15 Aehr Test Systems Reusable die carrier for burn-in and burn-in process
KR950014752A (ko) * 1993-11-19 1995-06-16 배순훈 다기능 전자레인지의 회전구이 장치
US5475317A (en) 1993-12-23 1995-12-12 Epi Technologies, Inc. Singulated bare die tester and method of performing forced temperature electrical tests and burn-in
US6137299A (en) * 1997-06-27 2000-10-24 International Business Machines Corporation Method and apparatus for testing integrated circuit chips
US5984164A (en) * 1997-10-31 1999-11-16 Micron Technology, Inc. Method of using an electrically conductive elevation shaping tool
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
US6233184B1 (en) * 1998-11-13 2001-05-15 International Business Machines Corporation Structures for wafer level test and burn-in

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313997A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd 半導体装置の製造方法
US6730527B1 (en) 2001-12-31 2004-05-04 Hyperchip Inc. Chip and defect tolerant method of mounting same to a substrate

Also Published As

Publication number Publication date
KR100327335B1 (ko) 2002-03-06
KR20010010697A (ko) 2001-02-15
US6287878B1 (en) 2001-09-11

Similar Documents

Publication Publication Date Title
JP2001094013A (ja) チップスケール半導体パッケージの製造方法
US7192806B2 (en) Method of establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
US6062873A (en) Socket for chip package test
US6489790B1 (en) Socket including pressure conductive rubber and mesh for testing of ball grid array package
US10656200B2 (en) High volume system level testing of devices with pop structures
US6301121B1 (en) Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US20090027072A1 (en) Apparatus for testing chips with ball grid array
JP2001338955A (ja) 半導体装置及びその製造方法
US7696772B2 (en) Strip socket for testing and burn-in having recessed portions with material that extends across a bottom surface of the corresponding semiconductor device
US6433410B2 (en) Semiconductor device tester and method of testing semiconductor device
US6177722B1 (en) Leadless array package
US6788092B2 (en) Test assembly for integrated circuit package
CN109425810B (zh) 半导体测试装置、半导体测试系统以及半导体测试方法
EP1081757B1 (en) Multichip module packaging process for known good die burn-in
US8421206B2 (en) Semiconductor device and connection checking method for semiconductor device
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JP2571023B2 (ja) Ｂｇａ型半導体装置
KR20000007516A (ko) 플립 칩 번-인 테스트 기판 및 이를 이용한 번-인 테스트방법
KR20090058862A (ko) 반도체 패키지 테스트 보드
KR200177064Y1 (ko) 볼 그리드 어레이 패키지 전기특성 검사용 테스트장치
JPH09129673A (ja) 半導体装置
KR100442054B1 (ko) 볼 그리드 어레이 타입 반도체 패키지 검사용 소켓
JPH039280A (ja) Ｉｃの検査方法
JP2008010563A (ja) 半導体装置の製造方法
US20080105869A1 (en) Printed circuit board for mounting semiconductor device package, and method of testing and fabricating semiconductor device package using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090618