JP2008010563A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置の実装基板への実装信頼性を向上できる技術を提供する。
【解決手段】パッケージ形態がＢＧＡである半導体装置を形成し、このＢＧＡ（半導体装置）８に対してバーンイン工程およびテスト工程を実施する。その後、バーンイン工程でＢＧＡ８の半田ボール７の表面に形成された半田酸化膜を除去する酸化膜除去工程を実施する。酸化膜除去工程は、ＢＧＡ８の半田ボール７に先端部１５ａが突起形状をしたピン１５を押し当てることにより行なう。
【選択図】図１５

Description

本発明は、半導体装置の製造技術に関し、特に、半田を用いて半導体装置を実装基板に実装する技術に適用して有効な技術に関するものである。

特開２００１−１０８７０６号公報（特許文献１）には、ウェハに形成された複数の半田ボールとこれらに対応する複数のプローブをそれぞれ接触させることにより、半導体装置の電気的特性検査を実施する技術が開示されている。このとき、プローブは半田ボールの中心よりも外側で電気的に接触する円筒部を有していることを特徴としている。

特開平１０−２２４０２９号公報（特許文献２）には、バンプの表面を清浄化して接触抵抗の低減を図るとともに、フリップチップ実装後において高信頼性および耐久性を有するバンプの製造方法について開示されている。

具体的には、半導体基板上に所定の工程を経て半田ボールバンプを形成した後、半導体基板に対して、Ａｒガス雰囲気中でスパッタエッチング処理を施す。これにより、半田ボールバンプの表面に形成されている不純物層を除去して清浄な半田ボールバンプの表面を露出している。

特開２０００−１１４３１３号公報（特許文献３）には、半田突起電極の高さを揃えることにより実装不良を低減でき、電気接続抵抗を低減するとともに接続強度の向上を図ることができる半田突起電極の製造方法について開示されている。

具体的には、半田突起電極に対してプローブを接触させることにより電気特性検査を行なった後に、半田突起電極の少なくとも頂部を研磨処理する技術が開示されている。

特開２００２−２０３８７２号公報（特許文献４）には、半田酸化膜を除去して信頼度の高い実装方法を低コストで提供する技術が開示されている。

具体的には、実装基板上に半田バンプを介してベアチップを接続する電子部品の実装方法において、半田バンプの表面に形成された酸化膜を擦過式のクリーナを用いて機械的・物理的に除去する除去工程を有するとしている。
特開２００１−１０８７０６号公報 特開平１０−２２４０２９号公報 特開２０００−１１４３１３号公報 特開２００２−２０３８７２号公報

例えば、パッケージ形態をＢＧＡ（Ball Grid Array）とする半導体装置は、配線基板上に半導体チップが搭載され、半導体チップを搭載した面と反対側の裏面に半田ボールが形成されている。このような半導体装置は、実装基板（マザーボード）の端子上に塗布された半田ペーストを介して、半田ボールと実装基板の端子とを接続することにより、実装基板に実装されている。また、パッケージ形態をＱＦＮ（Quad Flat Non-leaded Package）やＱＦＰ（Quad Flat Package）とする半導体装置においては、封止部から露出しているリードの先端部に半田めっきが施されており、この半田めっきを施したリードと実装基板の端子とを半田ペーストを介して接続することで実装基板に実装されている。

上述したように一般的なパッケージ形態を有する半導体装置は、半田ペーストを介して実装基板に実装されている。半導体装置の実装に用いる半田ペーストは、主に半田粒（半田粉）とフラックスと添加剤から構成されている。このうち、フラックスは、良好な半田接合を得るために使用され、松脂、有機酸および活性剤などを含んでいる。フラックスに含まれている活性剤には、ハロゲン（Ｃｌ）が含まれている。例えば、パッケージ形態をＢＧＡとする半導体装置を実装基板に実装する際、半田ボールの表面に酸化膜が形成されていると、半田ボールと半田ペーストの間で良好な半田接合が形成されにくくなる。しかし、フラックスにハロゲンが含まれていると、ハロゲンの清浄化機能により半田ボールの表面に形成されている酸化膜や不純物を除去することができ、半田の濡れ性を活性化できるので、半田ボールと半田ペーストとの半田接合の信頼性を向上することができる。ところが、ハロゲンを含むフラックスを用いた半田ペーストで半導体装置を実装基板に実装する場合、半導体装置を実装基板に実装した後、フラックス洗浄を行なってフラックスを充分に除去する必要がある。これは、フラックスに含まれるハロゲンが残存していると腐食が発生しやすく信頼性の低下を招くからである。また、フラックスが実装基板上に残存していると、銅配線などにマイグレーションが発生しやすくなり、隣接する配線パターンが導通してしまいショート不良が生じやすくなるためである。

このように半田ボールと半田ペーストとの半田接合を良好にするためにフラックスにハロゲンが含まれているが、ハロゲンを含むフラックスは実装後に上述した問題点を引き起こすため、充分に除去する必要がある。すなわち、ハロゲンを含むフラックスは実装後に洗浄して充分に除去する必要があるので、製造時間や製造工程が増加してしまう。

そこで、近年では、製造工程を簡略化するために半田ペーストに含まれるフラックスのハロゲンフリー化が進んでいる。つまり、フラックスにハロゲンを含まないようにすることにより、実装後にフラックス洗浄を実施しなくても腐食などの問題が起きないようにしている。

一方、フラックスのハロゲンフリー化が進むと、半田ボールの濡れ性が活性化されないため、半田ボールの表面に形成された酸化膜などの不純物の影響により、半導体装置と実装基板との実装不良が生じやすくなる。つまり、フラックスにハロゲンが含まれていないことで、半田ボールの表面に形成されている酸化膜などの不純物が充分に除去されず、半田ボールと半田ペーストとの半田接合が不充分となってきている。

特に、例えば自動車などの高信頼度用途などに使用される半導体装置では、高信頼性が要求される。このため、半導体装置の製造工程において、加熱雰囲気中で半導体装置を動作させるバーンイン工程が実施され、その後、テスト工程を実施することで不良品が選別されている。このようにバーンイン工程を実施することにより、不良品に近い半導体装置を完全に不良品にして、信頼性の高い半導体装置だけを良品として出荷することができる。しかし、バーンイン工程では、加熱処理を行なうため、半田ボールに自然酸化膜に比べて厚い酸化膜が形成されてしまう。したがって、半導体装置の実装基板への実装不良が生じやすくなる。

以上のことから、バーンイン工程を実施する等により、外部接続端子の表面に半田酸化膜が相対的に厚く形成された半導体装置であって、半導体装置と実装基板の接続にハロゲンを含有しない半田ペーストを使用する場合、特に実装不良が生じやすくなる。

本発明の目的は、半導体装置の実装基板への実装信頼性を向上できる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体装置の製造方法は、（ａ）配線基板の主面に半導体チップを搭載する工程と、（ｂ）前記配線基板の主面とは反対側の裏面に半田ボールを形成する工程と、（ｃ）前記半導体チップの電気的特性を検査する工程とを備える。そして、（ｄ）前記（ｃ）工程までを行う間に、前記半田ボールの表面に形成された半田酸化膜を除去する工程と（ｅ）前記（ｄ）工程後、前記配線基板に搭載した前記半導体チップを出荷する工程とを備えることを特徴とする。

また、本発明による半導体装置の製造方法は、（ａ）配線基板の主面に半導体チップを搭載する工程と、（ｂ）前記配線基板の主面とは反対側の裏面に半田ボールを形成する工程と、（ｃ）加熱雰囲気中で前記半導体チップを動作させるバーンイン工程と、（ｄ）前記（ｃ）工程後、前記半田ボールの表面に形成されている半田酸化膜を除去する工程と、（ｅ）前記（ｄ）工程後、前記配線基板に搭載した前記半導体チップを出荷する工程とを備えることを特徴とする。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

加熱雰囲気中で半導体チップを動作させるバーンイン工程を実施した後に、半田ボールの表面に形成されている酸化膜を除去する工程を実施しているので、バーンイン工程で半田ボールの表面に形成された酸化膜を除去して半田を露出した状態で出荷することができる。したがって、出荷した半導体装置を出荷先で実装基板に実装する場合、ハロゲンフリーの半田ペーストを用いても半田ボールと半田ペーストとの半田接合を良好にすることができ、半導体装置の実装基板への実装信頼性を向上することができる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

（実施の形態１）
本実施の形態１では、パッケージ形態をＢＧＡとする半導体装置の製造方法について説明する。シリコン単結晶よりなる半導体基板（半導体ウェハ）上に通常の技術を用いてＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を形成する。その後、ＭＩＳＦＥＴ上に層間絶縁膜を介して多層配線を形成する。このようにして、半導体基板上に集積回路を形成した後、半導体基板をダイシングすることにより、個々の半導体チップを得る。

図１は、半導体チップを形成した後の製造工程を示すフローチャートである。以下に図面を参照しながら、半導体チップを形成した後の製造工程について説明する。図２に示すように、配線基板（インタポーザ）１を用意する。この配線基板１の主面には複数の端子（ボンディングリード）２ａが形成されており、主面と反対側の裏面には複数の端子（ランド）２ｂが形成されている。この配線基板１の主面上に半導体チップ４を搭載する（ダイボンディング、図１のＳ１０１）。半導体チップ４は、その主面に複数のボンディングパッド(図示しない)を有しており、例えば、接着剤３を用いて配線基板１に固定される。

続いて、図３に示すように、配線基板１の主面上に搭載された半導体チップ４の複数のボンディングパッドと配線基板上に形成されている複数の端子２ａとを複数のワイヤ５によってワイヤボンディングする（図１のＳ１０２）。すなわち、金線などよりなるワイヤ５によって、半導体チップ４に形成されているボンディングパッド（図示せず）と配線基板１上に形成されている端子２ａとを電気的に接続する。これにより、半導体チップ４と配線基板１が電気的に接続される。

次に、図４に示すように、配線基板１の主面側、すなわち、配線基板１の半導体チップ４を搭載した面を樹脂６で封止する（モールド、図１のＳ１０３）。この工程により、半導体チップ４を外力による衝撃や水分の侵入から保護する樹脂６を形成することができる。その後、図５に示すように、樹脂で封止した面とは反対側の裏面に形成されている端子２ｂ上に球形状の半田ボール７を形成する（図１のＳ１０４）。

続いて、図６に示すように、配線基板１を切断することにより、個々の半導体装置を形成する。このようにして、パッケージ形態がＢＧＡである半導体装置を形成することができる。ここで、ＢＧＡ８は完成するが、この後の工程でＢＧＡ８の中の良品・不良品の選別が行なわれる。半導体装置には、例えば、車載用途などの高信頼性が要求されるものがある。これらの用途では、半導体装置が使用後すぐに不良品となると、製品の信頼性を著しく損なう。このため、信頼性が必要な製品向けの半導体装置の製造工程では、図６に示すようなＢＧＡ８が形成された後にバーンイン工程が実施される。バーンイン工程とは、半導体装置の初期故障を除去するためのスクリーニング法の一種で、温度・電圧を印加した状態で行なう加速試験をいう。このバーンイン工程を実施することにより、初期故障のおそれのある半導体装置を事前に除去することができる。すなわち、初期故障のおそれのある半導体装置を加熱雰囲気中で動作させることにより初期故障を意図的に発生させ、後述するテスト工程で不良品として選別できるようになっている。以下に、このバーンイン工程について説明する。

図７に示すように、個々の切り離されたＢＧＡ８をソケット（バーンイン用ソケット、第1ソケット）１０に挿入する。ソケット１０は複数個存在し、個々のソケット１０には、１つのＢＧＡ８がセットできるようになっている。このように複数のソケット１０にＢＧＡ８を１つずつセットすることにより複数のＢＧＡ８を１度に加熱雰囲気中で動作させることができる。図８にＢＧＡ８をソケット１０にセットした様子を示す。図８に示すように、ソケット１０の底部には、複数のコンタクトピン（第１のピン）１１が形成されており、このコンタクトピン１１のそれぞれにＢＧＡ８の下部に形成されている半田ボール７が接触するようになっている。つまり、ソケット１０の底部から突き出たコンタクトピン１１に半田ボール７を接続することにより、ＢＧＡ８がソケット１０内に固定される。

図９にコンタクトピン１１と半田ボール７との接続状態を示す。図９に示すように、コンタクトピン１１の先端部は半田ボール７を挟み込む形状になっており、この半田ボール７を挟み込む形状をした先端部に半田ボール７が挿入されて接触している。このコンタクトピン１１は導電性の材料から形成されており、コンタクトピン１１に電流を流すことにより、コンタクトピン１１に接触している半田ボール７を介してＢＧＡ８が動作するようになっている。

バーンイン工程では、例えば、１００℃程度の加熱雰囲気中でソケット１０にセットされているＢＧＡ８を動作させる（図１のＳ１０６）。これにより、初期故障のおそれのあるＢＧＡ８に対して意図的に初期故障を発生させることができる。

本実施の形態１では、バーンイン工程を実施することにより、信頼性の高い半導体装置（ＢＧＡ８）だけを取得できるようにしている。一方、バーンイン工程は、加熱雰囲気中で実施されるため、ＢＧＡ８に形成されている半田ボール７の表面に半田を酸化した半田酸化膜が相対的に厚く形成される。つまり、半田ボール７の表面は露出しているため、バーンイン工程で加熱雰囲気中にさらされることにより半田ボール７の表面に半田酸化膜が相対的に厚く形成される。バーンイン工程で形成される半田酸化膜は通常の自然酸化膜に比べて厚くなっている。

次に、バーンイン工程を実施したＢＧＡ８に対してテスト工程を実施する。テスト工程では、ＢＧＡ８に含まれる半導体チップの電気的特性がテストされる。図１０に示すように、バーンイン工程を実施したＢＧＡ８をソケット（テスト用ソケット、第２ソケット）１２に挿入する。このソケット１２も複数存在し、１度に複数のＢＧＡ８をテストすることができるようになっている。図１１にＢＧＡ８をソケット１０にセットした様子を示す。図１１に示すように、ソケット１２の底部には、複数のプローブ針（探針、第２のピン）１３が形成されており、このプローブ針１３のそれぞれにＢＧＡ８の下部に形成されている半田ボール７が接触するようになっている。つまり、ソケット１２の底部から突き出たプローブ針１３に半田ボール７を接続することにより、ＢＧＡ８がソケット１２内に固定される。

図１２にプローブ針１３と半田ボール７との接続状態を示す。図１２に示すように、プローブ針１３の先端部は凸状ではなく凹状になっており、この凹状をした先端部に半田ボール７が接触している。このようにプローブ針１３の先端部の形状を凹状（円筒状）にすることにより、プローブ針１３と半田ボール７との接触面積をできるだけ多く確保している。つまり、プローブ針１３は、半田ボール７との接触を確実に行なうため、凸状の先端部ではなく、テスト工程が確実に行われるように接触面積をできるだけ多く確保することが可能な凹状の先端部になっている。プローブ針１３の先端部の形状を凸状にすると、プローブ針１３の位置がずれた場合、プローブ針１３と半田ボール７との接触を確保することが困難になる。一方、プローブ針１３の先端部の形状を凹状にすると、プローブ針１３の位置がずれたとしても、プローブ針１３と半田ボール７との接触点が多いので、プローブ針１３と半田ボール７との接触を確保することが容易となる。したがって、テスト工程で使用するプローブ針１３の先端部の形状は、半田ボール７との接触点が確保しやすい凹状の形状になっている。このため、プローブ針１３は、半田ボール７の先端部で接触してはおらず、半田ボール７先端の周辺部で接触している。

このプローブ針１３は導電性の材料から形成されており、プローブ針１３に電流を流すことにより、プローブ針１３に接触している半田ボール７を介してＢＧＡ８が動作する。すなわち、プローブ針１３から信号を出力してＢＧＡ８を動作させ、ＢＧＡ８からの信号をプローブ針１３へ入力することにより、ＢＧＡ８が正常に動作しているかテストすることができる。テストの結果、ＢＧＡ８のうち正常に動作する良品だけが選別され、正常に動作しない不良品が除去される（図１のＳ１０７）。本実施の形態１では、バーンイン工程を実施した後、テスト工程を実施している。このため、バーンイン工程で初期故障のおそれのある良品に対して、意図的に初期故障を起こさせることにより、テスト工程で不良品として除去することができる。このようにバーンイン工程とテスト工程とを続けて実施することにより、信頼性の高いＢＧＡ８だけを選別することができる。

続いて、テスト工程を経た良品のＢＧＡ８に対して半田ボール７の表面に形成された半田酸化膜の除去を行なう（図１のＳ１０８）。上述したように、バーンイン工程では、ＢＧＡ８を加熱雰囲気中で動作させるので、露出している半田ボール７の表面に半田を酸化した半田酸化膜が形成される。特に、バーンイン工程において形成される半田酸化膜は、自然酸化膜に比べて厚く形成される。ところで、半田ボール７は、ＢＧＡ８を実装基板に実装する際に使用される。後述するように、ＢＧＡ８の半田ボール７と実装基板に形成されている端子とは、半田ペーストを用いて接続される。つまり、半田ボール７と半田ペーストとの間の半田接合によってＢＧＡ８は実装基板に実装される。しかし、半田ボール７の表面であり、特に実装基板の端子（電極）と接触する半田ボール７の先端部に半田酸化膜が形成されていると、半田ボール７と半田ペーストとの間に良好な半田接合が形成されにくくなる。このため、半田ボール７の表面に半田酸化膜が形成されている状態でＢＧＡ８を実装基板に実装すると、半田ボール７と半田ペーストとの間で実装不良が生じる問題点が発生する。この問題点は、半田ボール７に自然酸化膜が形成されている場合にも生じるが、特にバーンイン工程を実施することにより自然酸化膜よりも厚い半田酸化膜が半田ボール７の表面に形成されているときに顕著に現れる。ＢＧＡ８の高信頼性を確保するためにバーンイン工程が実施されているが、バーンイン工程を実施することにより、ＢＧＡ８の実装不良が生じやすい問題点が発生する。すなわち、高信頼性のＢＧＡ８を提供するためにバーンイン工程が実施されるが、バーンイン工程を実施する結果、ＢＧＡ８と実装基板との実装不良が起こりやすくなる副作用が生じる。

そこで、本実施の形態１では、バーンイン工程を実施することにより半田ボール７の表面に形成された厚膜の半田酸化膜を除去する工程を実施している。上記テスト工程においても、半田ボール７の表面に形成された半田酸化膜の一部は、相対的に微小ではあるが、除去されている。しかしながら、テスト工程で使用されるプローブ針１３の形状は、凹状であるため、テスト工程において除去される半田酸化膜は、半田ボール７の側面付近（半田ボール７における実装基板の端子と接触する先端部と配線基板１の端子（ランド）２ｂと接触する部分との間の領域）である。すなわち、半導体装置の実装時において、実装基板の端子と接触する半田ボール７の先端部における半田酸化膜は、上記テスト工程では除去されない。これにより、テスト工程におけるプローブ針１３だけでは、実装不良を抑制することは困難である。これに対し、本発明の１つの特徴は、バーンイン工程後に半田ボール７の表面であり、特に実装基板の端子と接触する半田ボール７の先端部に形成された半田酸化膜を除去することにある。半田ボール７の先端部に形成されている半田酸化膜を除去することにより、ＢＧＡ８の実装時において、半田ボール７と半田ペーストとの間の半田接合を良好に行なうことができるので、ＢＧＡ８の実装基板への実装不良を抑制することができる。

次に、具体的に半田ボール７の表面に形成された半田酸化膜を除去する工程について一例を挙げながら説明する。図１３は、バーンイン工程およびテスト工程を実施したＢＧＡ８を半田酸化膜除去用治具に装着する様子を示している。半田酸化膜除去用治具は、個々のＢＧＡ８を装着するソケット（半田酸化膜除去用ソケット、第３ソケット）１４から構成されており、このソケット１４の底部からピン１５が突出している。ソケット１４は複数個存在しており、同時に複数のＢＧＡ８に対して半田酸化膜の除去を実施することができるようになっている。図１４にソケット１４にＢＧＡ８を装着した様子を示す。図１４に示すように、ＢＧＡ８はソケット１４に装着されるが、このとき、ＢＧＡ８の下部にある半田ボール７にソケット１４の底部から突き出たピン（第３のピン）１５に接触することにより固定されている。ピン１５の先端部は、凸状をしており尖っている。ピン１５は、ＢＧＡ８に形成されている半田ボール７の数と同数だけ設けてあり、個々のピン１５が半田ボール７に接触している。

図１５は、半田ボール７とピン１５が接触している様子を示す拡大図である。図１５に示すように、ピン１５の先端部１５ａが半田ボール７の内部にまで食い込んでいることがわかる。つまり、ピン１５の先端部１５ａは尖っているため、半田ボール７と接触すると半田ボールの内部にまでピン１５の先端部１５ａが達する。このようにピン１５の先端部１５ａが半田ボール７の内部まで食い込むことにより、先端部１５ａが食い込んだ領域において、半田ボール７の表面に形成されている半田酸化膜が除去される。

図１６は、ピン１５によって半田ボール７に穴１７が形成されている様子を示す断面図である。図１６に示すように、半田ボール７には、ピン１５の先端部１５ａが半田ボール７の内部に食い込むことにより、半田ボール７の先端部に穴１７が形成されていることがわかる。この穴１７が形成される際、半田酸化膜１６が除去されて穴１７の表面には半田酸化膜１６がなくなっていることがわかる。すなわち、穴１７の表面には半田が露出している。これにより、ＢＧＡ８を実装基板に実装する際、実装基板上に形成された半田ペーストと接触する半田ボール７の先端部に穴１７が形成されており、この穴１７の内部で半田酸化膜１６を介さずに半田ボール７を構成する半田と半田ペーストが接触するので、良好な半田接合を得ることができる。このため、ＢＧＡ８の実装基板への実装不良を低減することができる。

半田ボール７の先端部に形成される穴１７は、半田ボール７の先端部にピン１５が食い込むことにより形成されるが、この穴１７のサイズは、ピン１５の食い込み具合によって調整することができる。例えば、ＢＧＡ８をピン１５上に配置するだけで、ＢＧＡ８の自重でピン１５の先端部１５ａが半田ボール７の先端部に食い込むようになっている。ピン１５を半田ボール７の内部にさらに突き刺して穴１７を形成する場合には、例えば、ＢＧＡ８に荷重をかけることにより、ピン１５を半田ボール７にさらに食い込ませるようにしてもよい。このように穴１７のサイズを適宜調整して穴１７の表面に形成されている半田酸化膜１６を除去することができる。半田ボール７に穴１７を形成するピン１５の先端部１５ａの径は、例えば、直径が０．０３ｍｍ程度である。

本実施の形態１の特徴は、図１５および図１６に示すようにピン１５で半田ボール７の先端部に穴１７を形成し、この穴１７の表面で半田酸化膜１６をなくして半田を露出する点にある。しかし、ピン１５が刺さらない半田ボール７の先端部以外の表面領域では、半田酸化膜１６が除去されていない。このため、ＢＧＡ８を実装基板に実装する際、実装不良が生じるかが問題となる。しかし、本実施の形態１に示すように、半田ボール７の表面に形成されている半田酸化膜１６をすべて除去しなくても、実装時に半田ボール７が半田ペーストに接触する先端部において、半田酸化膜１６が除去されていれば半田ボール７と半田ペーストとの半田接合を良好にすることができ、実装不良を抑制できることを本発明者らは見出したのである。したがって、半田ボール７の表面のうち、実装基板の端子上に塗布された半田ペーストと接触する領域に形成されている半田酸化膜１６を除去することで、充分に実装不良を抑制することができる。

また、本実施の形態１では、テスト工程の後に、半田ボール７に形成されている半田酸化膜１６を除去する工程を実施している。この半田酸化膜１６を除去する工程の一例として、ピン１５を半田ボール７に突き刺すことによって半田ボール７の先端部に形成されている半田酸化膜１６を除去する工程を開示している。ここで、テスト工程では、半田ボール７にプローブ針１３を押し当てて半導体チップの電気的特性がテストされる。このことから、テスト工程においても、半田ボール７にプローブ針１３を押し当てるので、半田ボール７の表面に形成されている半田酸化膜１６が除去されるのではないかという疑問が生じる。しかし、テスト工程で使用されるプローブ針１３は、図１２に示すように、先端部が突起形状をしているのではなく、凹状の形状をしている。これは、テスト工程においては、半田ボール７とプローブ針１３との接触点を増やすことが確実な電気的接続を得るために必要であるからである。このため、プローブ針１３は半田ボール７の先端部に接触するというよりはむしろ側面部で接触することになる。すなわち、テスト工程で使用するプローブ針１３では、半田ボール７の先端部を突き刺すことはなく、半田ボール７の先端部に穴１７を形成することはない。このため、テスト工程でのプローブ針１３による半田ボール７への接触では、半田ボール７の先端部に形成されている半田酸化膜１６を除去することができないことがわかる。したがって、半田ボール７の先端部に形成されている半田酸化膜１６を除去する観点からは、半田ボール７の先端部に形成されている半田酸化膜１６を除去する工程が必要であることがわかる。

以上のことから、本実施の形態１によれば、バーンイン工程を実施することで、高信頼性のＢＧＡ（半導体装置）を提供することができるとともに、バーンイン工程を実施することにより生じる副作用を回避することができる。つまり、バーンイン工程により半田ボール７の表面に自然酸化膜よりも厚い半田酸化膜１６が形成されるため、ＢＧＡ８の実装基板への実装の際、実装不良が生じやすくなる。しかし、本実施の形態１によれば、ピン１５を半田ボール７の先端部に突き刺して半田ボール７の先端部に形成されている半田酸化膜１６を除去することができるので、半田ボール７と実装基板上に形成される半田ペーストとの半田接合を良好にすることができる。したがって、ＢＧＡ８の実装不良を抑制することができる。

本実施の形態１の特徴は、半田ボール７の表面に形成されている半田酸化膜１６を除去する工程を実施することにあるが、この工程は、バーンイン工程後に実施することにより顕著な効果を奏する。バーンイン工程では、加熱雰囲気中でＢＧＡ８を動作させることになるが、このとき、半田ボール７の表面に自然酸化膜よりも厚い半田酸化膜１６が形成される。したがって、バーンイン工程を実施する前に半田酸化膜１６を除去する工程を実施しても、その後に行われるバーンイン工程で再び半田ボール７の表面に半田酸化膜が形成されてしまう。このため、バーンイン工程の後に半田酸化膜１６を除去する工程を実施することにより、半田ボール７の先端部において半田を露出させるという目的を達成することができる。

また、本実施の形態１では、バーンイン工程後、テスト工程を実施し、テスト工程後に半田酸化膜１６を除去する工程を実施しているが、バーンイン工程後であれば、テスト工程を実施する前に半田酸化膜１６を除去する工程を実施してもよい。ただし、半田ボール７の先端部に形成されている半田酸化膜１６を確実に除去する観点からは、テスト工程後に半田酸化膜１６を除去する工程を実施することが望ましい。例えば、ピン１５を半田ボール７に突き刺して半田ボール７に穴１７を形成することにより、半田ボール７の先端部で半田酸化膜１６を除去することができる。この後に、テスト工程を実施すると、プローブ針１３と半田ボール７の接触により、半田ボール７が変形して形成した穴１７が塞がってしまうおそれがある。すると、穴１７の表面に露出している半田が再び穴１７を塞ぐことにより露出しなくなるおそれがあるからである。

また、テスト工程を実施した後に半田酸化膜１６を除去する工程を実施することにより、良品のＢＧＡ８だけに半田酸化膜１６の除去を行なえばよくなるため、工程を簡略化することができる。つまり、テスト工程前に半田酸化膜１６を除去する工程を実施する場合、テスト工程を経ていないため、良品と不良品の両方のＢＧＡ８のすべてに対して、半田酸化膜１６を除去する工程を実施する必要がある。これに対し、テスト工程後に半田酸化膜１６を除去する工程を実施する場合、不良品のＢＧＡ８に対しては実施せず、良品のＢＧＡ８だけに半田酸化膜１６を除去する工程を実施すればよい。このため、対象となるＢＧＡ８を良品に限定することができるので、効率よく半田酸化膜１６を除去する工程を実施することができる。

なお、本実施の形態１では、半田ボール７の表面に形成されている半田酸化膜１６を除去する方法の一例として、ピン１５を半田ボール７の先端部に突き刺すことにより半田酸化膜１６を除去する方法を挙げている。しかし、半田ボール７の表面に形成されている半田酸化膜１６を除去する方法は、これに限らず、様々な方法が可能である。

例えば、半田ボール７の表面に形成されている半田酸化膜１６をプラズマエッチングによって除去することができる。ただし、プラズマエッチングによって半田酸化膜１６を除去する場合、半田ボール７の表面全体にわたって半田酸化膜１６を除去することができる一方、設備投資費用が大きくなるため、ＢＧＡ８の製造コストが上昇する点を考慮する必要がある。

また、例えば、半田ボール７の表面に形成されている半田酸化膜１６を研磨部材でこすることによる研磨によって除去することができる。ただし、研磨後の研磨くずを洗浄で除去する必要がある。

また、例えば、半田ボール７の表面に形成されている半田酸化膜１６をウォータージェット法で除去することもできる。ウォータージェット法では、ビーズなどを含む水を半田ボール７に噴射して半田ボールの表面に形成されている半田酸化膜１６を除去するものである。さらに、例えば、バーナーなどを用いて半田ボール７を再溶融させることにより、半田ボール７の表面に形成されている半田酸化膜１６を除去するようにしてもよい。

このように半田ボール７の表面に形成されている半田酸化膜１６を除去する方法は、様々な方法が可能であるが、本実施の形態１で説明したようにピン１５で半田ボール７の先端部を突き刺すことにより半田酸化膜１６を除去する方法が最も安価で簡単に実施することができる。

次に、半田酸化膜１６を除去する工程が終了すると、ＢＧＡ８の外観検査が行なわれる（図１のＳ１０９）。この外観検査工程で、外観不良のＢＧＡ８が除去され、良品だけが選別される。続いて、外観検査を通過したＢＧＡ８は梱包された後（図１のＳ１１０）、出荷先へ出荷される（図１のＳ１１１）。このようして本実施の形態１におけるＢＧＡ（半導体装置）８を製造することができる。

次に、ＢＧＡ（半導体装置）８を出荷した出荷先でＢＧＡ８を実装基板に実装する工程について説明する。図１７は、ＢＧＡ８を実装基板に実装する工程の流れを示すフローチャートである。以下に図面を参照しながら、ＢＧＡ８を出荷した後の製造工程について説明する。

図１８に示すように、実装基板２０を用意する。この実装基板２０の主面には、導電材料からなる端子（電極）２１が形成されている。そして、実装基板２０に形成されている端子２１上に、例えば、半田印刷法により、半田ペースト２２を印刷する（図１７のＳ２０１）。続いて、図１９に示すように、実装基板２０上に本実施の形態１におけるＢＧＡ８を搭載する（図１７のＳ２０２）。

図２０は、実装基板２０上に本実施の形態１におけるＢＧＡ８を搭載した様子を示す拡大図である。図２０に示すように、実装基板２０に形成された端子２１上に半田ペースト２２が印刷されており、この半田ペースト２２にＢＧＡ８の半田ボール７が搭載されている。半田ボール７の表面には半田酸化膜１６が形成されているが、半田ボール７の先端部には、穴１７が形成されており、この穴１７の表面では半田酸化膜１６が除去されている。半田ボール７に形成された穴１７は、半田ボール７の先端部に形成されているため、半田ペースト２２に接触する。すなわち、穴１７は半田ペースト２２と接触する領域に形成されている。このため、穴１７の内部にまで半田ペースト２２が形成され、穴１７の内部において半田ボール７の半田と半田ペースト２２が直接接触することになる。

次に、図２１に示すように、ＢＧＡ８を搭載した実装基板２０に熱処理を加えてリフローする（図１７のＳ２０３）。これにより、半田ボール７と半田ペースト２２の間に半田接合が形成されて、ＢＧＡ８が実装基板２０に実装される。このとき、本実施の形態１では、半田ボール７の先端部に穴１７が形成されており、この穴１７の内部で半田と半田ペースト２２が直接接触している。すなわち、穴１７の表面では半田酸化膜１６が除去されているため、穴１７の内部で半田ボール７を構成する半田と半田ペースト２２が半田酸化膜１６を介さずに接触している。したがって、穴１７の内部で良好な半田接合が形成され、この良好な半田接合が広がることにより、半田ボール７と端子２１が半田ペースト２２を介して確実に接続することができる。このようにして、ＢＧＡ８の実装基板２０への実装信頼性を向上させることができる。

ここで、半田ペースト２２は、主に半田粒とフラックスと添加剤から構成されている。このうち、フラックスは、良好な半田接合を得るために使用され、松脂、有機酸および活性剤などを含んでいる。フラックスに含まれている活性剤には、従来、ハロゲン（Ｃｌ）が含まれている。例えば、パッケージ形態をＢＧＡとする半導体装置を実装基板に実装する際、半田ボールの表面に酸化膜が形成されていると、半田ボール７と半田ペースト２２の間で良好な半田接合が形成されにくくなる。しかし、フラックスにハロゲンが含まれていると、ハロゲンの清浄化機能により半田ボールの表面に形成されている酸化膜や不純物を除去することができ、半田の濡れ性を活性化できるので、半田ボール７と半田ペースト２２との半田接合の信頼性を向上することができる。ところが、ハロゲンを含むフラックスを用いた半田ペースト２２でＢＧＡ８を実装基板に実装する場合、ＢＧＡ８を実装基板に実装した後、フラックス洗浄を行なってフラックスを充分に除去する必要がある。これは、フラックスに含まれるハロゲンが残存していると腐食が発生しやすく信頼性の低下を招くからである。また、フラックスが実装基板上に残存していると、銅配線などにマイグレーションが発生しやすくなり、隣接する配線パターンが導通してしまいショート不良が生じやすくなるためである。

このように半田ボール７と半田ペースト２２との半田接合を良好にするためにフラックスにハロゲンが含まれているが、ハロゲンを含むフラックスは実装後に上述した問題点を引き起こすため、充分に除去する必要がある。すなわち、ハロゲンを含むフラックスは実装後に洗浄して充分に除去する必要があるので、製造時間や製造工程が増加してしまう。

そこで、近年では、製造工程を簡略化するために半田ペースト２２に含まれるフラックスのハロゲンフリー化が進んでいる。つまり、フラックスにハロゲンを含まないようにすることにより、実装後にフラックス洗浄を実施しなくても腐食などの問題が起きないようにしている。本実施の形態１でも半田ペースト２２に含まれるフラックスにはハロゲンを含有しないものを使用している。

ところが、フラックスのハロゲンフリー化が進むと、半田ボールの濡れ性が活性化されないため、半田ボールの表面に形成された酸化膜などの不純物の影響により、ＢＧＡ８と実装基板２０との実装不良が生じやすくなる。つまり、フラックスにハロゲンが含まれていないことで、半田ボール７の表面に形成されている酸化膜などの不純物が充分に除去されず、半田ボール７と半田ペースト２２との半田接合が不充分となってきている。

特に、高信頼度用途（例えば、自動車）などに使用される半導体装置では、高信頼性が要求される。このため、半導体装置の製造工程において、加熱雰囲気中で半導体装置を動作させるバーンイン工程が実施され、その後、テスト工程を実施することで不良品が選別されている。このようにバーンイン工程を実施することにより、不良品に近い半導体装置を完全に不良品にして、信頼性の高い半導体装置だけを良品として出荷することができる。しかし、バーンイン工程では、加熱処理を行なうため、半田ボールに自然酸化膜に比べて厚い酸化膜が形成されてしまう。したがって、ＢＧＡ８の実装基板２０への実装不良が生じやすくなる。

以上のことから、バーンイン工程を実施するＢＧＡ８であって、ＢＧＡ８と実装基板２０の接続にハロゲンを含有しない半田ペースト２２を使用する場合、特に実装不良が生じやすくなる。

しかし、本実施の形態１では、図２０に示すように、半田ボール７の先端部に穴１７が形成されており、この穴１７の内部で半田と半田ペースト２２が直接接触している。すなわち、穴１７の表面では半田酸化膜１６が除去されているため、穴１７の内部で半田ボール７を構成する半田と半田ペースト２２が半田酸化膜１６を介さずに接触している。したがって、穴１７の内部で良好な半田接合が形成され、この良好な半田接合が広がることにより、半田ボール７と端子２１が半田ペースト２２を介して確実に接続することができる。つまり、本実施の形態１によれば、半田ペースト２２に含まれるフラックスにハロゲンを含有しないものを使用しても、半田ボール７と半田ペースト２２との間に良好な半田接合を形成することができ、実装信頼性を向上することができる。

なお、本実施の形態１では、リフローを窒素雰囲気中で行なっている。これは、半田ペースト２２に含まれるフラックスにハロゲンが含有されないため、リフロー時に半田ボール７と半田ペースト２２との間に半田酸化膜などが形成されて半田接合が不良となることを防止するためである。つまり、フラックスにハロゲンが含まれている場合、リフローを大気中で行なっても半田酸化膜がハロゲンによって除去されるので問題ない。しかし、フラックスにハロゲンが含まれていない場合、上述したハロゲンの効果を奏しないので、窒素雰囲気中でリフローを実施することにより、半田酸化膜が形成されないようにしている。このように窒素雰囲気中でリフローすることにより、実装信頼性を向上することができる。

本実施の形態１では、上述したように半田ボール７の先端部に穴１７が形成されており、この穴１７の内部で半田と半田ペースト２２が直接接触している。このため、半田酸化膜１６の影響を受けずに半田ボール７と半田ペースト２２の半田接合を形成できる。さらに、リフローを窒素雰囲気中で行なうことにより、相乗効果で半田接合の信頼性を向上することができる。

本実施の形態１では、半田ペースト２２に含まれるフラックスにハロゲンを含有しないものを使用しているが、リフローを窒素雰囲気中でなく大気中で行なってもよい。なぜなら、本実施の形態１では、半田酸化膜１６を除去する工程を経ることにより、半田ボール７の先端部に穴１７を形成し、この穴１７の内部で半田と半田ペースト２２が半田酸化膜１６を介さずに直接接触しているからである。このようにリフローを大気中で行なうことにより、製造コストを低減することができる。つまり、本実施の形態１では半田酸化膜１６を除去する工程を実施しているので、フラックスにハロゲンを含有しないものを使用した場合でも、リフローを高価な窒素雰囲気中で行なわなくてもよい。一方、リフローを窒素雰囲気中で行なってもよい。この場合、半田ボール７と半田ペースト２２との半田接合の信頼性を向上することができる。

次に、リフローを行なった後、フラックスにハロゲンが含まれている場合、フラックス洗浄が行なわれるが、本実施の形態１では、フラックスにハロゲンが含まれていないので、フラックス洗浄は実施しなくてもよい。これにより、製造工程を簡略化することができる。その後、実装基板２０にＢＧＡ８が搭載された状態で、電気的特性のテストが行なわれる（図１７のＳ２０４）。このテスト工程で良品が選別され、ＢＧＡ８を搭載した実装基板２０が筐体に組み込まれる（図１７のＳ２０５）。このようにして電子装置が完成する。

以上のように本実施の形態１によれば、特に、バーンイン工程を実施する半導体装置であって、半導体装置と実装基板の接続にハロゲンを含有しない半田ペーストを使用する場合に、半導体装置と実装基板の接続信頼性を向上することができる。

（実施の形態２）
前記実施の形態１では、テスト工程と半田酸化膜を除去する工程とを別々に実施する例について説明したが、本実施の形態２では、テスト工程と半田酸化膜を除去する工程とを一緒に実施する例について説明する。本実施の形態２におけるＢＧＡの製造工程は、前記実施の形態１におけるＢＧＡの製造工程の流れを示す図１とほぼ同様である。異なる点は、テスト工程（図１のＳ１０７）と酸化膜除去工程（図１のＳ１０８）とを同時に行なう点にある。

図２２は、本実施の形態２におけるテスト工程を実施している様子を示す部分断面図である。図２２に示すように、ソケット２５の底部からはプローブ針２６が突き出ており、このプローブ針２６にＢＧＡ８の半田ボール７が接触している。このとき、プローブ針２６と半田ボール７とを接触する様子の拡大図を図２３に示す。図２３に示すように、プローブ針２６は円筒形状をしており、中心に周辺部より突出し、かつ、尖った突起部２７が形成されている。このようにプローブ針２６を形成することにより、半田ボール７とプローブ針２６との接触面積を確保しながら、半田ボール７の先端部に突起部２７を突き刺すことができるので、半田ボール７の先端部に半田酸化膜を除去するための穴を形成することができる。つまり、プローブ針２６の周囲に形成されている円筒形状により、半田ボール７とプローブ針２６との接触面積を広げることができ、半田ボール７とプローブ針２６とを確実に接触させることができる。この接触によって、プローブ針２６によるＢＧＡ８の動作テストが行なわれる。そして、これと同時にプローブ針２６の中心に形成されている突起部２７が半田ボール７の先端部に突き刺さる。このため、半田ボール７の先端部において、半田酸化膜が除去された穴を形成することができる。したがって、突起部２７を有する円筒状のプローブ針２６を半田ボール７に接触させることで、ＢＧＡ８の電気的特性のテストと半田ボール７の先端部に形成されている半田酸化膜の除去とを同時に実施することができる。以上のことから、テスト工程が酸化膜除去工程を兼ねることになるので、ＢＧＡ８の製造工程を簡略化することができる。その後の工程およびＢＧＡ８の実装工程は前記実施の形態１と同様であるので、前記実施の形態１と同様の効果を得ることができる。

前記実施の形態１において、図１２に示すようにテスト工程で使用するプローブ針１３は、一般的に使用される凹形状をしている。この形状をしていると、プローブ針１３を半田ボール７に接触させたとき半田ボール７の先端部に突き刺さることはないので、半田ボール７の先端部に形成されている半田酸化膜を除去することができない。このため、テスト工程を実施した後、酸化膜除去工程を実施している。この酸化膜除去工程では、突起状のピンを用いており、このピンを半田ボール７の先端部に突き刺すことにより、半田ボール７の先端部に形成されている半田酸化膜を除去している。

このような状況を考慮して本実施の形態２では、プローブ針２６の形状を図２３に示すように改良している。すなわち、円筒形状をしたプローブ針２６の中心に周辺部よりも突出し、かつ、尖った突起形状を形成することにより、ＢＧＡ８の電気的特性のテストと半田ボール７の先端部に形成されている半田酸化膜の除去とを同時に実施することができるとしている。

本実施の形態２によれば、プローブ針２６の形状を変更するだけで、テスト工程と酸化膜除去工程とを同時に実現することができる。さらに、プローブ針２６の突起部２７が半田ボール７に突き刺さった状態でテストすることができるので、プローブ針２６と半田ボール７との接続信頼性を向上することができる。

（実施の形態３）
前記実施の形態１では、パッケージ形態がＢＧＡである半導体装置に本発明を適用する例について説明したが、本実施の形態３では、パッケージ形態がＱＦＮである半導体装置に本発明を適用する例について説明する。

図２４は、パッケージ形態３がＱＦＮである半導体装置（ＱＦＮ３０）の外形を示す側面図である。図２４に示すように、ＱＦＮ３０は、矩形形状の樹脂３１で外形が形成されており、底面に端子３２が露出している。ここで、樹脂３１の内部には半導体チップ（図示せず）がタブ上に搭載されており、この半導体チップとリードが電気的に接続されている。そして、リードの一端が樹脂３１の底部から露出して端子３２を形成している。

このように構成されているＱＦＮ３０の製造工程は、図１に示すフローチャートとほぼ同様である。すなわち、図１のＳ１０１から図１のＳ１０５を実施することにより図２４に示すＱＦＮ３０を形成することができる。ただし、図１のＳ１０４では半田ボールを形成する工程が実施されているが、ＱＦＮ３０を製造する工程では、この工程は行なわず、端子３２の表面に半田めっきを形成する工程となる。

この後、図１のＳ１０６とＳ１０７で示すようにバーンイン工程とテスト工程が実施される。バーンイン工程とテスト工程を実施した後、ＱＦＮ３０の底面に露出している端子３２の拡大図を図２５に示す。図２５に示すように、端子３２の表面には半田めっき３３が形成されており、この半田めっき３３の表面に半田酸化膜３４が形成されている。この半田酸化膜３４は、バーンイン工程での加熱雰囲気中にさらされることにより形成されたものであり、自然酸化膜よりも膜厚が厚くなっている。

次に、酸化膜除去工程を実施する（図１のＳ１０８）。この酸化膜除去工程は前記実施の形態１と同様に、凸状をしたピンで端子３２の一部を突き刺すことで半田酸化膜を除去している。図２６は、酸化膜除去工程の様子を示す部分断面図である。図２６に示すように、端子３２の一部に突起形状をしたピン３５を押し当てることにより、穴３６を形成する。この穴３６を形成することにより、穴３６の表面に形成されている半田酸化膜３４が除去され、半田酸化膜３４に覆われていた半田めっき３３が穴３６の表面に露出する。このようにして、穴３６から半田めっき３３を露出することができる。このとき、穴３６は端子３２の一部に形成されるので、穴３６が形成されている領域では半田酸化膜３４は除去されるが、穴３６が形成されていない領域では半田酸化膜３４は除去されない。しかし、前記実施の形態１でも述べたように、端子３２の一部の領域で半田めっき３３が露出していれば、ＱＦＮ３０を実装基板に実装する際、半田めっき３３と半田ペーストが直接接触する領域を形成することができるので、この領域から全体にわたって良好な半田接合を形成することができるのである。

その後、図１に示すように、外観検査が行なわれた後（図１のＳ１０９）、梱包されて（図１のＳ１１０）ＱＦＮ３０が出荷される（図１のＳ１１１）。このようにして本実施の形態３におけるＱＦＮ３０を製造することができる。

次に、出荷先でＱＦＮ３０を実装基板に実装する工程について説明する。この工程は前記実施の形態１で述べた工程と同様の工程である（図１７参照）。まず、図２７に示すように、実装基板２０を用意する。この実装基板２０の主面には、導電材料からなる端子（電極）２１が形成されている。そして、実装基板２０に形成されている端子２１上に、例えば、半田印刷法により、半田ペースト２２を印刷する（図１７のＳ２０１）。続いて、実装基板２０上に本実施の形態３におけるＱＦＮ３０を搭載する（図１７のＳ２０２）。

図２７は、実装基板２０上に本実施の形態３におけるＱＦＮ３０を搭載した様子を示す拡大図である。図２７に示すように、実装基板２０に形成された端子２１上に半田ペースト２２が印刷されており、この半田ペースト２２にＱＦＮ３０の端子３２が配置されている。端子３２には半田めっき３３が形成されており、この半田めっき３３の表面には半田酸化膜３４が形成されている。しかし、半田酸化膜３４、穴３６が形成されており、この穴３６の表面では半田酸化膜３４が除去されている。半田酸化膜３４に形成された穴３６は、半田めっき３３にまで達しており、穴３６の内部において半田めっき３３は半田ペースト２２に直接接触する。

次に、図２８に示すように、ＱＦＮ３０を搭載した実装基板２０に熱処理を加えてリフローする（図１７のＳ２０３）。これにより、半田めっき３３と半田ペースト２２の間に半田接合が形成されて、ＱＦＮ３０が実装基板２０に実装される。このとき、本実施の形態３では、半田酸化膜３４に穴３６が形成されており、この穴３６の内部で半田めっき３３と半田ペースト２２が直接接触している。すなわち、穴３６の表面では半田酸化膜３４が除去されているため、穴３６の内部で半田めっき３３を構成する半田と半田ペースト２２が半田酸化膜３４を介さずに接触している。したがって、穴３６の内部で良好な半田接合が形成され、この良好な半田接合が広がることにより、半田めっき３３と端子２１が半田ペースト２２を介して確実に接続することができる。このようにして、ＱＦＮ３０の実装基板２０への実装信頼性を向上させることができる。

ここで、半田ペースト２２に含まれているフラックスにはハロゲンが含有されていないものが使用されている。このため、半田めっき３３と半田ペースト２２の間に半田酸化膜３４が形成されていると実装不良が起こりやすい。しかし、本実施の形態３では、半田酸化膜３４に穴３６が設けられており、この穴３６の内部で半田めっき３３と半田ペースト２２が直接接触することになる。このため、ハロゲンフリーの半田ペースト２２を使用しても半田めっき３３と半田ペースト２２とを確実に接続することができる。

以上のように本実施の形態３によれば、特に、バーンイン工程を実施する半導体装置であって、半導体装置と実装基板の接続にハロゲンを含有しない半田ペーストを使用する場合に、半導体装置と実装基板の接続信頼性を向上することができる。

また、リフローは、前記実施の形態１と同様に窒素雰囲気中で行なうようにしてもよい。これにより、さらに、ＱＦＮ３０の実装基板２０への実装信頼性を向上することができる。

次に、リフローを行なった後、フラックスにハロゲンが含まれている場合、フラックス洗浄が行なわれるが、本実施の形態３では、フラックスにハロゲンが含まれていないので、フラックス洗浄は実施しない。これにより、製造工程を簡略化することができる。その後、実装基板２０にＱＦＮ３０が搭載された状態で、電気的特性のテストが行なわれる（図１７のＳ２０４）。このテスト工程で良品が選別され、ＱＦＮ３０を搭載した実装基板２０が筐体に組み込まれる（図１７のＳ２０５）。このようにして電子装置が完成する。

なお、本実施の形態３では、ＱＦＮ３０について説明したが、例えばパッケージ形態がＱＦＰの半導体装置などにも適用することができる。つまり、本発明は、半田接合で半導体装置を実装基板に実装する技術に幅広く適用することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、半導体装置を製造する製造業に幅広く利用することができる。

本発明の実施の形態１における半導体装置の製造工程を示すフローチャートである。 実施の形態１における半導体装置の製造工程を示す断面図である。 図２に続く半導体装置の製造工程を示す断面図である。 図３に続く半導体装置の製造工程を示す断面図である。 図４に続く半導体装置の製造工程を示す断面図である。 図５に続く半導体装置の製造工程を示す断面図である。 図６に続く半導体装置の製造工程を示す部分断面図である。 図７に続く半導体装置の製造工程を示す部分断面図である。 図８の部分拡大図であって、コンタクトピンと半田ボールが接触している様子を示す図である。 図８に続く半導体装置の製造工程を示す部分断面図である。 図１０に続く半導体装置の製造工程を示す部分断面図である。 図１１の部分拡大図であって、プローブ針と半田ボールが接触している様子を示す図である。 図１１に続く半導体装置の製造工程を示す部分断面図である。 図１３に続く半導体装置の製造工程を示す部分断面図である。 図１４の部分拡大図であって、ピンと半田ボールが接触している様子を示す図である。 図１４の部分拡大図である。 実施の形態１における半導体装置を実装基板に実装する工程を示すフローチャートである。 実施の形態１における半導体装置を実装基板に実装する工程を示す断面図である。 図１８に続く実装工程を示す断面図である。 図１９の部分拡大図であって、半田ボールと半田ペーストが接触している様子を示す断面図である。 図１９に続く実装工程を示す断面図である。 実施の形態２における半導体装置の製造工程を示す部分断面図である。 図２２の部分拡大図であって、プローブ針の形状を示す図である。 実施の形態３における半導体装置の外形を示す側面図である。 図２４の一部を拡大した図であって、半導体装置の製造工程を示す断面図である。 図２５に続く半導体装置の製造工程を示す部分断面図である。 実施の形態３における半導体装置を実装基板に実装する工程を示す断面図である。 実施の形態３における半導体装置を実装基板に実装する工程を示す部分断面図である。

符号の説明

１ 配線基板
２ａ 端子
２ｂ 端子
３ 接着剤
４ 半導体チップ
５ ワイヤ
６ 樹脂
７ 半田ボール
８ ＢＧＡ
１０ ソケット
１１コンタクトピン
１２ソケット
１３ プローブ針
１４ ソケット
１５ ピン
１５ａ 先端部
１６ 半田酸化膜
１７ 穴
２０ 実装基板
２１ 端子
２２ 半田ペースト
２５ ソケット
２６ プローブ針
２７ 突起部
３０ ＱＦＮ
３１ 樹脂
３２ 端子
３３ 半田めっき
３４ 半田酸化膜
３５ ピン
３６ 穴

Claims (20)

1. （ａ）配線基板の主面に半導体チップを搭載する工程と、
   （ｂ）前記配線基板の主面とは反対側の裏面に半田ボールを形成する工程と、
   （ｃ）前記半導体チップの電気的特性を検査する工程と、
   （ｄ）前記（ｃ）工程までを行う間に、前記半田ボールの表面に形成された半田酸化膜を除去する工程と
   （ｅ）前記（ｄ）工程後、前記配線基板に搭載した前記半導体チップを出荷する工程とを備えることを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法であって、
   前記（ｂ）工程と前記（ｃ）工程の間に、加熱雰囲気中で前記半導体チップを動作させるバーンイン工程を備えることを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法であって、
   前記（ｃ）工程では、前記半田ボールの側面にプローブ針を接触させることを特徴とする半導体装置の製造方法。
4. 請求項３記載の半導体装置の製造方法であって、
   前記プローブ針の断面形状は、凹状に形成されていることを特徴とする半導体装置の製造方法。
5. 請求項１記載の半導体装置の製造方法であって、
   前記（ｄ）工程は、ピンを前記半田ボールの先端部に押し当てることにより、前記半田ボールの先端部に形成されている前記半田酸化膜を除去することを特徴とする半導体装置の製造方法。
6. 請求項５記載の半導体装置の製造方法であって、
   前記ピンの断面形状は、凸状に形成されていることを特徴とする半導体装置の製造方法。
7. 請求項１記載の半導体装置の製造方法であって、
   前記（ｅ）工程後、前記半導体装置はハロゲンフリーのフラックスを含有する半田ペーストを介して実装基板に搭載されていることを特徴とする半導体装置の製造方法。
8. 請求項７記載の半導体装置の製造方法であって、
   前記半導体装置は、大気中でリフロー処理を施すことにより前記実装基板に搭載されていることを特徴とする半導体装置の製造方法。
9. （ａ）配線基板の主面に半導体チップを搭載する工程と、
   （ｂ）前記配線基板の主面とは反対側の裏面に半田ボールを形成する工程と、
   （ｃ）加熱雰囲気中で前記半導体チップを動作させるバーンイン工程と、
   （ｄ）前記（ｃ）工程後、前記半田ボールの表面に形成されている半田酸化膜を除去する工程と、
   （ｅ）前記（ｄ）工程後、前記配線基板に搭載した前記半導体チップを出荷する工程とを備えることを特徴とする半導体装置の製造方法。
10. 請求項９記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、ピンを前記半田ボールの先端部に押し当てることにより、前記半田ボールの先端部に形成されている前記半田酸化膜を除去することを特徴とする半導体装置の製造方法。
11. 請求項９記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、プラズマエッチングにより、前記半田ボールに形成されている前記半田酸化膜を除去することを特徴とする半導体装置の製造方法。
12. 請求項９記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、前記半田ボールの表面を研磨することにより、前記半田ボールの先端部に形成されている前記半田酸化膜を除去することを特徴とする半導体装置の製造方法。
13. 請求項９記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、ウォータージェット方式を用いることにより、前記半田ボールの表面に形成されている前記半田酸化膜を除去することを特徴とする半導体装置の製造方法。
14. 請求項９記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、前記半田ボールの表面のうち、実装基板の端子上に塗布された半田ペーストと接触する領域に形成されている前記半田酸化膜を除去することを特徴とする半導体装置の製造方法。
15. 請求項９記載の半導体装置の製造方法であって、
    前記（ｃ）工程と前記（ｄ）工程との間に、前記半導体チップの電気的特性をテストする工程を備えることを特徴とする半導体装置の製造方法。
16. 請求項９記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、前記半導体チップの電気的特性をテストする工程も兼ねることを特徴とする半導体装置の製造方法。
17. 請求項１６記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、前記半田ボールの先端部を押し当てる突起部を有するプローブ針を用いることを特徴とする半導体装置の製造方法。
18. （ａ）半導体チップに電気接続されたリードの先端部に半田めっきを形成する工程と、
    （ｂ）前記（ａ）工程後、加熱雰囲気中で前記半導体チップを動作させるバーンイン工程と、
    （ｃ）前記（ｂ）工程後、前記半田めっきに形成されている半田酸化膜を除去する工程と、
    （ｄ）前記（ｃ）工程後、前記リードに接続された前記半導体チップを出荷する工程とを備えることを特徴とする半導体装置の製造方法。
19. 請求項１８記載の半導体装置の製造方法であって、
    前記（ｃ）工程は、前記半田めっきにピンを押し当てることにより、前記半田めっきに形成されている前記半田酸化膜を除去することを特徴とする半導体装置の製造方法。
20. 請求項１８記載の半導体装置の製造方法であって、
    前記（ｂ）工程と前記（ｃ）工程の間に前記半導体チップの電気的特性をテストする工程を備えることを特徴とする半導体装置の製造方法。

Images