JPH09129673A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09129673A JPH09129673A JP7281902A JP28190295A JPH09129673A JP H09129673 A JPH09129673 A JP H09129673A JP 7281902 A JP7281902 A JP 7281902A JP 28190295 A JP28190295 A JP 28190295A JP H09129673 A JPH09129673 A JP H09129673A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- test
- semiconductor device
- solder balls
- qtp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＱＴＰにて使用されていた製造ラインやソケ
ット等の各種の資源を共用することで製造コストを低減
し、さらに、テープＢＧＡの半田ボールにダメージを与
えずにテスト等を行うことで、製造歩留まりを向上させ
ることができる半導体装置を提供することである。 【解決手段】 半導体チップのパッド部と外部との信号
の入出力を行う半田ボール９を複数備えた半導体装置に
おいて、前記複数備えられた半田ボールの周辺部に設け
られた複数のテストパッド１１と、前記半導体チップの
パッド部と前記複数備えられた半田ボール９のうち、所
定の半田ボールを接続し、さらに複数のテストパッドの
うち所定のテストパッドを接続するインナーリード７と
を備えるようにしてある。
ット等の各種の資源を共用することで製造コストを低減
し、さらに、テープＢＧＡの半田ボールにダメージを与
えずにテスト等を行うことで、製造歩留まりを向上させ
ることができる半導体装置を提供することである。 【解決手段】 半導体チップのパッド部と外部との信号
の入出力を行う半田ボール９を複数備えた半導体装置に
おいて、前記複数備えられた半田ボールの周辺部に設け
られた複数のテストパッド１１と、前記半導体チップの
パッド部と前記複数備えられた半田ボール９のうち、所
定の半田ボールを接続し、さらに複数のテストパッドの
うち所定のテストパッドを接続するインナーリード７と
を備えるようにしてある。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、半導体パッケージの１種であるテープＢＧＡ
を具備する半導体装置に関する。
し、特に、半導体パッケージの１種であるテープＢＧＡ
を具備する半導体装置に関する。
【０００２】
【従来の技術】半導体パッケージの１種であるテープＢ
ＧＡ(Ball Grid Array) とは、表面実装型多端子ＬＳＩ
パッケージであって、このパッケージの端子として球形
の半田を用い、一般的にはこの半田を２次元のアレイ状
に並べたものである。このテープＢＧＡはＱＴＰ(Quad
Tape carrier Package) と比較してリードの変形の恐れ
がない等の理由により実装が容易であるため、実装ライ
ンでの不良発生率を低減することができ、比較的安価で
実装することができるため注目を浴びている。
ＧＡ(Ball Grid Array) とは、表面実装型多端子ＬＳＩ
パッケージであって、このパッケージの端子として球形
の半田を用い、一般的にはこの半田を２次元のアレイ状
に並べたものである。このテープＢＧＡはＱＴＰ(Quad
Tape carrier Package) と比較してリードの変形の恐れ
がない等の理由により実装が容易であるため、実装ライ
ンでの不良発生率を低減することができ、比較的安価で
実装することができるため注目を浴びている。
【０００３】このテープＢＧＡの一般的な構成を図３に
示す。同図に示すように、このテープＢＧＡ１は、半導
体チップ（図示せず）と外部との信号の入出力を行う半
田ボール９を備えたスティフナー３と、半導体チップ５
とを備えてある。
示す。同図に示すように、このテープＢＧＡ１は、半導
体チップ（図示せず）と外部との信号の入出力を行う半
田ボール９を備えたスティフナー３と、半導体チップ５
とを備えてある。
【０００４】ここで、このテープＢＧＡは、予めプリン
トによる配線が施され、スプロケットホール１３等が備
えられたものが連続的にリール状に巻かれている。この
リール状に巻かれたテープを一つずつカットして、その
テープに半田ボール９やスティフナー３等を装着して、
ＩＬＢ(Inner Lead Bonding)、樹脂封止等の処理を行
い、最後にカバープレートが装着される。完成したテー
プＢＧＡは、テスト等の工程を経て出荷され、実装する
際にスティフナー３の外側は切り離されて使用される。
トによる配線が施され、スプロケットホール１３等が備
えられたものが連続的にリール状に巻かれている。この
リール状に巻かれたテープを一つずつカットして、その
テープに半田ボール９やスティフナー３等を装着して、
ＩＬＢ(Inner Lead Bonding)、樹脂封止等の処理を行
い、最後にカバープレートが装着される。完成したテー
プＢＧＡは、テスト等の工程を経て出荷され、実装する
際にスティフナー３の外側は切り離されて使用される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
テープＢＧＡでは以下の問題点があった。テープＢＧＡ
は上述のように有用な表面実装型多端子ＬＳＩパッケー
ジであるが、従来ＱＴＰにて使用されていた製造ライン
の共用ができないため、専用の製造ラインが必要とな
る。これに伴い、各工程で用いられる製造装置も専用に
必要となる。また、時間とストレスに依存する故障を起
こすデバイスを除くために行われるスクリーニング試験
の一種であるバーンインや、各種のテストを行う場合に
は従来のＱＴＰ用のソケットを用いることができないた
め、専用のソケットが必要となる。従って、製造コスト
の増加を引き起こすという問題が生じる。
テープＢＧＡでは以下の問題点があった。テープＢＧＡ
は上述のように有用な表面実装型多端子ＬＳＩパッケー
ジであるが、従来ＱＴＰにて使用されていた製造ライン
の共用ができないため、専用の製造ラインが必要とな
る。これに伴い、各工程で用いられる製造装置も専用に
必要となる。また、時間とストレスに依存する故障を起
こすデバイスを除くために行われるスクリーニング試験
の一種であるバーンインや、各種のテストを行う場合に
は従来のＱＴＰ用のソケットを用いることができないた
め、専用のソケットが必要となる。従って、製造コスト
の増加を引き起こすという問題が生じる。
【０００６】また、このテスト等の場合には半田ボール
９をそのまま用い、半田ボール９とソケットの一部を接
触させてコンタクトを取るため半田ボールにダメージを
与えるおそれがある。特にバーンインでは高温にするた
め、そのダメージは大きくなり、ボールが変形し、コプ
ラナリティ（平坦度）が問題となる。
９をそのまま用い、半田ボール９とソケットの一部を接
触させてコンタクトを取るため半田ボールにダメージを
与えるおそれがある。特にバーンインでは高温にするた
め、そのダメージは大きくなり、ボールが変形し、コプ
ラナリティ（平坦度）が問題となる。
【０００７】更に、最近の半導体装置の高機能化や高集
積化により信号の入出力が増加する傾向にあり、いわゆ
る多ピン化傾向が進んでいる。この多ピン化傾向により
製造ラインに用いられている装置やソケットも高価にな
ってきており、各半導体装置毎にこれら製造ラインに用
いられている装置やソケットを準備することは相当量の
投資が必要である。
積化により信号の入出力が増加する傾向にあり、いわゆ
る多ピン化傾向が進んでいる。この多ピン化傾向により
製造ラインに用いられている装置やソケットも高価にな
ってきており、各半導体装置毎にこれら製造ラインに用
いられている装置やソケットを準備することは相当量の
投資が必要である。
【０００８】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは従来ＱＴＰにて使用され
ていた製造ラインやソケット等の各種の資源を共用する
ことで製造コストを低減し、さらに、テープＢＧＡの半
田ボールにダメージを与えずにテスト等を行うことで、
製造歩留まりを向上させることができる半導体装置を提
供することにある。
あり、その目的とするところは従来ＱＴＰにて使用され
ていた製造ラインやソケット等の各種の資源を共用する
ことで製造コストを低減し、さらに、テープＢＧＡの半
田ボールにダメージを与えずにテスト等を行うことで、
製造歩留まりを向上させることができる半導体装置を提
供することにある。
【０００９】
【課題を解決するための手段】本発明の発明者は、上述
の如く有用なテープＢＧＡの製造コストの低減や、製造
歩留まりの向上を図るためにはいかにすればよいかを考
えた。製造コストの低減するには、従来から用いられて
いるＱＴＰの製造ラインと共用することができればよい
ことに気付き、テープＢＧＡにおいてもテストパッドを
設けるようにして、テープ部分の寸法やテストパッドの
位置やピッチ等を従来から用いられているＱＴＰのテー
プ部分の構成合わせれば、テープＢＧＡの製造コストの
低減することができるのではと考えた。
の如く有用なテープＢＧＡの製造コストの低減や、製造
歩留まりの向上を図るためにはいかにすればよいかを考
えた。製造コストの低減するには、従来から用いられて
いるＱＴＰの製造ラインと共用することができればよい
ことに気付き、テープＢＧＡにおいてもテストパッドを
設けるようにして、テープ部分の寸法やテストパッドの
位置やピッチ等を従来から用いられているＱＴＰのテー
プ部分の構成合わせれば、テープＢＧＡの製造コストの
低減することができるのではと考えた。
【００１０】さらに、発明者は、従来から用いられてい
るＱＴＰのテープ部分の構成のようにテープＢＧＡを構
成すれば、テストの際に、直接半田ボールを用いずにテ
ストパッドを用いることができるので、テープＢＧＡの
半田ボールにダメージを与えずにテスト等を行うことが
できるため、製造歩留まりを向上させることができるの
ではと考えた。
るＱＴＰのテープ部分の構成のようにテープＢＧＡを構
成すれば、テストの際に、直接半田ボールを用いずにテ
ストパッドを用いることができるので、テープＢＧＡの
半田ボールにダメージを与えずにテスト等を行うことが
できるため、製造歩留まりを向上させることができるの
ではと考えた。
【００１１】以上のように、テープＢＧＡにおいてもテ
ストパッドを設けるようにして、テープ部分の寸法やテ
ストパッドの位置やピッチ等を従来から用いられている
ＱＴＰのテープ部分の構成合わせれば、上記の問題点が
一気に解消されることに気が付いた。
ストパッドを設けるようにして、テープ部分の寸法やテ
ストパッドの位置やピッチ等を従来から用いられている
ＱＴＰのテープ部分の構成合わせれば、上記の問題点が
一気に解消されることに気が付いた。
【００１２】そこで、本発明の発明者は慎重な研究を重
ねた結果、以下の発明を完成させることができた。本発
明の特徴は、半導体チップのパッド部と外部との信号の
入出力を行う半田ボールを複数備えた半導体装置におい
て、前記複数備えられた半田ボールの周辺部に設けられ
た複数のテストパッドと、前記半導体チップのパッド部
と前記複数備えられた半田ボールのうち、所定の半田ボ
ールを接続し、さらに複数のテストパッドのうち所定の
テストパッドを接続するインナーリードとを備えること
である。
ねた結果、以下の発明を完成させることができた。本発
明の特徴は、半導体チップのパッド部と外部との信号の
入出力を行う半田ボールを複数備えた半導体装置におい
て、前記複数備えられた半田ボールの周辺部に設けられ
た複数のテストパッドと、前記半導体チップのパッド部
と前記複数備えられた半田ボールのうち、所定の半田ボ
ールを接続し、さらに複数のテストパッドのうち所定の
テストパッドを接続するインナーリードとを備えること
である。
【００１３】ここで、前記半導体装置は、金属プレート
や樹脂を用いないで封止することが好ましい。
や樹脂を用いないで封止することが好ましい。
【００１４】上記構成によれば、前記複数備えられた半
田ボールの周辺部に設けられた複数のテストパッドを設
けてあるので、従来ＱＴＰにて使用されていた製造ライ
ンやソケット等の各種の資源を共用することで製造コス
トを低減することができるのである。また、テストの際
には上記テストパッドを用いることができるので、テー
プＢＧＡの半田ボールにダメージを与えずにテスト等を
行うことで、製造歩留まりを向上させることができるの
である。
田ボールの周辺部に設けられた複数のテストパッドを設
けてあるので、従来ＱＴＰにて使用されていた製造ライ
ンやソケット等の各種の資源を共用することで製造コス
トを低減することができるのである。また、テストの際
には上記テストパッドを用いることができるので、テー
プＢＧＡの半田ボールにダメージを与えずにテスト等を
行うことで、製造歩留まりを向上させることができるの
である。
【００１５】また、前記半導体装置は、金属プレートや
樹脂を用いないで封止することにより、製造工程を簡略
化することができるため、製造コストを低減することが
でき、また、軽量化を図ることができるのである。
樹脂を用いないで封止することにより、製造工程を簡略
化することができるため、製造コストを低減することが
でき、また、軽量化を図ることができるのである。
【００１６】
【発明の実施の形態】本発明に係る半導体装置について
図面を参照しながら説明する。
図面を参照しながら説明する。
【００１７】図１は本発明に係る半導体装置の実施形態
を示したものである。本実施形態で用いるものは、表面
実装型多端子ＬＳＩパッケージであって、このパッケー
ジの端子として球形の半田を用い、一般的にはこの半田
を２次元のアレイ状に並べたものであるテープＢＧＡ(B
all Grid Array) である。同図に示す通り、この半導体
装置は、半導体チップ５のパッド部（図示せず）と外部
との信号の入出力を行う半田ボール９を備えたスティフ
ナー３と、半導体チップ５とを備えてある。さらに、本
発明に係る半導体装置はスティフナー３の周辺部にテス
トパッド１１が設けられており、上記半導体チップのパ
ッド部と所定の半田ボール９を接続するインナーリード
は所定のテストパッド１１に接続されている。
を示したものである。本実施形態で用いるものは、表面
実装型多端子ＬＳＩパッケージであって、このパッケー
ジの端子として球形の半田を用い、一般的にはこの半田
を２次元のアレイ状に並べたものであるテープＢＧＡ(B
all Grid Array) である。同図に示す通り、この半導体
装置は、半導体チップ５のパッド部（図示せず）と外部
との信号の入出力を行う半田ボール９を備えたスティフ
ナー３と、半導体チップ５とを備えてある。さらに、本
発明に係る半導体装置はスティフナー３の周辺部にテス
トパッド１１が設けられており、上記半導体チップのパ
ッド部と所定の半田ボール９を接続するインナーリード
は所定のテストパッド１１に接続されている。
【００１８】図２は図１の半導体装置のＡＡ線断面図で
ある。左右対称であるため、その一方を省略してある。
図に示す通り、半導体チップ５のパッド部１５はインナ
ーリード７と接続され、このインナーリード７は、所定
の半田ボール９及びテストパッド１１に接続されてい
る。図１においてインナーリード７はスティフナー３外
側に垂直に延ばしてあるのは、従来のＱＴＰと同一の仕
様にしたためであるが、例えば、インナーリード７はス
ティフナー３外側に斜めに延ばしてもよい。なお、従来
のＱＴＰは、インナーリードをスティフナー外側に垂直
に延ばす理由は、このＱＴＰを実装する際にスティフナ
ー３の外側を切り離して使用する際に、このインナーリ
ードを端子として用いるためである。本発明に係る半導
体装置にあっては、半田ボールがその役割を行うため、
どのような構成であってもよい。
ある。左右対称であるため、その一方を省略してある。
図に示す通り、半導体チップ５のパッド部１５はインナ
ーリード７と接続され、このインナーリード７は、所定
の半田ボール９及びテストパッド１１に接続されてい
る。図１においてインナーリード７はスティフナー３外
側に垂直に延ばしてあるのは、従来のＱＴＰと同一の仕
様にしたためであるが、例えば、インナーリード７はス
ティフナー３外側に斜めに延ばしてもよい。なお、従来
のＱＴＰは、インナーリードをスティフナー外側に垂直
に延ばす理由は、このＱＴＰを実装する際にスティフナ
ー３の外側を切り離して使用する際に、このインナーリ
ードを端子として用いるためである。本発明に係る半導
体装置にあっては、半田ボールがその役割を行うため、
どのような構成であってもよい。
【００１９】ここで、このテープＢＧＡは、予めプリン
トによる配線が施され、スプロケットホール１３等が備
えられたものが連続的にリール状に巻かれている。スプ
ロケットホール１３はリール状に巻かれたテープの送出
し等を行うために設けられたものである。このリール状
に巻かれたテープを一つずつカットして、そのテープに
半田ボール９やスティフナー等を装着して、ＩＬＢ(Inn
er Lead Bonding)、樹脂封止等の処理を行い、最後にカ
バープレートが装着される。本実施形態の半導体装置に
おいては、従来のＱＴＰと同一の仕様になっているの
で、上記の殆どの工程は、製造ラインを共用することが
できる。完成したテープＢＧＡは、テスト等の工程に際
して半田ボールを用いることなくテストパッドを用いる
ことでテストを行うことができる。これにより、テープ
ＢＧＡの半田ボールにダメージを与えずにテスト等を行
うことができる。
トによる配線が施され、スプロケットホール１３等が備
えられたものが連続的にリール状に巻かれている。スプ
ロケットホール１３はリール状に巻かれたテープの送出
し等を行うために設けられたものである。このリール状
に巻かれたテープを一つずつカットして、そのテープに
半田ボール９やスティフナー等を装着して、ＩＬＢ(Inn
er Lead Bonding)、樹脂封止等の処理を行い、最後にカ
バープレートが装着される。本実施形態の半導体装置に
おいては、従来のＱＴＰと同一の仕様になっているの
で、上記の殆どの工程は、製造ラインを共用することが
できる。完成したテープＢＧＡは、テスト等の工程に際
して半田ボールを用いることなくテストパッドを用いる
ことでテストを行うことができる。これにより、テープ
ＢＧＡの半田ボールにダメージを与えずにテスト等を行
うことができる。
【００２０】また、従来のテープＢＧＡには金属プレー
トや樹脂を用いて封止されていたが、ＱＴＰと同一仕様
のテープを用いることで、金属プレートや樹脂を用なく
てもよくなるので、製造工程を簡略化することができ
る。このため、製造コストを低減することができ、ま
た、軽量化を図ることができる。
トや樹脂を用いて封止されていたが、ＱＴＰと同一仕様
のテープを用いることで、金属プレートや樹脂を用なく
てもよくなるので、製造工程を簡略化することができ
る。このため、製造コストを低減することができ、ま
た、軽量化を図ることができる。
【００２１】以上の工程を経て出荷され、実装する際に
スティフナー３の外側は切り離されて使用される。
スティフナー３の外側は切り離されて使用される。
【００２２】以上のように、本発明に係る半導体装置に
用いられているテープ部分を従来のＱＴＰのテープと同
一仕様、同一規格で構成することができる。すなわち、
テープ部分の寸法やテストパッド部１１の位置やピッチ
等を従来用いられているＱＴＰのテープの構成とするこ
とが可能である。
用いられているテープ部分を従来のＱＴＰのテープと同
一仕様、同一規格で構成することができる。すなわち、
テープ部分の寸法やテストパッド部１１の位置やピッチ
等を従来用いられているＱＴＰのテープの構成とするこ
とが可能である。
【００２３】このように本実施形態では、ＱＴＰのテー
プと同一仕様、同一規格にて作成することにより、従来
ＱＴＰにて使用されていた製造ラインやソケット等の各
種の資源を共用することができる。
プと同一仕様、同一規格にて作成することにより、従来
ＱＴＰにて使用されていた製造ラインやソケット等の各
種の資源を共用することができる。
【００２４】
【発明の効果】以上説明したように本発明によれば、ス
ティフナーの周辺部にテストパッドが設けられているの
で、テープ部分の寸法やテストパッド部の位置やピッチ
等を従来用いられているＱＴＰのテープの構成のように
することができる。従って、従来ＱＴＰにて使用されて
いた製造ラインやソケット等の各種の資源を共用するこ
とができる。これにより、製造コストを低減することが
できる。
ティフナーの周辺部にテストパッドが設けられているの
で、テープ部分の寸法やテストパッド部の位置やピッチ
等を従来用いられているＱＴＰのテープの構成のように
することができる。従って、従来ＱＴＰにて使用されて
いた製造ラインやソケット等の各種の資源を共用するこ
とができる。これにより、製造コストを低減することが
できる。
【００２５】さらに、バーンインやテスト時には直接半
田ボールを用いずにテストパッドを用いることができる
ので、テープＢＧＡの半田ボールにダメージを与えずに
テスト等を行うことができるため、製造歩留まりを向上
させることができる。
田ボールを用いずにテストパッドを用いることができる
ので、テープＢＧＡの半田ボールにダメージを与えずに
テスト等を行うことができるため、製造歩留まりを向上
させることができる。
【００２６】特に、最近の多ピン化傾向に対応すること
ができるので、例えばＡＳＩＣデバイス等には本発明の
効果は大なるものである。
ができるので、例えばＡＳＩＣデバイス等には本発明の
効果は大なるものである。
【図１】本発明に係る半導体装置の実施形態を示した図
である。
である。
【図２】本発明に係る半導体装置の実施形態を示した断
面図である。
面図である。
【図３】従来のテープＢＧＡを示した図である。
１ テープＢＧＡ ３ スティフナー ５ ボディ ７ インナーリード ９ 半田ボール １１ テストパッド １３ スプロケットホール １５ パッド部
Claims (2)
- 【請求項１】 半導体チップのパッド部と外部との信号
の入出力を行う半田ボールを複数備えた半導体装置にお
いて、 前記複数備えられた半田ボールの周辺部に設けられた複
数のテストパッドと、 前記半導体チップのパッド部と前記複数備えられた半田
ボールのうち、所定の半田ボールを接続し、さらに複数
のテストパッドのうち所定のテストパッドを接続するイ
ンナーリードと、 を備えることを特徴とする半導体装置。 - 【請求項２】 前記半導体装置は、金属プレートや樹脂
を用いないで封止することを特徴とする請求項１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7281902A JPH09129673A (ja) | 1995-10-30 | 1995-10-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7281902A JPH09129673A (ja) | 1995-10-30 | 1995-10-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129673A true JPH09129673A (ja) | 1997-05-16 |
Family
ID=17645560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7281902A Withdrawn JPH09129673A (ja) | 1995-10-30 | 1995-10-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129673A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6969913B2 (en) | 2004-01-09 | 2005-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method for the same |
| US7482675B2 (en) | 2005-06-24 | 2009-01-27 | International Business Machines Corporation | Probing pads in kerf area for wafer testing |
-
1995
- 1995-10-30 JP JP7281902A patent/JPH09129673A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6969913B2 (en) | 2004-01-09 | 2005-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method for the same |
| US7482675B2 (en) | 2005-06-24 | 2009-01-27 | International Business Machines Corporation | Probing pads in kerf area for wafer testing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002040095A (ja) | 半導体装置及びその実装方法 | |
| KR100327335B1 (ko) | 칩크기 반도체 패키지의 제조방법 | |
| US10393799B2 (en) | Electronic device package | |
| JPH1074800A (ja) | 半導体装置の実装構造、実装用基板および実装状 態の検査方法 | |
| US7696772B2 (en) | Strip socket for testing and burn-in having recessed portions with material that extends across a bottom surface of the corresponding semiconductor device | |
| JPH0777556A (ja) | テストソケット及びそれを用いたｋｇｄの製造方法 | |
| US6891384B2 (en) | Multi-socket board for open/short tester | |
| US6177722B1 (en) | Leadless array package | |
| KR20060101614A (ko) | 이중 성형된 멀티 칩 패키지 및 그 제조 방법 | |
| US5008615A (en) | Means and method for testing integrated circuits attached to a leadframe | |
| US6677668B1 (en) | Configuration for testing a substrate mounted with a most performance-demanding integrated circuit | |
| JP4616974B2 (ja) | マルチチップモジュールのパッケージングプロセス | |
| US6597189B1 (en) | Socketless/boardless test interposer card | |
| JPH09129673A (ja) | 半導体装置 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JP2006080564A (ja) | 半導体装置のパッケージ構造 | |
| US20060220668A1 (en) | Method for manufacturing semiconductor device | |
| JP3977014B2 (ja) | 半導体装置およびその製造方法 | |
| JP2571023B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH09152449A (ja) | 露出された共通パッドを有するマルチチップパッケージ | |
| JP2901518B2 (ja) | マルチチップ半導体装置 | |
| JPS60200537A (ja) | テスト専用端子付半導体装置 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| WO1999026289A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20170047777A (ko) | 인터페이스 보드 및 상기 인터페이스 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |