JP2901518B2 - マルチチップ半導体装置 - Google Patents

マルチチップ半導体装置

Info

Publication number
JP2901518B2
JP2901518B2 JP7149217A JP14921795A JP2901518B2 JP 2901518 B2 JP2901518 B2 JP 2901518B2 JP 7149217 A JP7149217 A JP 7149217A JP 14921795 A JP14921795 A JP 14921795A JP 2901518 B2 JP2901518 B2 JP 2901518B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
printed wiring
wiring board
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7149217A
Other languages
English (en)
Other versions
JPH098220A (ja
Inventor
義孝 梅木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7149217A priority Critical patent/JP2901518B2/ja
Publication of JPH098220A publication Critical patent/JPH098220A/ja
Application granted granted Critical
Publication of JP2901518B2 publication Critical patent/JP2901518B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、表面実装型パッケージ
の一種であるＢＧＡパッケージを用いたマルチチップ半
導体装置に関する。
【０００２】
【従来の技術】従来より表面実装型多端子ＬＳＩパッケ
ージとしてＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）がよく知られている。ＱＦＰはパッケージの四つの
側面すべてからリードピンが出ており、リードピンのピ
ン・ピッチは１．０ｍｍ，０．８ｍｍ，０．６５ｍｍ，
０．５ｍｍ，０．４ｍｍ，０．３ｍｍなどが採用されて
いる。近年のＬＳＩの大規模化はピン数の増加を招き、
実装密度の向上をはかるべくＱＦＰのピン・ピッチは狭
くなる傾向にあるが、ＱＦＰのピン・ピッチの微細化は
リード端子の変形等によりプリント基板への実装を困難
にしている。そこでこの問題を解決するパッケージとし
て、多層プリント基板の裏面に球状のハンダを取り付け
た表面実装型パッケージであるところのＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）が注目されてきた。以下Ｂ
ＧＡパッケージを用いたマルチチップ半導体装置につい
て図２の断面図を用いて説明する。
【０００３】小さな両面プリント配線基板３上に複数の
半導体（ＬＳＩ）チップ１を搭載し、ボンディングワイ
ヤ６で基板配線と接続する。両面基板３の上面では、ソ
ルダ・レジスト１０に覆われた配線が中央から端部に向
って走り、それからスルーホール４を経由して基板底面
へ移る。そして底面の端部から中央に向かって配線が走
り、ハンダ・ボール５へと至る。ＬＳＩチップ１はモー
ルド樹脂１１等で封止される。端子である球状のハンダ
５は２次元のアレイ状に並ぶので、端子ピッチをＱＦＰ
よりもずっと広くとることができる。従って多ピンＬＳ
Ｉのパッケージとしては、ピン・ピッチにおいても、外
形寸法においても、ＱＦＰよりＢＧＡの方が有利といえ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たマルチチップ半導体装置においては、ＢＧＡパッケー
ジに搭載されている各ＬＳＩの入・出力端子はそのすべ
てが外部端子としてハンダ・ボール５に接続されるもの
ではない。例えば、第１のＬＳＩチップと第２のＬＳＩ
チップとの信号の伝搬のみに用いられる信号端子は外部
端子として取り出す必要がないため、ユーザの要求等特
別の場合以外はハンダ・ボールには接続されない。すな
わち、第１及び第２のＬＳＩチップ間の信号の伝搬のみ
に用いられる端子はプリント基板の配線により接続され
るが、ハンダ・ボールには接続されていない。このこと
は、２つのＬＳＩチップがＢＧＡパッケージ上に搭載さ
れた後において、チップ間の伝搬のみに用いられる信号
のテストを不可能にする。この為マルチチップ半導体装
置においては、搭載されたＬＳＩの不良品を完全には除
去できないという欠点があった。
【０００５】本発明の目的は、搭載された半導体チップ
のテストを完全に行うことのできるマルチチップ半導体
装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明のマルチチップ半
導体装置は、プリント配線基板の裏面に外部端子として
のハンダ・ボールが形成されたＢＧＡパッケージ上に複
数の半導体チップを搭載したマルチチップ半導体装置に
おいて、前記半導体チップ間のみで信号の伝搬を行ない
かつ前記ハンダ・ボールに接続されていない前記半導体
チップの信号端子を前記パッケージの表面に取り出した
ことを特徴とするものである。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例の断面図である。
【０００８】図１において、多層のプリント配線基板３
の裏面に外部端子としてのハンダ・ボール５がアレイ状
に形成されてなるＢＧＡパッケージ上には、２個のＬＳ
Ｉチップ１Ａ，１Ｂがエポキシ樹脂２等により固着され
ている。そしてプリント配線基板３の周辺部にはプリン
ト配線基板３と同じ材料でかつプリント配線基板３と一
体的に形成された凸部７が設けられている。ＬＳＩチッ
プ１Ａ，１Ｂの大部分の端子はボンディングワイヤ６に
よりプリント配線基板３の配線とスルーホール４内の導
体を介してハンダ・ボール５に接続されている。そし
て、特にＬＳＩチップ１Ａ，１Ｂ間の信号の伝搬のみに
用いられる端子は、基板内の配線と凸部７に設けられた
スルーホール４Ａ中の導体を介し凸部７上に設けられた
電極パッド８に接続されている。尚図１において９はＬ
ＳＩチップ１Ａ，１Ｂを封止するキャップである。
【０００９】このように構成された実施例においては、
ハンダ・ボール５に接続する必要のないＬＳＩチップ１
Ａ，１Ｂの端子をパッケージの表面の電極パッド８に接
続してある為、ＬＳＩチップを封止した後においてもこ
れらの端子を含むＬＳＩチップ１Ａ，１Ｂの全ての端子
のテストを行うことができる。従って不良のＬＳＩチッ
プを搭載したマルチチップ半導体装置を完全に除去する
ことができる。
【００１０】尚、上記実施例においては凸部７をプリン
ト配線基板３と同じ材料で形成した場合について説明し
たが、これに限定されるものではなく、スルーホール及
び導体を形成できる樹脂やセラミック等からなる絶縁材
料を用いてもよい。又パッケージ封止にキャップ９を用
いたがモールド樹脂を用いてもよい。
【００１１】
【発明の効果】以上説明したように本発明は、プリント
配線基板端部の凸部にスルーホールと電極パッドを設
け、ハンダ・ボールに接続されていないＬＳＩの端子を
接続することにより、ＢＧＡパッケージに搭載された半
導体チップのテストを完全に行うことができる為、不良
のマルチチップ半導体装置を完全に除去できるという効
果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の断面図。
【図２】従来のマルチチップ半導体装置の断面図。
【符号の説明】
１Ａ，１Ｂ ＬＳＩチップ ２ エポキシ樹脂 ３ プリント配線基板 ４，４Ａ スルーホール ５ ハンダ・ボール ６ ボンディングワイヤ ７ 凸部 ８ 電極パッド ９ キャップ １０ ソルダ・レジスト １１ モールド樹脂

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 プリント配線基板の裏面に外部端子とし
    てのハンダ・ボールが形成されたＢＧＡパッケージ上に
    複数の半導体チップを搭載したマルチチップ半導体装置
    において、前記半導体チップ間のみで信号の伝搬を行な
    いかつ前記ハンダ・ボールに接続されていない前記半導
    体チップの信号端子を前記パッケージの表面に取り出し
    たことを特徴とするマルチチップ半導体装置。
  2. 【請求項２】 プリント配線基板には周辺部を囲む凸部
    が形成されている請求項１記載のマルチチップ半導体装
    置。
  3. 【請求項３】 凸部はプリント配線基板と同一材料又は
    セラミックから構成されている請求項２記載のマルチチ
    ップ半導体装置。
  4. 【請求項４】 半導体チップはキャップ又は樹脂により
    封止されている請求項１記載のマルチチップ半導体装
    置。
  5. 【請求項５】 ハンダボールに接続されていない半導体
    チップの信号端子は、凸部に形成されたスルーホール中
    の導体を介して凸部上の電極パッドに接続されている請
    求項２記載のマルチチップ半導体装置。
JP7149217A 1995-06-15 1995-06-15 マルチチップ半導体装置 Expired - Lifetime JP2901518B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7149217A JP2901518B2 (ja) 1995-06-15 1995-06-15 マルチチップ半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7149217A JP2901518B2 (ja) 1995-06-15 1995-06-15 マルチチップ半導体装置

Publications (2)

Publication Number Publication Date
JPH098220A JPH098220A (ja) 1997-01-10
JP2901518B2 true JP2901518B2 (ja) 1999-06-07

Family

ID=15470419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7149217A Expired - Lifetime JP2901518B2 (ja) 1995-06-15 1995-06-15 マルチチップ半導体装置

Country Status (1)

Country Link
JP (1) JP2901518B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269413A (ja) 1999-03-18 2000-09-29 Nec Corp 半導体装置
JP3819851B2 (ja) 2003-01-29 2006-09-13 松下電器産業株式会社 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5791586A (en) * 1980-11-29 1982-06-07 Tokyo Shibaura Electric Co Hybrid integrated circuit device
JPS57124456A (en) * 1981-01-26 1982-08-03 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
JPH098220A (ja) 1997-01-10

Similar Documents

Publication Publication Date Title
US7061092B2 (en) High-density modularity for ICS
US5986340A (en) Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
US6603198B2 (en) Semiconductor structure having stacked semiconductor devices
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US20020158318A1 (en) Multi-chip module
US6828671B2 (en) Enhanced BGA grounded heatsink
JP2901518B2 (ja) マルチチップ半導体装置
US6642735B2 (en) Semiconductor package for chip with testing contact pad connected to outside
JP2885202B2 (ja) 半導体パッケージ用検査治具
KR19980043247A (ko) 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리
KR100444169B1 (ko) 테스트용 세라믹 패키지
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH11233668A (ja) Ｌｓｉパッケージ
KR100196992B1 (ko) 리드 프레임 및 이를 구비한 칩 스케일 패키지
KR0161621B1 (ko) 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지
KR100258350B1 (ko) 슈퍼 bga 반도체패키지
JP2924847B2 (ja) 半導体パッケージ
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
KR19980019655A (ko) 칩 스케일 패키지
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100487463B1 (ko) 반도체칩과리드프레임이직접전기적으로접속되는반도체칩패키지소자
KR20010018964A (ko) 리드가 없는 반도체 패키지
KR20040069171A (ko) 다중칩 볼 그리드 어레이 패키지 및 그의 테스트 방법
JPH05335465A (ja) 半導体装置