KR0161621B1 - 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지 - Google Patents

칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지 Download PDF

Info

Publication number
KR0161621B1
KR0161621B1 KR1019950049163A KR19950049163A KR0161621B1 KR 0161621 B1 KR0161621 B1 KR 0161621B1 KR 1019950049163 A KR1019950049163 A KR 1019950049163A KR 19950049163 A KR19950049163 A KR 19950049163A KR 0161621 B1 KR0161621 B1 KR 0161621B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
scale package
pads
chip scale
Prior art date
Application number
KR1019950049163A
Other languages
English (en)
Other versions
KR970053651A (ko
Inventor
김태현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950049163A priority Critical patent/KR0161621B1/ko
Publication of KR970053651A publication Critical patent/KR970053651A/ko
Application granted granted Critical
Publication of KR0161621B1 publication Critical patent/KR0161621B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 칩 스케일 패키지(chip scale package)에 관한 것으로, 범프가 형성된 플립 칩의 본딩 패드와 기판의 패드가 용이하게 정렬되어 전기적 연결되게 하는 동시에 칩이 동작될 때에 발생되는 열을 신속하게 대기 중으로 방출시킬 수 있는 특징으로 갖는다.

Description

칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지
제1도는 종래 기술의 일 실시예에 의한 테세라(Tessera) 사(社)의 칩 스케일 패키지를 나타내는 단면도.
제2도는 종래 기술의 다른 실시예에 의한 미찌비시(Mitsubishi)사의 칩 스케일 패키지의 일 부분을 절개하여 내부를 나타내는 사시도.
제3도는 본 발명에 의한 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지를 나타내는 단면도.
제4도는 제3도 A부분을 확대하여 나타내는 상세 단면도.
* 도면의 주요부분에 대한 부호의 설명
210 : 칩 212 : 본딩 패드
2214 : 범프 230 : 회로 배선
240 : 접착제 250 : 리드(lid)
260 : 포팅재(potting material) 270 : 기판
272 : 칩 안착면 274 : 본딩 패드 삽입홀
276 : 홈 280 : 솔더 볼
300 : 칩 스케일 패키지
본 발명은 칩 스케일 패키지(chip scale package)에 관한 것으로, 더욱 상세하게는 범프가 형성된 플립 칩의 본딩 패드가 삽입되는 홀이 형성된 기판을 적용하여, 별도의 플립 칩의 정렬 장치가 필요치 않아 칩과 기판의 전기적 연결이 용이한 동시에 고방열의 구조를 제조할 수 있는 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지에 관한 것이다.
시스템의 경박 단소의 추세에 맞추어 그에 실장되는 패키지의 크기 또한 경박 단소가 추구되어졌다. 그러나, 통상적인 패키지에 있어서는 상기의 목적을 달성하기에는 역부족인 면이 있었다.
결국, 칩 크기에 대응되는 패키지의 개발이 요구되어졌다. 최근 몇몇 제조 회사에서 추진되고 있는 소위, 칩 스케일 패키지(chip scale package, CSP)는 멀티 칩 모듈용으로 개발되어 노운 굿 다이(known good die)의 대용으로 활용되어지고 있다.
그러나, 제조 단가 면에서 볼 그리드 어레이(ball grid array) 패키지보다 불리하기 때문에 제조 설비를 갖는 몇몇 회사에서만 추진 중에 있다.
제1도는 종래 기술의 일 실시예에 의한 테세라(Tessera) 사(社)의 칩 스케일 패키지를 나타내는 단면도이다.
제1도를 참조하면, 종래 기술의 CSP(100)는 칩(10)의 하부면 상에 형성된 본딩 패드들(12) 그들(12)에 대응되는 플렉시블(flexible) 패턴(20)과 각기 대응되어 전기적 연결되어 있으며, 그 플랙시블 패턴(20)의 하부 상에 관통 구멍들이 형성된 폴리이미드 필름(40)이 부착되어 있으며, 상기 플랙시블 패턴(20)과 그 각기 솔더범프들(60)은 표면에 전도성 물질이 코팅된 관통 구멍들에 의해 각기 전기적 연결되는 구조를 갖는다.
여기서, 상기 칩(10)의 하부 면상의 본딩 패드들(12)이 형성되지 않는 부분과 상기 플랙시블 패턴(20)의 사이에 엘라스토머(elastomer)(30)가 개재되어 있다.
그리고, 상기 칩(10)은 핸들링 링(50)에 의해 고정되어 있으며, 칩(10)의 하부면은 상기 핸들링 링(50)에 대하여 노출되어 있는 구조를 갖는다.
이와 같은 구조를 갖는 패키지는, 일종의 μBGA 패키지로써 번인 검사가 가능하며 고밀도 실장이 가능한 플립 칩의 상호접속 기술이다.
또한, 고 열방출성과 다양한 검사에 대응되기 용이한 장점을 가지나 단위 공정별로 제조 단가가 높으며 표준화가 어려운 단점을 가지고 있다.
제2도는 종래 기술의 다른 실시예에 의한 미찌비시(Mitsubishi)사의 칩 스케일 패키지의 일 부분을 절개하여 내부를 나타내는 사시도이다.
제2도를 참조하면, 종래 기술의 CSP(200)는 칩(110)의 상부면 상의 중심 부분에 형성된 본딩 패드들(이하 센터 패드라 한다.)(112)이 그들(112)에 각기 대응되는 솔더 범프들(160)과 칩 상면에 형성되어 있는 회로 패턴들(120)에 의해 각기 전기적 연결되어 있으며, 상기 전기적 연결 부분을 외부의 환경으로부터 보호하기 위해서 성형수지(150)에 의해 봉지되어 있으며, 상기 솔더 범프들(160)은 상기 성형수지(150)에 대하여 노출되게 형성된 구조를 갖는다.
이와 같은 구조를 갖는 패키지는, 제1도에서 언급된 장점 이외에 회로 패턴이 형성되어 있기 때문에 본딩 패드의 위치에 제한을 받지 않는 동시에 TSOP(thin small outline package)와 같은 신뢰성이 보장되는 장점을 갖으나, 상기 솔더 범프의 크기가 크기 때문에 초 다핀 댕응이 곤란하며 웨이퍼 제조 공정에서 회로 패턴들을 제조하기 때문에 조립 공정이 복잡하며 공정별 제조 단가가 높다.
따라서 본 발명의 목적은 범프가 형성된 플립 칩의 본딩 패드와 기판의 패드가 용이하게 정렬되어 전기적 연결되게 하는 동시에 칩이 동작될 때에 발생되는 열을 신속하게 대기 중으로 방출시키기 위한 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지를 제공하는데 있다.
상기 목적을 달성하기 위하여, 복수개의 본딩 패드들을 갖는 칩과, 그 각 본딩 패드의 상부면에 범프가 형성되어 있으며; 상기 칩이 일면에 안착되어 있으며, 그 칩의 범프가 형성된 본딩 패드들이 삽입되는 홀이 형성되어 있으며, 그 홀의 바닥면 상에 형성된 패드들과, 그 패드들에 각기 본딩 패드들이 각기 전기적 연결되어 있으며, 그 패드들에 각기 전기적 연결된 내부의 회로 배선들을 포함하는 기판과; 기판의 일면과 접착된 리드와; 상기 기판의 일면과 상기 리드사이에 충전된 포팅재와; 상기 기판의 회로 배선들에 각기 대응되며, 상기 기판의 다른 면상에 안착된 솔더 볼들을 포함하는 것을 특징으로 하는 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제3도는 본 발명에 의한 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지를 나타내는 단면도이다.
제4도는 제3도 A 부분을 확대하여 나타내는 상세 단면도이다. 제3도를 참조하면, 본 발명에 의한 칩 스케일 패키지(이하, CSP라 한다)(300)는 본딩 패드(212)상에 전기전도성이 양호한 재질인 금(Au)이나 솔더 재질인 범프(214)가 형성된 플립 칩(210)을 적용한 것이다.
상기 플립 칩(210)이 기판(270)의 안착면(272)에 안착되어 있으며, 그 칩(210)의 범프(214)가 형성된 본딩 패드들(212)은 상기 기판(270)의 본딩 패드 삽입홀들(274)에 각기 삽입되어 있다.
여기서, 상기 본딩 패드 삽입홀(274)은 상기 본딩 패드(212)보다는 더 크다.
그리고, 상기 제4도를 참조하면, 상기 기판의 본딩 패드 삽입홀(274)의 바닥면 상에 형성된 기판(270)의 패드들(278)과 그들(278)에 각기 대응된 상기 범프들(214)이 각기 전기적 연결되어 있다. 이 전기적 연결은 보통, 열압착 방법을 사용한다.
또한, 상기 기판(270)의 패드들(278)은 상기 기판의 내부에 형성된 회로 배선(230)에 의해 그(270)의 하면에 형성된 홈들(276)에 안착된 솔더 볼들(280)과 각기 전기적 연결된 구조를 갖는다.
여기서, 기판(270)과 그 기판(270)내에 실장된 칩(210)을 밀봉하기 위해 포팅재(260)에 의해, 상기칩(210)을 포함하는 전기적 연결 부분이 봉지되어 있다.
그리고, 상기 기판(270)의 상부면과 열전도성이 양호한 리드(250)가 접착제(240)에 의해 접착되어 상기 칩(210)에 전원이 인가되어 동작될 때 에 발생되는 열을 신속하게 대기 중으로 방출하는 동시에 외부의 환경으로부터 상기 전기적 연결부분을 보호하는 역할을 한다.
결과적으로, 상기 칩(210)의 본딩 패드들(212)은 그들(212)에 각기 대응되는 솔더 볼들(280)에 각기 전기적 연결되어 있다.
따라서, 본 발명에 따른 구조에 따르면, 플립 칩의 본딩 패드들과 기판 상에 형성된 패드들을 정렬하기 위한 장치가 요구되지 않으며, 그로 인해 작업 속도가 개선되고, 또한 칩이 동작될 때에 발생되는 열을 신속하게 대기 중으로 방출할 수 있기 때문에 패키지 전체의 신뢰성을 개선할 수 있는 이점(利點)이 있다.

Claims (5)

  1. 복수개의 본딩 패드들을 갖는 칩과, 그 각 본딩 패드의 상부면에 범프가 형성되어 있으며 ; 상기 칩이 일면에 안착되어 있으며, 그 칩의 범프가 형성된 본딩 패드들이 삽입되는 홀이 형성되어 있으며, 그 홀의 바닥면 상에 형성된 패드들과, 그 패드들에 각기 대응된 본딩 패드들이 각기 전기적 연결되어 있으며, 그 패드들에 각기 전기적 연결된 내부의 회로 배선들을 포함하는 기판과; 기판의 일면에 접착된 리드와; 기판의 일면에 상기 리드 사이에 충전된 포팅재와; 상기 기판의 회로 배선들에 각기 대응되며, 상기 기판의 다른 면상에 안착된 솔더 볼들을 포함하는 것을 특징으로 하는 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지.
  2. 제1항에 있어서, 상기 범프의 재질이 금 및 솔더 중의 하나인 것을 특징으로 하는 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지.
  3. 제1항에 있어서, 상기 리드가 열 전도성이 양호한 재질인 것을 특징으로 하는 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지.
  4. 제1항에 있어서, 상기 본딩 패드들이 삽입되는 홀의 폭이 상기 본딩 패드의 폭보다는 더 큰 것을 특징으로 하는 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지.
  5. 제1항에 있어서, 기판의 하부면 상에 상기 솔더 볼들이 안착되도록 홈이 형성된 것을 특징으로 하는 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지.
KR1019950049163A 1995-12-13 1995-12-13 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지 KR0161621B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950049163A KR0161621B1 (ko) 1995-12-13 1995-12-13 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049163A KR0161621B1 (ko) 1995-12-13 1995-12-13 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지

Publications (2)

Publication Number Publication Date
KR970053651A KR970053651A (ko) 1997-07-31
KR0161621B1 true KR0161621B1 (ko) 1998-12-01

Family

ID=19439528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049163A KR0161621B1 (ko) 1995-12-13 1995-12-13 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지

Country Status (1)

Country Link
KR (1) KR0161621B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000055911A (ko) * 1999-02-11 2000-09-15 이중구 볼 그리드 어레이 패키지

Also Published As

Publication number Publication date
KR970053651A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US5684330A (en) Chip-sized package having metal circuit substrate
US6744125B2 (en) Super thin/super thermal ball grid array package
US5610442A (en) Semiconductor device package fabrication method and apparatus
US8704349B2 (en) Integrated circuit package system with exposed interconnects
US5291062A (en) Area array semiconductor device having a lid with functional contacts
US6861288B2 (en) Stacked semiconductor packages and method for the fabrication thereof
US6534859B1 (en) Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US7061092B2 (en) High-density modularity for ICS
US5646828A (en) Thin packaging of multi-chip modules with enhanced thermal/power management
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
KR100302537B1 (ko) 반도체장치
US20040084771A1 (en) Methods and apparatus for a thin stacked ball-grid array package
EP0660399A2 (en) Ball-grid-array integrated circuit package with thermal conductivity
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
KR101000457B1 (ko) 다중 기판 영역 기반의 패키지 및 이의 제조 방법
JPH10284544A (ja) 半導体装置およびその製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
KR0161621B1 (ko) 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
KR20000052097A (ko) 멀티-칩 칩 스케일 집적회로 패키지
KR0182510B1 (ko) 탭 테이프를 적용한 칩 스케일 패키지
KR0152555B1 (ko) 리드프레임을 적용한 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee