KR100302537B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100302537B1
KR100302537B1 KR1019980023821A KR19980023821A KR100302537B1 KR 100302537 B1 KR100302537 B1 KR 100302537B1 KR 1019980023821 A KR1019980023821 A KR 1019980023821A KR 19980023821 A KR19980023821 A KR 19980023821A KR 100302537 B1 KR100302537 B1 KR 100302537B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor device
resin
semiconductor
thickness
Prior art date
Application number
KR1019980023821A
Other languages
English (en)
Other versions
KR19990007268A (ko
Inventor
가즈타카 쇼지
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990007268A publication Critical patent/KR19990007268A/ko
Application granted granted Critical
Publication of KR100302537B1 publication Critical patent/KR100302537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치는 신뢰성을 향상시키기 위해 반도체 장치의 패키지의 뒤틀림 또는 반도체 장치의 열 응력을 제거한다. 이것을 달성하기 위해, 반도체 장치는 절연 가요성 막과 반도체 칩이 함께 고착된 구조를 가진다. 절연 가요성 막은 표면에 복수의 전극 패드가 있고, 뒷면에는 복수의 전극 패드와 전기적으로 접속된 복수의 전극을 가진다. 반도체 칩은 절연 가요성 막의 칩 장착면에서 수지로 밀봉되고, 반도체 칩 위에서의 수지의 두께는 반도체 칩의 두께와 같거나 그보다 작다.

Description

반도체 장치
본 발명은 반도체 장치에 관한 것으로, 특히 칩 사이즈 패키지(chip size package; 이하, "CSP" 라 칭함), 파인 피치 볼 그리드 어레이(fine pitch ball grid array; 이하, "FBGA" 라 칭함) 등에 적용될 수 있는 패키지 구조에 관한 것이다.
볼 그리드 어레이(BGA) 패키지 및 랜드 그리드 어레이(LGA)는 반도체 장치의 패키지 구조로서 공지되어 있다. 상기 구조를 가진 반도체를 위하여, 반도체를 포함하는 칩 캐리어는 패키지의 한 측면에 있는 그리드에 배치된 외부 전극 패드를 가진다. 쿼드 플랫 패키지(QFP)와 비교할 때, 상기 반도체 장치는 패키지의 한 측면에서 외부 전극 패드를 가지기 때문에 크기가 크게 감소되었다. 또한, 1.5 mm 또는 1.27 mm인 핀 대 핀 피치는 0.3 mm 또는 0.5 mm인 QFP의 피치와 비교할 때 비교적 크며, 이것이 장착을 용이하게 만든다. 이러한 장점 때문에, BGA 및, LGA 패키지는 새로운 반도체 장치로서 수용되고 있다.
패키지를 더 작게 하고 그 밀도를 증가시키기 위해, 더 작은 BGA 패키지가 예를 들면, 일본 특허공개 JP-A-7-321157호에 의해 개시되어 있다. 상기 패키지는 그 표면상에 복수의 접속 패드를 가지는 반도체 칩과, 그 표면에 배선 층을 가지는 막 캐리어 및, 배선 층의 반대쪽 측면에서 복수의 전도성 범퍼(bump)를 포함하고, 상기 범퍼는 관통 구멍을 통하여 전극 패드에 연결되고, 이 관통 구멍에서 막 캐리어의 배선 층의 일부분이 반도체 칩의 패드에 연결된다. 일반적으로, 상기 형태의 패키지는 패키지에 설치된 반도체 칩과 크기가 실질적으로 유사하고, 반도체 장치는 반도체 패키지에 반도체 칩을 설치함으로써 이루어진다.
특히, 폴리이미드 수지와 같은 재료로 이루어진 절연막은 반도체 패키지에 설치된 반도체 장치의 반도체 칩에서 전극 패드를 제외한 표면에 접착제로 접착되어 있다. 절연막 상의 배선에는 반도체 칩의 전극 패드에 전기적으로 접속된 전도성 범퍼(이하, "범퍼" 라 칭함)가 제공된다. 절연막 상의 배선은 커버 코트에 의해 보호된다.
상기 범퍼는 절연막에 매트릭스 모양으로 커버 코트에서 돌출하는 형태로 배열된다.
반도체가 부착되지 않은 절연막의 외면 및 절연막이 부착되지 않은 반도체칩의 부분은 몰드 수지로 밀봉되어 있다.
반도체 칩의 스페이스(space)와 대략 동일하거나 약간 큰 스페이스를 차지하는 상기 반도체 패키지를 가지는 반도체 장치는 마더 보드(mother board)와 같은 기판 상에 설치될 수 있으드로, 제한된 스페이스에 많은 반도체 장치를 설치할 수 있다.
종래 BGA의 외부 전극 패드는 1.27∼1.00 mm의 피치로 배치되고, CSP 또는 FBGA의 외부 전극 패드는 고밀도 패키징이 가능하도록 0.8 mm 이하의 피치로 배치된다. 도 6은 기판 상에 배치된 종래 CSP의 단면도이다. 도 6에 있어서, 부호 1은 절연 가요성 막을 가리키고. 부호 2는 반도체 칩을 가리키고, 부호 3은 몰드 수지를 가리키고, 부호 4는 솔더 범퍼를 가리키고, 부호 6은 반도체 장치가 설치된 기판을 가리킨다. 이 도면에 도시된 바와 같이, 반도체 칩(2)의 전극 패드는 절연 가요성 막(1)의 반대쪽 면에 있는 전도성 전극 범퍼(도시 생략)에 직접적으로 연결되어 있다.
반도체 패키지를 가진 반도체 장치는 반도체 칩이 더 많은 전극 패드를 가짐에 따라 더 많은 핀을 가지게 될 것으로 예상된다. 전극 패드의 개수의 증가에 대처하기 위해 각각 두 개의 범퍼 사이의 피치를 줄이고, 범퍼의 크기를 줄이기 위해 범퍼의 개수를 증가시킬 필요가 있다.
더 많은 핀을 수용하기 위해 범퍼 크기와 패드 대 패드 피치의 축소는 절연막에 배치된 랜드와 범퍼 사이의 접속을 약하게 만든다.
덧붙여, 범퍼 크기의 축소는 반도체 장치와 기판 사이의 간격을 줄이므로 설치된 후 온도가 변할 때 신뢰성에 영향을 준다.
이러한 구조를 가지며 반도체 칩의 상부 또는 바닥부와 측면에서 밀봉 수지를 구비한 반도체 패키지는 반도체 칩 바로 아래의 패드(이하, "팬 인(fan-in)"이라 칭함) 뿐만 아니라 반도체 칩의 외부(이하, "팬 아웃(fan-out)" 이라 칭함)에도 펌퍼를 제공할 수 있게 한다.
그러나, 본 발명의 발명자에 의해 이루어진 분석은 반도체 장치 내에서 발생된 열에 의해 초래되는 온도 변화가 반도체 장치의 열 응력을 발생시키고, 또한, 설치후 신뢰성을 감소시키는 패키지의 뒤틀림(warp)의 원인이 된다(도 7a∼7c). 몰드 수지(3)는 큰 열팽창계수를 가지고 반도체 칩(2)은 작은 열팽창계수를 가지는 것으로 가정한다. 이어서, 온도가 높을 때 도 7b에 도시된 바와 같이 패키지가 뒤틀리고, 온도가 낮을 때 도 7c에 도시된 바와 같이 패키지가 뒤틀리는데, 왜냐하면 수지 측면이 열팽창계수의 차이로 인하여 수축되기 때문이다.
본 발명의 주요 목적은 반도체 장치에 발생된 열 응력과 이 열 응력에 의해 발생된 패키지의 뒤틀림과 관련된 문제를 해결하기 위한 것이다.
본 발명의 구체적인 목적은 열 응력을 줄이어 반도체 장치의 뒤틀림을 줄이거나 또는 제거하고 반도체 장치의 연결 신뢰성을 보장하는 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은 후술되는 설명으로부터 보다 명확해진다.
상기 목적을 해결하기 위해, 본 발명의 제 1 특징에 따른 반도체 장치는 절연 가요성 막이 반도체 칩에 적층되는 반도체 장치이며, 상기 절연 가요성 막은 그 표면에 복수의 전극 패드를 가지며 그 뒷면에 상기 복수의 전극 패드에 전기적으로 연결된 복수의 전극을 가지며, 상기 반도체 칩은 절연 가요성 막의 칩 장착면에서 수지로 밀봉되고, 상기 반도체 칩 상에서의 상기 수지의 두께가 반도체 칩의 두께와 같거나 그보다 얇다.
본 발명의 제 2 특징에 따라, 절연 가요성 막이 반도체 칩에 적층되는 반도체 장치이며, 상기 절연 가요성 막은 그 표면에 복수의 전극 패드를 가지며 그 뒷면에 상기 복수의 전극 패드에 전기적으로 연결된 복수의 전극을 가지며, 상기 반도체 칩은 절연 가요성 막의 칩 장착면에서 수지로 밀봉되고, 상기 반도체 칩의 측면들을 밀봉하는 수지의 두께는 상기 반도체 칩의 두께와 같거나 그보다 얇다.
본 발명의 제 3 특징에 따라, 반도체 칩의 상부에 배치된 수지 두께가 반도체 칩의 두께 이하이고, 반도체 칩의 측면을 밀봉하는 수지 높이가 반도체 칩을 밀봉하는 수지 높이와 같거나 그 이하인, 제 1 특징으로 한정된 반도체 장치가 제공된다.
본 발명의 제 4 특징에 따라, 반도체 칩의 측면을 밀봉하는 수지 외부에 배치된 수지의 두께가 반도체 장치의 측면을 즉시 밀봉하는 내부에서의 수지의 두께와 같거나 그 이하인, 제 1 특징으로 한정된 바와 같은 반도체 장치가 제공된다.
본 발명에 따라 반도체 장치는 배선 층을 가진 절연막 상에 고착된 반도체칩을 가지고, 반도체 칩은 절연막의 칩 장착면에 수지로 밀봉되고, 반도체 칩의 상부에서의 밀봉 수지의 두께는 반도체 칩의 두께와 같거나 그보다 얇다.
본 발명은 온도가 변할 때 밀봉 수지의 열팽창계수와 반도체 칩의 열팽창계수 사이의 차이에 의해 야기된 뒤틀림을 줄인다. 다음에, 이것은 반도체 장치와 기판 사이에 제공된 전기적 접촉으로 발생된 응력을 줄임으로써, 반도체 장치 패키지의 신뢰성을 증가시킨다.
상기 제 3,4 특징에 따라, 온도가 변할 때 밀봉 수지의 열팽창계수와 반도체 칩 사이의 열팽창계수의 차이로 인하여 야기된 뒤틀림이 경감되고, 반도체 칩과 기판 사이에 제공된 전기적 접촉부 이외의 다른 전기적 접촉으로 전달된 응력을 줄임으로써, 반도체 장치 패키지의 신뢰성을 증가시킨다.
제 1a도∼1c도는 제 1 특징에 따른 실시예의 반도체 장치의 구조를 나타내는 도면,
제 2a도 및 2b도는 제 2 특징에 따른 실시예의 반도체 장치의 구조를 나타내는 도면,
제 3a도∼3c도는 제 3 특징에 따른 실시예의 반도체 장치의 구조를 나타내는 도면,
제 4a도 및 4b도는 제 4 특징에 따른 실시예의 반도체 장치의 구조를 나타내는 도면,
제5도는 온도 사이클 테스트의 결과를 나타내는 그래프,
제6도는 기판에 설치된 반도체 장치의 구조를 나타내는 도면,
제 7a도∼7c도는 온도가 변화됨에 따라 반도체 장치가 뒤틀려지는 상태를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연막 2 : 반도체 칩
3 : 밀봉 수지 4 : 솔더 범프(solder bump)
본 발명에 따른 실시예는 도면을 참고로 하기에 기술한다. 하기 실시예에 있어서, 반도체 장치는 반도체 칩 아래에 직접 위치된 부분(팬-인)과 반도체 칩에서 돌출하는 외부(팬-아웃) 내에서 솔더 범프를 가진다.
도 1a∼1c는 제 1 특징에 따른 반도체 장치의 실시예의 형상을 나타낸다. 도1a는 사시도이고, 도 1b, 1c는 단면도이다. 도 1a∼1c에 도시된 바와 같이, 본 실시예의 반도체 장치는 전극 패드를 가지는 절연막(1)을 가진다. 상기 절연막과 반도체 칩(2)은 함께 고착되고 밀봉 수지(3)로 밀봉되어 있다. 폴리이미드 수지는 절연 가요성 막으로 사용되고, 몰드 수지는 밀봉 수지로서 사용된다.
이 실시예에 있어서, 반도체 칩(2)과 절연막(1)은 열가소성 폴리이미드(1a)로 고착된다. 응력을 줄이기 위해 실리콘 수지를 사용해도 좋다. 반도체 칩과 절연막을 함께 안정되게 고착시키기 위해, 열경화성 에폭시 수지를 사용해도 좋다. 부가하여, 도 1c에 도시된 바와 같이, 실버 페이스트는 마운트 페이스트(mount paste)로서 사용될 수 있다.
이 실시예에 있어서, 반도체 칩(2)의 전극 패드는 절연막(1)의 뒷면의 전도성 전극 범프(도시 생략)에 반도체 칩(2)상의 전극 패드를 직접 접속함으로써 절연막(1)의 뒷면의 전극 패드에 전기적으로 접속된다. 또한, 이것은 도 1c에 도시된 바와 같이 절연막(1)의 뒷면의 전극 패드에 반도체 칩(2)의 전극 패드를 금 본딩 와이어(5)로서 전기적으로 접속함으로써 이루어질 수 있다.
절연막의 뒷면과 반도체 칩(2)은 밀봉 수지(3)로 밀봉되어 있다. 이런 경우에 있어서, a1 = a2 또는 a1 ＜ a2 이고, 여기에서 반도체 칩(2)상의 몰드 수지(3)의 두께는 a1이고 반도체 칩(2)의 두께는 a2이다. 반도체 칩(2)상의 몰드 수지(3)의 두께 a1 은 0∼350㎛ 범위이고, 반도체 칩(2)의 두께 a2 는 300∼400㎛ 이다.
반도체 칩(2)상의 밀봉 수지의 두께 al 이 얇으면 얇을수록, 온도 사이클 테스트 결과는 양호하게 나타난다. 그러나, 밀봉 몰드(다이) 방법으로 대단히 얇은 밀봉 수지를 생산하기 위한 시도는 때때로 부적절하게 충전되는 결과를 초래한다.
이 실시예에서, 반도체 칩(2)의 상부에 몰드 두께가 100㎛ 이하의 밀봉 수지는 반도체 칩(2) 상부에 수지를 생성한 다음에 연마하거나 에칭함으로써 제조된다.
반도체 칩 근처의 몰드 수지 부분의 선팽창계수가 작으므로, 상기 실시예는 약 11 ppm의 선팽창계수를 가진 수지를 사용한다.
상기 실시예는 몰드 수지(3)에 더욱 많은 충전재를 부가함으로써 몰드 수지의 선팽창계수를 낮춘다. 이상적으로, 몰드 수지는 층전재를 85∼95 wt% 를 포함한다. 수지는 가능한 구형도(sphericity)가 높은 충전재로 충전되는 것이 양호하다.
상기 실시예는 평균 구형도가 90 이상인 충전재를 사용한다. 상기 구형도는 충전재의 직경의 긴 부분을 100으로 한 경우 긴 직경에 대한 짧은 직경의 비율이다.
덧붙여, 반도체 칩(2) 상부에는 수지가 없다. 이 경우에 a1 = 0 이고, 반도체 칩(2)의 부분에는 밀봉 수지로 덮히지 않는다. 이런 구조는 도 1c에 도시된 장치에 적용되지 않는다.
상기 실시예에 있어서, 솔더 범프(4), 즉 둥근 솔더 볼이 전극 패드(도시 생략)에 배치된다. 복수의 솔더 펌프(4)는 전극 설치면 모두를 가로질러 배치된다.
도 2a 및 도 2b는 제 2 특징에 따른 반도체 장치의 구성을 나타낸 다이어그램이다. 도 2a는 사시도이고, 도 2b는 단면도이다. 도 2의 구성요소는 도 1의 구성요소와 대응되며 그 개수는 동일하므로 그 구성요소의 설명은 반복하지 않는다.
이 실시예에 있어서. 반도체 칩(2)의 두께 a2 는 도 1의 두께 a2 와 동일하다.
도 2b는 a2 ≥ a3 이고, 여기에서 a3는 반도체 칩(2)의 측면을 밀봉하는 몰드 수지(3)의 두께이다. 도 2b에서 a2 = a3 일 때, 반도체 장치의 구조는 도 1b에서 a1 = 0 인 경우의 반도체 장치의 구조와 사실상 동일하다.
도 3은 제 3 특징에 따른 반도체 장치의 형상을 나타낸 다이아그램이다. 도 3a는 사시도이고, 도 3b 및 도 3c는 단면도이다. 도 3의 구성요소는 도 1의 구성요소와 대응되며 그 개수는 동일하므로 그 구성요소의 설명은 반복하지 않는다.
도 3b는 a3 ＜ (a1 + a2) 이다.
여기에서, a1는 반도체 칩(2) 상의 몰드 수지(3)의 두께이고, a2는 반도체 칩(2)의 두께이고, a3은 반도체 칩(2)의 측면(즉, 칩(2)의 측면을 둘러싸는 외부 림 영역)을 밀봉하는 몰드 수지(3)의 두께이다.
부가하여, 반도체 칩(3)의 상부는 수지가 없다. 이 경우에, a1 = 0 이고, 반도체 칩(2)의 부분에는 밀봉 수지로 덮히지 않는다. 상기 구조는 도 3c에 도시된 장치에 적용되지 않는다.
도 4는 제 4 특징에 따른 반도체 장치의 형상을 나타내는 다이아그램이다.
도 4a는 사시도이고, 도 4b는 단면도이다. 도 4의 구성요소는 도 1의 구성요소와 대응되며 그 개수는 동일하므로 그 구성요소의 설명은 반복하지 않는다.
도 4b는 a2 = a4 또는 a2 ＞ a4 및,
a4 = a3 또는 a4 ＞ a3 이다.
여기에서, a2는 반도체 장치의 칩(2)의 두께이고, a4는 반도체 칩(2)의 측면을 즉시 밀봉하는 몰드 수지(3)의 두께이며, a3은 몰드 수지(3)의 외부 림의 두께이다. 도 4b에서 a4 = a3 라고 가정하면, 구조는 도 2b에 도시된 것과 사실상 동일하다.
본 발명의 다양한 특징의 실시예는 도면을 참고하여 더욱 상세히 설명하기로한다. 도 1,2를 참고로 설명된 실시예에서 사용된 반도체 장치를 기판에 설치하였다. 하기 신뢰성 테스트(온도 사이클 테스트)를 수행하였다. 테스트 결과는 도 5에 도시되어 있다.
온도 사이클 조건 : -25∼125℃(저온에서 10분, 고온에서 10분)
도 5에서, "칩 상부의 몰드 두께" 가 0㎛ 이상인 반도체 장치는 도 1b에 도시된 반도체 장치이다. a2(반도체 칩의 두께)를 350㎛로 설정한 상태에서, al(칩 상부의 몰드 수지의 두께)을 500㎛, 400㎛, 300㎛, 150㎛, 0㎛와 같이 변경하여 다양한 샘플을 만들었다. 이 반도체 장치들 각각을 기판에 장착하여 온도사이클 테스트를 실시하였다, 수직 축은 사이클 수를 가리키며 여기서 샘플의 1%가 결함이 있다.
도 5에 도시된 그래프에서, 측면 몰드 수지의 두께가 반도체 장치 칩(즉, 도 2에 도시된 반도체 장치)의 두께보다 작은 반도체 장치는 마이너스(-) 값을 가지는 반도체 장치로서 횡축에 도시되어 있다.
상술된 것 이외의 반도체 장치의 치수는 다음과 같다.
패키지 크기 : 10.0 mm 정방형(square)
반도체 칩 크기 : 7.0 mm 정방형
기판 두께 : 0.8 mm
기판 재료 : FR-4 (글라스 섬유 직물, 에폭시)
테스트는 칩 상부의 몰드 수지가 얇을수록 기판 상에 설치된 반도체 장치의 신뢰성이 증가되는 것을 나타내고, 반도체 장치 칩의 두께인 350㎛ 보다 작을수록 신뢰성이 크게 증가되는 것을 나타낸다.
250∼500㎛의 칩 두께를 가진 반도체 장치에서는, 테스트가 동일한 결과를 나타낸다.
도 3 및 도 4는 팬 아웃(fan-out)의 몰드 수지의 전체 또는 일부분의 두께가 줄어드는 것을 제외하고, 도 1a ∼ 도 2b에 도시된 것과 유사한 반도체 장치를 나타낸다.
상기 실시예에서, 팬 아웃의 범프 상부의 몰드 수지의 부분은 반도체 칩의 두께 보다 약 100㎛ 이상 얇다. 이것은 반도체 장치의 신뢰성을 20∼30% 만큼 증가시킨다.
상술된 바와 같이, 본 발명에 따른 반도체 장치는 반도체 장치에 설치된 패키지 또는 반도체 장치 자체에서의 뒤틀림을 줄이거나 또는 제거함으로써 신뢰성이 증가된다.
본 발명에 따른 반도체 장치는 무게가 가벼우므로 이 반도체 장치를 사용하는 전자 부품의 무게를 감소시킨다.
본 발명에 따른 반도체 장치는 반도체 칩 상부의 몰드 수지가 얇으므로 패키지 상부에 설치된 히트 싱크의 효과가 향상된다.

Claims (12)

  1. 절연 가요성 막과 반도체 칩이 함께 부착되어 있는 반도체 장치에 있어서,
    상기 절연 가요성 막은 그 표면에 복수의 전극 패드를 가지며 그 뒷면에 상기 복수의 전극 패드에 전기적으로 연결된 복수의 전극을 가지며,
    상기 반도체 칩은 절연 가요성 막의 칩 장착면에서 수지로 밀봉되고,
    상기 반도체 칩 위에 배치된 상기 수지의 두께가 반도체 칩의 두께와 같거나 그보다 얇은 반도체 장치.
  2. 절연 가요성 막과 반도체 칩이 함께 부착되어 있는 반도체 장치에 있어서,
    상기 절연 가요성 막은 그 표면에 복수의 전극 패드를 가지며 그 뒷면에 상기 복수의 전극 패드에 전기적으로 연결된 복수의 전극을 가지며,
    상기 반도체 칩은 절연 가요성 막의 칩 장착면에서 수지로 밀봉되고,
    상기 반도체 칩의 측면들을 밀봉하는 수지의 두께는 상기 반도체 칩의 두께와 같거나 그보다 얇은 반도체 장치.
  3. 제 2 항에 있어서, 상기 반도체 칩의 측면들을 밀봉하는 수지의 높이는 상기 반도체 칩의 상단을 밀봉하는 수지의 높이보다 낮은 반도체 장치.
  4. 제 2 항에 있어서, 상기 반도체 칩의 측면을 즉시 밀봉하는 수지의 외측면에 배치된 수지의 두께는 상기 반도체 장치의 측면을 즉시 밀봉하는 수지의 두께보다 작은 반도체 장치.
  5. 제 1 항에 있어서, 상기 반도체 칩을 밀봉하는 상기 수지의 선팽창계수는 11 ppm 이하인 반도체 장치.
  6. 제 2 항에 있어서, 상기 반도체 칩을 밀봉하는 상기 수지의 선팽창계수는 11 ppm 이하인 반도체 장치.
  7. 제 3 항에 있어서, 상기 반도체 칩을 밀봉하는 상기 수지의 선팽창계수는 11 ppm 이하인 반도체 장치.
  8. 제 4 항에 있어서, 상기 반도체 칩을 밀봉하는 상기 수지의 선팽창계수는 11 ppm 이하인 반도체 장치.
  9. 제 1 항에 있어서, 상기 반도체 칩을 밀봉하는 상기 수지는 90 이상의 평균 구형도를 가지는 충전재를 포함하는 반도체 장치.
  10. 제 2 항에 있어서, 상기 반도체 칩을 밀봉하는 상기 수지는 90 이상의 평균 구형도를 가지는 충전재를 포함하는 반도체 장치.
  11. 제 3 항에 있어서, 상기 반도체 칩을 밀봉하는 상기 수지는 90 이상의 평균 구형도를 가지는 충전재를 포함하는 반도체 장치.
  12. 제 4 항에 있어서, 상기 반도체 칩을 밀봉하는 상기 수지는 90 이상의 평균 구형도를 가지는 충전재를 포함하는 반도체 장치.
KR1019980023821A 1997-06-27 1998-06-24 반도체장치 KR100302537B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09187769A JP3134815B2 (ja) 1997-06-27 1997-06-27 半導体装置
JP97-187769 1997-06-27

Publications (2)

Publication Number Publication Date
KR19990007268A KR19990007268A (ko) 1999-01-25
KR100302537B1 true KR100302537B1 (ko) 2001-11-22

Family

ID=16211898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023821A KR100302537B1 (ko) 1997-06-27 1998-06-24 반도체장치

Country Status (3)

Country Link
US (1) US6396159B1 (ko)
JP (1) JP3134815B2 (ko)
KR (1) KR100302537B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217354A (ja) 2000-02-07 2001-08-10 Rohm Co Ltd 半導体チップの実装構造、および半導体装置
WO2001071806A1 (fr) * 2000-03-21 2001-09-27 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
JP3399453B2 (ja) * 2000-10-26 2003-04-21 松下電器産業株式会社 半導体装置およびその製造方法
JP2003031526A (ja) * 2001-07-16 2003-01-31 Mitsumi Electric Co Ltd モジュールの製造方法及びモジュール
CN1998077B (zh) 2004-05-20 2010-06-16 斯班逊有限公司 半导体装置的制造方法及半导体装置
DE102004029587B4 (de) * 2004-06-18 2006-05-24 Infineon Technologies Ag Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse
DE102004029765A1 (de) * 2004-06-21 2006-03-16 Infineon Technologies Ag Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten
US7147447B1 (en) * 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
DE102007012155B4 (de) * 2007-03-12 2015-01-22 Intel Mobile Communications GmbH Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens
US8022538B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Base package system for integrated circuit package stacking and method of manufacture thereof
JP5213736B2 (ja) * 2009-01-29 2013-06-19 パナソニック株式会社 半導体装置
US8076762B2 (en) * 2009-08-13 2011-12-13 Qualcomm Incorporated Variable feature interface that induces a balanced stress to prevent thin die warpage
JP2010050488A (ja) * 2009-11-30 2010-03-04 Panasonic Corp 半導体装置およびその製造方法
CN101924084B (zh) * 2010-08-18 2012-09-19 日月光半导体制造股份有限公司 半导体封装件与其制造方法
US8753926B2 (en) * 2010-09-14 2014-06-17 Qualcomm Incorporated Electronic packaging with a variable thickness mold cap
US8299596B2 (en) * 2010-12-14 2012-10-30 Stats Chippac Ltd. Integrated circuit packaging system with bump conductors and method of manufacture thereof
JP5033252B1 (ja) * 2011-04-14 2012-09-26 日機装株式会社 キャンドモータポンプ及びそのステータ室内に充填材を充填する方法
JP5897817B2 (ja) * 2011-04-27 2016-03-30 日機装株式会社 キャンドモータポンプ及びその製造方法
JP5570476B2 (ja) * 2011-07-05 2014-08-13 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP5909988B2 (ja) * 2011-10-25 2016-04-27 株式会社村田製作所 電子部品の印字方法
JP2017069431A (ja) * 2015-09-30 2017-04-06 株式会社デンソー 半導体装置
KR102455398B1 (ko) * 2015-11-24 2022-10-17 에스케이하이닉스 주식회사 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치
TWI670819B (zh) * 2016-11-29 2019-09-01 新加坡商Ｐｅｐ創新私人有限公司 晶片封裝方法及封裝結構
US11610855B2 (en) 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11233028B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and chip structure
US11232957B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and package structure
US11114315B2 (en) 2017-11-29 2021-09-07 Pep Innovation Pte. Ltd. Chip packaging method and package structure
DE102021107074A1 (de) 2020-05-28 2021-12-02 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen desselben

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218240A (ja) * 1992-02-04 1993-08-27 Hitachi Chem Co Ltd 半導体封止用樹脂組成物
JPH09153564A (ja) * 1995-11-30 1997-06-10 Hitachi Chem Co Ltd 半導体パッケージ用樹脂フレーム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5385163A (en) 1976-12-30 1978-07-27 Seiko Instr & Electronics Ltd Packaging method of ic chip
JPS5879739A (ja) 1981-11-05 1983-05-13 Toshiba Corp 半導体外囲器
US5181097A (en) * 1988-06-10 1993-01-19 Hitachi, Ltd. Plastic molded type electronic device
JPH02281746A (ja) 1989-04-24 1990-11-19 Seiko Epson Corp 半導体装置の実装構造
JPH04316356A (ja) 1991-04-15 1992-11-06 Mitsubishi Electric Corp 樹脂封止形半導体装置
JP3480950B2 (ja) 1992-04-02 2003-12-22 新光電気工業株式会社 半導体装置と半導体装置用フイルムキャリア
KR100280762B1 (ko) 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
JPH06158248A (ja) 1992-11-17 1994-06-07 Furukawa Alum Co Ltd Ａｌ−Ｍｇ系合金材の熱間粗圧延方法
EP0712898B1 (en) * 1993-03-01 2000-11-02 Nippon Zeon Co., Ltd. Resin composition and molding produced therefrom
JPH06349893A (ja) 1993-06-02 1994-12-22 Citizen Watch Co Ltd フリップチップ接続半導体パッケージ
JP2833996B2 (ja) 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
FR2722915B1 (fr) * 1994-07-21 1997-01-24 Sgs Thomson Microelectronics Boitier bga a moulage par injection
DE69530037T2 (de) * 1994-09-22 2003-10-16 Nec Electronics Corp., Kawasaki Automatische Bandmontage für Halbleiteranordnung
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
JPH08335653A (ja) 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5708300A (en) * 1995-09-05 1998-01-13 Woosley; Alan H. Semiconductor device having contoured package body profile

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218240A (ja) * 1992-02-04 1993-08-27 Hitachi Chem Co Ltd 半導体封止用樹脂組成物
JPH09153564A (ja) * 1995-11-30 1997-06-10 Hitachi Chem Co Ltd 半導体パッケージ用樹脂フレーム

Also Published As

Publication number Publication date
US6396159B1 (en) 2002-05-28
JPH1126652A (ja) 1999-01-29
KR19990007268A (ko) 1999-01-25
JP3134815B2 (ja) 2001-02-13

Similar Documents

Publication Publication Date Title
KR100302537B1 (ko) 반도체장치
US6060778A (en) Ball grid array package
JP3437369B2 (ja) チップキャリアおよびこれを用いた半導体装置
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US5734201A (en) Low profile semiconductor device with like-sized chip and mounting substrate
US8169067B2 (en) Low profile ball grid array (BGA) package with exposed die and method of making same
US6599779B2 (en) PBGA substrate for anchoring heat sink
US6291899B1 (en) Method and apparatus for reducing BGA warpage caused by encapsulation
US7432601B2 (en) Semiconductor package and fabrication process thereof
US20020079570A1 (en) Semiconductor package with heat dissipating element
KR101096330B1 (ko) 반도체 장치용 패키지
US5877553A (en) Metallic electronic component packaging arrangement
JP2000232186A (ja) 半導体装置およびその製造方法
JPH08250835A (ja) 金属バンプを有するｌｓｉパッケージの実装方法
KR100541397B1 (ko) 절연된 더미 솔더 볼을 갖는 비지에이 패키지
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
KR0161621B1 (ko) 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지
KR100244089B1 (ko) 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조
KR100237566B1 (ko) 반도체 박형 패키지
KR19980025868A (ko) 메탈 볼 그리드 어레이 패키지
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee