JP3399453B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3399453B2
JP3399453B2 JP2000326600A JP2000326600A JP3399453B2 JP 3399453 B2 JP3399453 B2 JP 3399453B2 JP 2000326600 A JP2000326600 A JP 2000326600A JP 2000326600 A JP2000326600 A JP 2000326600A JP 3399453 B2 JP3399453 B2 JP 3399453B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
semiconductor
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000326600A
Other languages
English (en)
Other versions
JP2002134663A (ja
Inventor
匡紀 南尾
隆一 佐原
博昭 藤本
敏行 福田
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000326600A priority Critical patent/JP3399453B2/ja
Priority to US09/983,336 priority patent/US6680524B2/en
Publication of JP2002134663A publication Critical patent/JP2002134663A/ja
Application granted granted Critical
Publication of JP3399453B2 publication Critical patent/JP3399453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子が搭載さ
れた基板の上面が封止樹脂で封止され、基板底面にボー
ル電極が付設されたボールグリッドアレイ（ＢＧＡ）タ
イプの半導体装置およびその製造方法に関するものであ
り、特に応力に対する信頼性を高めた半導体装置および
その製造方法に関するものである。
【０００２】
【従来の技術】エリアアレイタイプの半導体装置とし
て、半導体チップが搭載された基板の上面が封止樹脂で
封止され、基板底面にボール電極が付設されたＢＧＡタ
イプの半導体装置がある。
【０００３】以下、従来の半導体装置について図面を参
照しながら説明する。図２１，図２２，図２３は従来の
半導体装置として、ＢＧＡ型の半導体装置を示す図であ
り、図２１は平面図、図２２は底面図、図２３は図２１
のＡ−Ａ１箇所の断面図である。
【０００４】図２１，図２２および図２３に示すように
従来の半導体装置は、上面に配線電極１を有し、底面に
その配線電極１と基板内部で電気的に接続した外部パッ
ド電極（図示せず）と、その外部パッド電極上にボール
電極２を有した絶縁性樹脂よりなる配線基板３と、配線
基板３の上面のボンディング位置に搭載された半導体チ
ップ４と、半導体チップ４と配線基板３の配線電極１と
を電気的に接続した金属細線５と、配線基板３の上面を
封止した絶縁性の封止樹脂６とより構成されたものであ
る。従来の半導体装置において外形形状としては、各側
面は垂直な面を有し、全体として矩形状をなしているも
のである。なおこの外形形状は製造過程上の形状であ
る。
【０００５】また従来の半導体装置において、配線基板
３に付設されたボール電極２は半田ボールであり、実装
基板への二次実装の際の高接続信頼性のために付設され
ている。またその配置においては配線基板３の底面に対
して格子状に配置されているものである。
【０００６】次に従来の半導体装置の製造方法について
説明する。図２４〜図２７は従来の半導体装置の製造方
法を示す図であり、図２４（ａ）は平面図、図２４
（ｂ）は底面図であり、図２５，図２６，図２７は平面
図である。また図２６，図２７においては一部、内部構
造を透過した平面図としている。
【０００７】まず図２４（ａ），（ｂ）に示すように、
絶縁性樹脂より構成され、上面に複数の配線電極１を備
え、底面にその配線電極と基板内部で電気的に接続した
外部パッド電極７を備えた半導体チップ搭載用の配線基
板３を用意する。外部パッド電極７は後工程でボール電
極が付設される部分である。またここで用意する配線基
板３は、１枚の基板に複数の半導体チップを搭載し、そ
の後で個々の半導体装置に分割するための大型の基板を
用意するものである。図２４中、破線で示した領域が個
々の半導体装置に分割される際の区切りラインである。
また図２４（ａ）において、各配線電極１で包囲された
中央領域が半導体チップを搭載するボンディング位置を
構成するものである。
【０００８】次に図２５（ａ）に示すように、図２４に
示したような配線基板３を用意し、図２５（ｂ）に示す
ように、配線基板３の上面の各ボンデイング位置に対し
て各々、半導体チップ４を接着剤により接着固定して搭
載する。
【０００９】次に図２６（ａ）に示すように、配線基板
３上に搭載した半導体チップ４の電極パッド（図示せ
ず）と配線基板３の上面に設けられた配線電極１とを金
属細線５により電気的に接続する。
【００１０】そして図２６（ｂ）に示すように、配線基
板３の上面全面を封止樹脂６により封止する。この封止
樹脂６による上面封止はトランスファーモールドにより
行う。なお図２６（ｂ）においては配線電極１，半導体
チップ４の各構成を透過した状態を破線で示しており、
金属細線は省略している。
【００１１】そして図２７に示すように、上面が封止樹
脂６で全面封止された配線基板３に対して、回転ブレー
ドにより各半導体チップ単位に切断することにより、個
片化されたＢＧＡ型の半導体装置８を得るものである。
ここで得られた半導体装置の構造としては図２１，図２
２，図２３に示した構造と同一であるため図示は省略す
る。
【００１２】ここで回転ブレードによる切断の際は、配
線基板３に設けた分割用の区切りラインに沿って切断す
ることにより、精度よく個片状の半導体装置を得ること
ができる。通常、この回転ブレードによる分割は、半導
体製造工程で用いられるダイシング設備によって行うも
のである。また個片に分割切断する際、基板の底面側か
ら切断する場合と、基板上面の封止樹脂６側から切断す
る場合とがある。
【００１３】個片化した各半導体装置に対しては、後工
程として配線基板３の底面の外部パッド電極に半田ボー
ルを付設してボール電極を形成し、外部端子を構成す
る。
【００１４】以上のように従来は、複数個の半導体チッ
プを搭載可能な大型の基板を用いて、その基板に半導体
チップを搭載、電気的な接続、樹脂封止を行い、最終に
一括切断で個片に分離するという工程によりＢＧＡ型の
半導体装置を製造していた。
【００１５】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置およびその製造方法では、配線基板上に搭
載されている半導体チップにおいて、半導体チップの裏
面側の全面は配線基板上面に接しており、封止樹脂で外
囲を封止した際には半導体チップの裏面側へは封止樹脂
が存在しない構造である。そのため、封止樹脂との密着
性、耐湿性、耐応力性においてさらなる向上は望めない
ものであった。特に最近の携帯電話等の小型電子機器へ
の実装においては、前述の信頼性実現は重要課題となっ
ている。
【００１６】本発明は従来の半導体チップの構造に着目
し、逆凸形状の半導体チップを用い、耐湿性等の信頼性
を得ることができるＢＧＡ型の半導体装置およびその製
造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置は、上面に配線電極と底面
に前記配線電極と電気的に接続した外部電極を有した配
線基板と、前記配線基板にその底面の一部が接着されて
搭載された半導体チップと、前記半導体チップの電極と
前記配線基板の配線電極とを接続した金属細線と、前記
配線基板の上面を封止した封止樹脂とよりなり、前記半
導体チップは、第１の底面とその第１の底面から下方に
突出した突出面を有した第２の底面とを有した半導体チ
ップであり、前記封止樹脂は前記半導体チップの第１の
底面と前記配線基板表面との間にも設けられている半導
体装置である。
【００１８】また本発明の半導体装置は、上面に凹部と
前記凹部の周囲に配線電極とを有し、底面に前記配線電
極と電気的に接続した外部電極を有した配線基板と、前
記配線基板の凹部にその底面の一部が配設されて搭載さ
れた半導体チップと、前記半導体チップの電極と前記配
線基板の配線電極とを接続した金属細線と、前記配線基
板の上面を封止した封止樹脂とよりなり、前記半導体チ
ップは、第１の底面とその第１の底面から下方に突出し
た突出面を有した第２の底面とを有した半導体チップで
あり、前記配線基板の上面は前記半導体チップの第１の
底面と接着している半導体装置である。
【００１９】具体的には、突出面の突出量は半導体チッ
プ厚の５０％以下の突出量である半導体装置である。
【００２０】また、突出面は半導体チップの底面のほぼ
中央に設けられている半導体装置である。
【００２１】また、配線基板の底面の外部電極にはボー
ル電極が付設されている半導体装置である。
【００２２】前記構成の通り本発明の半導体装置は、第
１の底面とその第１の底面から下方に突出した突出面を
有した第２の底面とを有した半導体チップを用い、配線
基板の上面外囲を封止した封止樹脂は半導体チップの第
１の底面と基板上面との間にも設けられているので、実
質的に半導体チップの底面の一部をも封止されることに
なり、半導体装置としての耐湿性向上、封止樹脂や外部
からの衝撃による耐応力性向上を実現できるものであ
る。
【００２３】本発明の半導体装置の製造方法は、少なく
とも上面に配線電極と底面に前記配線電極と電気的に接
続した外部電極を有した配線基板を用意する工程と、第
１の底面とその第１の底面から下方に突出した突出面を
有した第２の底面とを有した半導体チップを用意し、前
記配線基板の上面に対して、前記半導体チップの底面の
突出部の第２の底面を接着固定する工程と、前記半導体
チップの電極と前記配線基板の配線電極とを金属細線に
より電気的に接続する工程と、少なくとも前記配線基板
の上面の前記半導体チップ、金属細線の外囲を封止樹脂
で封止するとともに、前記半導体チップの第１の底面と
前記配線基板の上面との間を前記封止樹脂で封止する工
程とを有する半導体装置の製造方法である。
【００２４】具体的には、第１の底面とその第１の底面
から下方に突出した突出面を有した第２の底面とを有し
た半導体チップを用意し、前記配線基板の上面に対し
て、前記半導体チップの底面の突出部の第２の底面を接
着固定する工程において、半導体チップの用意は、その
面内に複数の半導体素子が形成された半導体ウェハーに
対して、その底面の各半導体素子の底面の周辺部に相当
する領域を研削して薄厚化する工程と、前記半導体ウェ
ハーに対して半導体素子単位に分割し、第１の底面とそ
の第１の底面から下方に突出した突出面を有した第２の
底面とを有した半導体チップを得る工程とにより用意す
る半導体装置の製造方法である。
【００２５】また本発明の半導体装置の製造方法は、上
面に凹部と前記凹部の周囲に配線電極とを有し、底面に
前記配線電極と電気的に接続した外部電極を有した配線
基板を用意する工程と、第１の底面とその第１の底面か
ら下方に突出した突出面を有した第２の底面とを有した
半導体チップを用意し、前記配線基板の凹部に対して、
前記半導体チップの底面の突出部を配設し、第２の底面
を前記凹部内に接着固定するとともに、前記配線基板の
上面と第１の底面とを接着固定する工程と、前記半導体
チップの電極と前記配線基板の配線電極とを金属細線に
より電気的に接続する工程と、少なくとも前記配線基板
の上面の前記半導体チップ、金属細線の外囲を封止樹脂
で封止する工程とを有する半導体装置の製造方法であ
る。
【００２６】具体的には、第１の底面とその第１の底面
から下方に突出した突出面を有した第２の底面とを有し
た半導体チップを用意し、前記配線基板の凹部に対し
て、前記半導体チップの底面の突出部を配設し、第２の
底面を前記凹部内に接着固定するとともに、前記配線基
板の上面と第１の底面とを接着固定する工程において、
半導体チップの用意は、その面内に複数の半導体素子が
形成された半導体ウェハーに対して、その底面の各半導
体素子の底面の周辺部に相当する領域を研削して薄厚化
する工程と、前記半導体ウェハーに対して半導体素子単
位に分割し、第１の底面とその第１の底面から下方に突
出した突出面を有した第２の底面とを有した半導体チッ
プを得る工程とにより用意する半導体装置の製造方法で
ある。
【００２７】また、上面に凹部と前記凹部の周囲に配線
電極とを有し、底面に前記配線電極と電気的に接続した
外部電極を有した配線基板を用意する工程において、配
線基板の凹部の深さは搭載する半導体チップの厚みの４
０％以下の深さである配線基板を用意する半導体装置の
製造方法である。
【００２８】前記構成の通り本発明の半導体装置の製造
方法は、第１の底面とその底面から突出した第２の底面
とを有した逆凸形状の半導体チップを用いることによ
り、封止樹脂を半導体チップの第１の底面と基板上面と
の間にも設けることができ、実質的に半導体チップの底
面の一部をも封止することができ、耐湿性向上、耐応力
性向上を実現できる半導体装置を製造できるものであ
る。
【００２９】
【発明の実施の形態】以下、本発明の半導体装置および
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
【００３０】まず本発明の半導体装置の第１の実施形態
について説明する。
【００３１】本実施形態の半導体装置は基本構成とし
て、その上面に複数の半導体チップが搭載され、その上
面の全面が封止樹脂で一括封止された樹脂基板に対し
て、個々の半導体装置単位に切断して形成された半導体
装置である。
【００３２】図１，図２，図３および図４は本実施形態
の半導体装置を示す図であり、図１は平面図、図２は底
面図、図３は図１のＢ−Ｂ１箇所の断面図、図４は図１
のＣ−Ｃ１箇所の断面図である。
【００３３】図１，図２，図３および図４に示すよう
に、本実施形態の半導体装置は、上面に配線電極１と底
面に各々配線電極１と電気的に接続した外部パッド電極
（図示せず）を有し、その外部パッド電極にボール電極
２が付設された配線基板３と、配線基板３にその底面の
一部が接着されて搭載された半導体チップ９と、半導体
チップ９の電極と配線基板３の配線電極１とを接続した
金属細線５と、配線基板３の上面を封止した封止樹脂６
とよりなり、半導体チップ９は、第１の底面１０ａとそ
の第１の底面１０ａから下方に突出した突出面を有した
第２の底面１０ｂとを有した逆凸形状の半導体チップで
あり、封止樹脂６は半導体チップ９の第１の底面１０ａ
と配線基板３の表面との間にも設けられているものであ
る。
【００３４】本実施形態の半導体装置では、逆凸形状の
半導体チップを用いており、半導体チップ９の第２の底
面１０ｂの突出量は半導体チップ厚の５０％以下の突出
量である。したがって配線基板３の上面と半導体チップ
９の第１の底面１０ａとの間にはチップ厚の５０［％］
の間隙が形成され、その間隙に封止樹脂６が介在してい
るものである。また半導体チップ９の第２の底面１０ｂ
はチップ底面のほぼ中央に設けられているものである。
【００３５】また本実施形態の半導体装置において、配
線基板３に付設されたボール電極２は半田ボールであ
り、実装基板への二次実装の際の高接続信頼性のために
付設されている。またその配置においては配線基板３の
底面に対して格子状に配置されているものである。
【００３６】以上のように、本実施形態のＢＧＡ型の半
導体装置は、第１の底面１０ａとその第１の底面１０ａ
から下方に突出した突出面を有した第２の底面１０ｂと
を有した半導体チップ９を用い、配線基板３の上面外囲
を封止した封止樹脂６は半導体チップ９の第１の底面１
０ａと基板上面との間にも設けられているので、半導体
装置としての耐湿性向上、封止樹脂や外部からの衝撃に
よる耐応力性向上を実現できるものである。
【００３７】次に第１の実施形態で説明した半導体装置
の製造方法の一実施形態について説明する。図５〜図１
０は本実施形態の半導体装置の製造方法を示す図であ
り、図５（ａ）は平面図、図５（ｂ）は断面図、図５
（ｃ）は底面図であり、図６〜図１０においては、
（ａ）は平面図、（ｂ）は断面図である。また図９，図
１０の平面図においては一部、内部構造を透過した平面
図としている。
【００３８】まず図５（ａ），（ｂ），（ｃ）を参照し
て本実施形態で用いる配線基板について説明する。
【００３９】図５に示すように、本実施形態の配線基板
３は、絶縁性樹脂より構成され、上面に複数の配線電極
１を備え、底面にその配線電極１と基板内部で電気的に
接続した外部パッド電極７を備えた半導体チップ搭載用
の配線基板３である。そして外部パッド電極７は後工程
でボール電極が付設される部分である。また本実施形態
の配線基板３は、１枚の基板に複数の半導体チップを搭
載し、その後で個々の半導体装置に分割することができ
る大型の基板である。図５中、破線で示した領域が個々
の半導体装置に分割される際の区切りラインである。ま
た図５（ａ）において、各配線電極１で包囲された中央
領域が半導体チップを搭載するボンディング位置を構成
するものである。
【００４０】本実施形態の半導体装置の製造方法として
は、まず図６（ａ），（ｂ）に示すように、図５に示し
たような絶縁性樹脂より構成され、上面に複数の配線電
極１を備え、底面にその配線電極と基板内部で電気的に
接続した外部パッド電極を備えた半導体チップ搭載用の
配線基板３を用意する。
【００４１】そして図７（ａ），（ｂ）に示すように、
配線基板３の上面の各ボンデイング位置に対して各々、
逆凸形状の半導体チップ９をその上面側を上にして接着
剤により接着固定して搭載する。ここでは、半導体チッ
プ９の底面の突出部の第２の底面１０ｂを接着固定する
ものである。
【００４２】次に図８（ａ），（ｂ）に示すように、配
線基板３上に搭載した半導体チップ９の電極パッド（図
示せず）と配線基板３の上面に設けられた配線電極１と
を金属細線５により電気的に接続する。
【００４３】そして図９（ａ），（ｂ）に示すように、
配線基板３の上面領域の全面を封止樹脂６により封止す
る。この封止により、半導体チップ９の第１の底面１０
ａと配線基板３の上面との間を封止樹脂６で封止し、実
質的に半導体チップ９の裏面側の一部をも封止するもの
である。また、この封止樹脂６による上面封止はトラン
スファーモールドにより行うもので、配線基板３の搬送
部分等のマージン領域を除いた実質的な全面を封止する
ものである。なお図９（ａ）においては配線電極１，半
導体チップ９の各構成を透過した状態を破線で示してお
り、金属細線は省略している。
【００４４】次に図１０（ａ），（ｂ）に示すように、
上面を封止樹脂６で全面封止した配線基板３に対して、
回転ブレードにより分割用の区切りラインに沿って各半
導体チップ単位に切断することにより、個片化された半
導体装置１１を得るものである。ここで得られた半導体
装置１１の構造としては図１，図２，図３，図４に示し
た構造と同一であり、半導体装置１１の内部には逆凸形
状の半導体チップ９が搭載されているものである。
【００４５】また回転ブレードによる切断の際は、配線
基板３に設けた分割用の区切りラインに沿って切断する
ことにより、精度よく個片状の半導体装置を得ることが
できる。通常、この回転ブレードによる分割は、半導体
製造工程で用いられるダイシング設備によって行うもの
である。また個片に分割切断する際、基板の底面側から
切断する場合と、基板上面の封止樹脂６側から切断する
場合とがあるが、本実施形態では配線基板３の底面側か
ら切断している。これにより配線基板を安定に保持した
状態で切断できる。
【００４６】個片化した各半導体装置に対しては、後工
程として配線基板３の底面のパッド電極に半田ボールを
付設してボール電極２を形成し、外部端子を構成する。
または配線基板を切断して個片化した半導体装置を形成
する前に、配線基板全体に対して、配線基板の底面のパ
ッド電極上にボール電極２を１枚の基板単位で形成する
ことにより効率よくボール電極を形成できる。
【００４７】以上のように本実施形態の半導体装置の製
造方法は、複数個の半導体チップを搭載可能な大型の基
板を用いて、最終的に一括切断で個片の半導体装置に分
離するという工程を用い、かつ逆凸形状の半導体チップ
を用い、耐湿性等の信頼性を得ることができるＢＧＡ型
の半導体装置を実現できる製造方法である。
【００４８】次に本発明の半導体装置の第２の実施形態
について説明する。
【００４９】本実施形態の半導体装置は基本構成とし
て、その上面に複数の半導体チップが搭載され、その上
面の全面が封止樹脂で一括封止された樹脂基板に対し
て、個々の半導体装置単位に切断して形成された半導体
装置である。
【００５０】図１１，図１２，図１３および図１４は本
実施形態の半導体装置を示す図であり、図１１は平面
図、図１２は底面図、図１３は図１のＤ−Ｄ１箇所の断
面図、図４は図１のＥ−Ｅ１箇所の断面図である。
【００５１】図１１，図１２，図１３および図１４に示
すように、本実施形態の半導体装置は、上面に凹部１２
と凹部１２の周囲に配線電極１とを有し、底面にそれら
配線電極１と電気的に接続した外部パッド電極（図示せ
ず）を有した配線基板１３と、配線基板１３の凹部１２
にその底面の一部が配設されて搭載された半導体チップ
９と、半導体チップ９の電極と配線基板１３の配線電極
１とを接続した金属細線５と、配線基板１３の上面を封
止した封止樹脂６とよりなり、半導体チップ９は、第１
の底面１０ａとその第１の底面１０ａから下方に突出し
た突出面を有した第２の底面１０ｂとを有した半導体チ
ップであり、配線基板１３の上面は半導体チップ９の第
１の底面１０ａと接着している構成である。
【００５２】本実施形態の半導体装置では、逆凸形状の
半導体チップを用いており、半導体チップ９の第２の底
面１０ｂの突出量は半導体チップ厚の５０％以下の突出
量であり、配線基板１３の凹部１２の深さは接着する半
導体チップのチップ厚の４０％以下の深さである。した
がって配線基板１３の凹部１２に半導体チップ９の第２
の底面１０ｂが配設されて接着されることにより、凹部
１２の底面と半導体チップ９の第１の底面１０ａとの間
には、チップ厚の５０［％］の間隙が形成され、また配
線基板１３の上面と半導体チップ９の第１の底面１０ａ
との間には、チップ厚の１０％以下の間隙が形成され、
その間隙に封止樹脂６が介在しているものである。また
半導体チップ９の第２の底面１０ｂはチップ底面のほぼ
中央に設けられているものである。
【００５３】また本実施形態の半導体装置において、配
線基板１３に付設されたボール電極２は半田ボールであ
り、実装基板への二次実装の際の高接続信頼性のために
付設されている。またその配置においては配線基板１３
の底面に対して格子状に配置されているものである。
【００５４】以上のように、本実施形態のＢＧＡ型の半
導体装置は、第１の底面１０ａとその第１の底面１０ａ
から下方に突出した突出面を有した第２の底面１０ｂと
を有した半導体チップ９を用い、配線基板１３の上面外
囲を封止した封止樹脂６は半導体チップ９の第１の底面
１０ａと基板上面および凹部１２との間にも設けられて
いるので、半導体装置としての耐湿性向上、封止樹脂や
外部からの衝撃による耐応力性向上を実現できるもので
ある。
【００５５】次に第２の実施形態で説明した半導体装置
の製造方法の一実施形態について説明する。図１５〜図
２０は本実施形態の半導体装置の製造方法を示す図であ
り、図１５（ａ）は平面図、図１５（ｂ）は断面図、図
１５（ｃ）は底面図であり、図１６〜図２０において
は、（ａ）は平面図、（ｂ）は断面図である。また図１
９，図２０の平面図においては一部、内部構造を透過し
た平面図としている。
【００５６】まず図１５（ａ），（ｂ），（ｃ）を参照
して本実施形態で用いる配線基板について説明する。
【００５７】図１５に示すように、本実施形態の配線基
板１３は、絶縁性樹脂より構成され、上面に半導体チッ
プ配設用の凹部１２と、その凹部の周囲に複数の配線電
極１を備え、底面にその配線電極１と基板内部で電気的
に接続した外部パッド電極７を備えた半導体チップ搭載
用の配線基板１３である。そして外部パッド電極７は後
工程でボール電極が付設される部分である。また本実施
形態の配線基板１３は、１枚の基板に複数の半導体チッ
プを搭載し、その後で個々の半導体装置に分割すること
ができる大型の基板である。図１５中、破線で示した領
域が個々の半導体装置に分割される際の区切りラインで
ある。また図１５（ａ）において、各配線電極１で包囲
された中央領域が半導体チップを搭載するボンディング
位置を構成するものである。
【００５８】本実施形態の半導体装置の製造方法として
は、まず図１６（ａ），（ｂ）に示すように、図１５に
示したような絶縁性樹脂より構成され、上面に凹部１２
と複数の配線電極１を備え、底面にその配線電極１と基
板内部で電気的に接続した外部パッド電極を備えた半導
体チップ搭載用の配線基板１３を用意する。ここで用意
する配線基板において、配線基板の凹部１２の深さは搭
載する半導体チップの厚みの４０％以下の深さである配
線基板を用意するものである。
【００５９】そして図１７（ａ），（ｂ）に示すよう
に、配線基板１３の上面の各ボンデイング位置である凹
部１２に対して各々、逆凸形状の半導体チップ９をその
上面側を上にして、対面の第２の底面１０ｂ面を接着面
として接着剤により接着固定して搭載する。凹部１２の
深さは半導体チップ９の第２の底面１０ｂの突出量より
も小さいため、配線基板１３の上面に対して半導体チッ
プ９は浮き上がったような状態で接着されるものであ
る。すなわち配線基板１３の上面と半導体チップ９の第
１の底面１０ａとの間に間隙が形成された状態で半導体
チップ９は搭載される。
【００６０】次に図１８（ａ），（ｂ）に示すように、
配線基板１３上に搭載した半導体チップ９の電極パッド
（図示せず）と配線基板１３の上面に設けられた配線電
極１とを金属細線５により電気的に接続する。
【００６１】そして図１９（ａ），（ｂ）に示すよう
に、配線基板１３の上面領域の全面を封止樹脂６により
封止する。この封止により、半導体チップ９の第１の底
面１０ａと配線基板１３の上面との間を封止樹脂６で封
止し、実質的に半導体チップ９の裏面側の一部をも封止
するものである。また、この封止樹脂６による上面封止
はトランスファーモールドにより行うもので、配線基板
１３の搬送部分等のマージン領域を除いた実質的な全面
を封止するものである。なお図１９（ａ）においては配
線電極１，半導体チップ９の各構成を透過した状態を破
線で示しており、金属細線は省略している。
【００６２】次に図２０（ａ），（ｂ）に示すように、
上面を封止樹脂６で全面封止した配線基板１３に対し
て、回転ブレードにより分割用の区切りラインに沿って
各半導体チップ単位に切断することにより、個片化され
た半導体装置１４を得るものである。ここで得られた半
導体装置１４の構造としては図１１，図１２，図１３，
図１４に示した構造と同一であり、半導体装置１４の内
部には逆凸形状の半導体チップ９が搭載されているもの
である。
【００６３】また回転ブレードによる切断の際は、配線
基板１３に設けた分割用の区切りラインに沿って切断す
ることにより、精度よく個片状の半導体装置を得ること
ができる。通常、この回転ブレードによる分割は、半導
体製造工程で用いられるダイシング設備によって行うも
のである。また個片に分割切断する際、基板の底面側か
ら切断する場合と、基板上面の封止樹脂６側から切断す
る場合とがあるが、本実施形態では配線基板１３の底面
側から切断している。これにより配線基板を安定に保持
した状態で切断できる。
【００６４】個片化した各半導体装置に対しては、後工
程として配線基板１３の底面のパッド電極に半田ボール
を付設してボール電極２を形成し、外部端子を構成す
る。または配線基板１３を切断して個片化した半導体装
置を形成する前に、配線基板１３全体に対して、配線基
板１３の底面の外部パッド電極上にボール電極２を１枚
の基板単位で形成することにより効率よくボール電極を
形成できる。
【００６５】以上のように本実施形態の半導体装置の製
造方法は、複数個の半導体チップを搭載可能な大型の基
板を用いて、最終的に一括切断で個片の半導体装置に分
離するという工程を用い、かつ逆凸形状の半導体チップ
を用い、耐湿性等の信頼性を得ることができるＢＧＡ型
の半導体装置を実現できる製造方法である。
【００６６】次に本発明の各実施形態で用いた半導体チ
ップの製造方法について説明する。
【００６７】本実施形態の半導体チップの製造方法は基
本構成として、半導体ウェハーに対してダイシングブレ
ード（回転ブレード）でその底面を研削し、さらに別の
ダイシングブレードで個々の半導体チップに分割する製
法である。
【００６８】具体的には、まずその面内に複数の半導体
素子が形成された半導体ウェハーを用意する。
【００６９】そして複数の半導体素子が形成された半導
体ウェハーに対して、その表面側をシートなどの保持部
材に貼付等により固定した状態で、半導体ウェハー底面
の各半導体素子の底面に相当する領域の一部を研削して
薄厚化する。半導体ウェハーの底面の一部を薄厚化する
ことにより、半導体ウェハーの底面には、第１の底面と
その第１の底面から突出した第２の底面を形成すること
ができる。
【００７０】この半導体ウェハー底面の研削において
は、半導体ウェハーの底面の各半導体素子の底面の周辺
部に相当する領域を研削して薄厚化するものであり、通
常のダイシングラインを含む半導体素子の周辺部を研削
する。またこの研削は、ダイシングブレードで行うが、
２００［μｍ］幅程度の幅の広いブレードを用い、半導
体ウェハーの厚みの３０〜７０［％］、好ましくは５０
［％］の厚みを研削する。すなわち幅広のダイシングブ
レードにより切り残し厚をウェハー厚みの５０［％］と
してダイシングする（ハーフカット）ことにより、その
切断ラインが研削されたことになり、部分的に薄厚化で
きる。本実施形態では、半導体ウェハーの厚みが２００
［μｍ］のものを用い、１００［μｍ］研削して薄厚化
し、その領域は１０［ｍｍ］角の半導体素子に対して、
その周辺部から中心部に対して２［ｍｍ］の領域を薄厚
にしている。なお、採用するブレードのブレード幅は、
２００［μｍ］以上の幅でもよく研削して薄厚にする領
域に合わせて選択する。また採用するブレード幅によっ
ては、複数回ダイシング研削して必要な領域を薄厚化し
てもよい。
【００７１】ここで半導体ウェハーの厚みの３０〜７０
［％］、好ましくは５０［％］の厚みを研削するのは、
半導体ウェハーを個々の半導体チップに分割し、その半
導体チップを樹脂封止する際、半導体チップの底面領域
に必要厚の封止樹脂を介在させ、信頼性を得るためであ
る。また、半導体ウェハーを個々の半導体チップに分割
し、その半導体チップに対して金属細線などの電気的な
接続手段を付する際、その外力に対して耐性を有する厚
みを残存させるためでもある。そのため最低厚みは１０
０［μｍ］である。
【００７２】そして底面に凹凸が形成された半導体ウェ
ハーに対して半導体素子単位に分割する。この分割にお
いては、半導体ウェハーの底面をダイシングシートに貼
付し、ダイシングブレードで通常のダイシングラインを
フルカットすることにより、個々の半導体チップに分割
することができる。このチップ分割で用いるダイシング
ブレードは通常用いるブレード幅が５０［μｍ］程度の
ダイシングブレードでよく、研削で用いたブレード幅よ
りも狭い幅のブレードを用いている。
【００７３】その結果、凸形状、すなわちチップ表面を
上にした場合、逆凸状の半導体チップであって、半導体
チップの周端部から少なくとも２［ｍｍ］の領域は薄厚
部を有し、第１の底面とその第１の底面から下方に突出
した突出面を有した第２の底面とを有した半導体チップ
を得ることができる。第２の底面の面積としては、チッ
プ面積の５０［％］としている。
【００７４】以上の工法により得られた半導体チップ
は、第１の底面とその第１の底面から下方に突出した突
出面を有した第２の底面とを有した半導体チップであっ
て、半導体チップの周辺部分が研削により薄厚化された
ものである。また研削する領域は半導体チップの周辺部
底面に限らず、スリット状に複数の凹凸が形成されるよ
うに研削してもよく、十字状に研削により溝を形成して
もよい。要は、半導体チップの底面に樹脂封止した際に
封止樹脂が効果的に介在できるよう、凹凸を形成する必
要がある。
【００７５】以上、本実施形態で説明したように、各実
施形態のＢＧＡ型の半導体装置は、第１の底面１０ａと
その第１の底面１０ａから下方に突出した突出面を有し
た第２の底面１０ｂとを有した半導体チップ９を用い、
配線基板３の上面外囲を封止した封止樹脂６は半導体チ
ップ９の第１の底面１０ａと基板上面との間にも設けら
れているので、実質的に半導体チップ９の底面の一部を
も封止することになり、半導体装置としての耐湿性向
上、封止樹脂や外部からの衝撃による耐応力性向上を実
現できるものである。
【００７６】また本実施形態の半導体装置の製造方法で
説明した通り、逆凸形状の半導体チップ９を用いること
により、封止樹脂６を半導体チップ９の第１の底面１０
ａと基板上面との間にも設けることができ、実質的に半
導体チップ９の底面の一部をも封止することができ、耐
湿性向上、耐応力性向上を実現できる半導体装置を製造
できるものである。
【００７７】
【発明の効果】以上、本発明の半導体装置は、第１の底
面とその第１の底面から下方に突出した突出面を有した
第２の底面とを有した半導体チップ９を備え、配線基板
の上面外囲を封止した封止樹脂は半導体チップの第１の
底面と基板上面との間にも設けられているので、実質的
に半導体チップの底面の一部をも封止されており、半導
体装置としての耐湿性向上、封止樹脂や外部からの衝撃
による耐応力性向上を実現できるものである。
【００７８】また本発明の半導体装置の製造方法は、第
１の底面とその第１の底面から下方に突出した突出面を
有した第２の底面とを有した逆凸形状の半導体チップを
用いることにより、封止樹脂を半導体チップの第１の底
面と基板上面との間にも設けることができ、実質的に半
導体チップの底面の一部をも封止することができ、耐湿
性向上、耐応力性向上を実現できる半導体装置を製造で
きるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す平面図
【図２】本発明の一実施形態の半導体装置を示す底面図
【図３】本発明の一実施形態の半導体装置を示す断面図
【図４】本発明の一実施形態の半導体装置を示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法を
示す図
【図６】本発明の一実施形態の半導体装置の製造方法を
示す図
【図７】本発明の一実施形態の半導体装置の製造方法を
示す図
【図８】本発明の一実施形態の半導体装置の製造方法を
示す図
【図９】本発明の一実施形態の半導体装置の製造方法を
示す図
【図１０】本発明の一実施形態の半導体装置の製造方法
を示す図
【図１１】本発明の一実施形態の半導体装置を示す平面
図
【図１２】本発明の一実施形態の半導体装置を示す底面
図
【図１３】本発明の一実施形態の半導体装置を示す断面
図
【図１４】本発明の一実施形態の半導体装置を示す断面
図
【図１５】本発明の一実施形態の半導体装置の製造方法
を示す図
【図１６】本発明の一実施形態の半導体装置の製造方法
を示す図
【図１７】本発明の一実施形態の半導体装置の製造方法
を示す図
【図１８】本発明の一実施形態の半導体装置の製造方法
を示す図
【図１９】本発明の一実施形態の半導体装置の製造方法
を示す図
【図２０】本発明の一実施形態の半導体装置の製造方法
を示す図
【図２１】従来の半導体装置を示す平面図
【図２２】従来の半導体装置を示す底面図
【図２３】従来の半導体装置を示す断面図
【図２４】従来の半導体装置の製造方法を示す図
【図２５】従来の半導体装置の製造方法を示す平面図
【図２６】従来の半導体装置の製造方法を示す平面図
【図２７】従来の半導体装置の製造方法を示す平面図
【符号の説明】
１ 配線電極 ２ ボール電極 ３ 配線基板 ４ 半導体チップ ５ 金属細線 ６ 封止樹脂 ７ 外部パッド電極 ８ 半導体装置 ９ 半導体チップ １０ａ 第１の底面 １０ｂ 第２の底面 １１ 半導体装置 １２ 凹部 １３ 配線基板 １４ 半導体装置
フロントページの続き (72)発明者 福田 敏行 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 野村 徹 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 昭63−143851（ＪＰ，Ａ) 特開2000−12734（ＪＰ，Ａ) 特開2000−91490（ＪＰ，Ａ) 特開2000−124344（ＪＰ，Ａ) 実開 平２−4235（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 21/301 H01L 23/12 501

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 上面に配線電極と底面に前記配線電極と
    電気的に接続した外部電極を有した配線基板と、 前記配線基板にその底面の一部が接着されて搭載された
    半導体チップと、 前記半導体チップの電極と前記配線基板の配線電極とを
    接続した金属細線と、 前記配線基板の上面を封止した封止樹脂とよりなり、 前記半導体チップは、第１の底面とその第１の底面から
    下方に突出した突出面を有した第２の底面とを有した半
    導体チップであり、 前記封止樹脂は前記半導体チップの第１の底面と前記配
    線基板表面との間にも設けられていることを特徴とする
    半導体装置。
  2. 【請求項２】 上面に凹部と前記凹部の周囲に配線電極
    とを有し、底面に前記配線電極と電気的に接続した外部
    電極を有した配線基板と、 前記配線基板の凹部にその底面の一部が配設されて搭載
    された半導体チップと、 前記半導体チップの電極と前記配線基板の配線電極とを
    接続した金属細線と、 前記配線基板の上面を封止した封止樹脂とよりなり、 前記半導体チップは、第１の底面とその第１の底面から
    下方に突出した突出面を有した第２の底面とを有した半
    導体チップであり、 前記配線基板の上面は前記半導体チップの第１の底面と
    接着していることを特徴とする半導体装置。
  3. 【請求項３】 突出面の突出量は半導体チップ厚の５０
    ％以下の突出量であることを特徴とする請求項１または
    請求項２に記載の半導体装置。
  4. 【請求項４】 突出面は半導体チップの底面のほぼ中央
    に設けられていることを特徴とする請求項１または請求
    項２に記載の半導体装置。
  5. 【請求項５】 配線基板の底面の外部電極にはボール電
    極が付設されていることを特徴とする請求項１または請
    求項２に記載の半導体装置。
  6. 【請求項６】 少なくとも上面に配線電極と底面に前記
    配線電極と電気的に接続した外部電極を有した配線基板
    を用意する工程と、 第１の底面とその第１の底面から下方に突出した突出面
    を有した第２の底面とを有した半導体チップを用意し、
    前記配線基板の上面に対して、前記半導体チップの底面
    の突出部の第２の底面を接着固定する工程と、 前記半導体チップの電極と前記配線基板の配線電極とを
    金属細線により電気的に接続する工程と、 少なくとも前記配線基板の上面の前記半導体チップ、金
    属細線の外囲を封止樹脂で封止するとともに、前記半導
    体チップの第１の底面と前記配線基板の上面との間を前
    記封止樹脂で封止する工程とを有することを特徴とする
    半導体装置の製造方法。
  7. 【請求項７】 第１の底面とその第１の底面から下方に
    突出した突出面を有した第２の底面とを有した半導体チ
    ップを用意し、前記配線基板の上面に対して、前記半導
    体チップの底面の突出部の第２の底面を接着固定する工
    程において、半導体チップの用意は、その面内に複数の
    半導体素子が形成された半導体ウェハーに対して、その
    底面の各半導体素子の底面の周辺部に相当する領域を研
    削して薄厚化する工程と、前記半導体ウェハーに対して
    半導体素子単位に分割し、第１の底面とその第１の底面
    から下方に突出した突出面を有した第２の底面とを有し
    た半導体チップを得る工程とにより用意することを特徴
    とする請求項６に記載の半導体装置の製造方法。
  8. 【請求項８】 上面に凹部と前記凹部の周囲に配線電極
    とを有し、底面に前記配線電極と電気的に接続した外部
    電極を有した配線基板を用意する工程と、 第１の底面とその第１の底面から下方に突出した突出面
    を有した第２の底面とを有した半導体チップを用意し、
    前記配線基板の凹部に対して、前記半導体チップの底面
    の突出部を配設し、第２の底面を前記凹部内に接着固定
    するとともに、前記配線基板の上面と第１の底面とを接
    着固定する工程と、 前記半導体チップの電極と前記配線基板の配線電極とを
    金属細線により電気的に接続する工程と、 少なくとも前記配線基板の上面の前記半導体チップ、金
    属細線の外囲を封止樹脂で封止する工程とを有すること
    を特徴とする半導体装置の製造方法。
  9. 【請求項９】 第１の底面とその第１の底面から下方に
    突出した突出面を有した第２の底面とを有した半導体チ
    ップを用意し、前記配線基板の凹部に対して、前記半導
    体チップの底面の突出部を配設し、第２の底面を前記凹
    部内に接着固定するとともに、前記配線基板の上面と第
    １の底面とを接着固定する工程において、半導体チップ
    の用意は、その面内に複数の半導体素子が形成された半
    導体ウェハーに対して、その底面の各半導体素子の底面
    の周辺部に相当する領域を研削して薄厚化する工程と、
    前記半導体ウェハーに対して半導体素子単位に分割し、
    第１の底面とその第１の底面から下方に突出した突出面
    を有した第２の底面とを有した半導体チップを得る工程
    とにより用意することを特徴とする請求項８に記載の半
    導体装置の製造方法。
  10. 【請求項１０】 上面に凹部と前記凹部の周囲に配線電
    極とを有し、底面に前記配線電極と電気的に接続した外
    部電極を有した配線基板を用意する工程において、配線
    基板の凹部の深さは搭載する半導体チップの厚みの４０
    ％以下の深さである配線基板を用意することを特徴とす
    る請求項８に記載の半導体装置の製造方法。
JP2000326600A 2000-10-26 2000-10-26 半導体装置およびその製造方法 Expired - Fee Related JP3399453B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000326600A JP3399453B2 (ja) 2000-10-26 2000-10-26 半導体装置およびその製造方法
US09/983,336 US6680524B2 (en) 2000-10-26 2001-10-24 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000326600A JP3399453B2 (ja) 2000-10-26 2000-10-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002134663A JP2002134663A (ja) 2002-05-10
JP3399453B2 true JP3399453B2 (ja) 2003-04-21

Family

ID=18803760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000326600A Expired - Fee Related JP3399453B2 (ja) 2000-10-26 2000-10-26 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6680524B2 (ja)
JP (1) JP3399453B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050085424A (ko) * 2002-12-09 2005-08-29 어드밴스드 인터커넥트 테크놀로지스 리미티드 집적회로 소자가 노출된 패키지
SG153627A1 (en) 2003-10-31 2009-07-29 Micron Technology Inc Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
US20050194698A1 (en) * 2004-03-03 2005-09-08 St Assembly Test Service Ltd. Integrated circuit package with keep-out zone overlapping undercut zone
JP3811160B2 (ja) * 2004-03-09 2006-08-16 株式会社東芝 半導体装置
JP2006073843A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp 半導体装置およびその製造方法
US8406004B2 (en) * 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US7952176B2 (en) * 2008-12-09 2011-05-31 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
KR101019708B1 (ko) * 2009-03-02 2011-03-07 주식회사 하이닉스반도체 반도체 패키지
EP2230688A1 (en) * 2009-03-20 2010-09-22 Nxp B.V. Fan out semiconductor package and manufacturing method
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US9768120B2 (en) * 2012-11-21 2017-09-19 Infineon Technologies Austria Ag Semiconductor device assembly including a chip carrier, semiconductor wafer and method of manufacturing a semiconductor device
US9209080B2 (en) * 2012-12-14 2015-12-08 Infineon Technologies Ag Semiconductor device comprising a protective structure on a chip backside and method of producing the same
US9875913B2 (en) * 2013-10-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for singulating packaged integrated circuits and resulting structures
KR102255758B1 (ko) 2017-04-26 2021-05-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP7243016B2 (ja) * 2019-01-30 2023-03-22 日清紡マイクロデバイス株式会社 半導体装置およびその製造方法
JP2022113250A (ja) 2021-01-25 2022-08-04 キオクシア株式会社 半導体装置
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640304C2 (de) * 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
JP3134815B2 (ja) * 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
KR100266637B1 (ko) * 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
JP3578262B2 (ja) * 1999-04-06 2004-10-20 日東電工株式会社 半導体チップの樹脂封止方法及びその方法に使用する離型フィルム
US6245598B1 (en) * 1999-05-06 2001-06-12 Vanguard International Semiconductor Corporation Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
KR20010037254A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100355795B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6384472B1 (en) * 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads

Also Published As

Publication number Publication date
JP2002134663A (ja) 2002-05-10
US6680524B2 (en) 2004-01-20
US20020050631A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
JP3399453B2 (ja) 半導体装置およびその製造方法
JP3420153B2 (ja) 半導体装置及びその製造方法
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
KR100784498B1 (ko) 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP4595265B2 (ja) 半導体装置の製造方法
CN111510099A (zh) 薄膜体声波滤波器及其晶圆级封装方法
JP2009508324A (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
US11302675B2 (en) Semiconductor device and method for manufacturing the same
TW201214588A (en) Corner structure for IC die
JPH06244360A (ja) 半導体装置
JP2001110829A (ja) 半導体装置およびその製造方法
JP3529050B2 (ja) 半導体装置の製造方法
US20160031707A1 (en) Microelectronic devices and methods for manufacturing microelectronic devices
JP3673442B2 (ja) 半導体装置の製造方法
JP3462806B2 (ja) 半導体装置およびその製造方法
JP3474858B2 (ja) ベースレス半導体装置およびその製造方法
JP2002134661A (ja) 半導体装置およびその製造方法
CN102804363A (zh) 半导体装置及半导体装置的制造方法
JP4565728B2 (ja) 中空気密パッケージ型の半導体装置
JP2002100707A (ja) 半導体装置およびその製造方法
JP2003124251A5 (ja)
KR20100032309A (ko) 반도체 디바이스의 제조 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140221

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees