JP7243016B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7243016B2
JP7243016B2 JP2019013870A JP2019013870A JP7243016B2 JP 7243016 B2 JP7243016 B2 JP 7243016B2 JP 2019013870 A JP2019013870 A JP 2019013870A JP 2019013870 A JP2019013870 A JP 2019013870A JP 7243016 B2 JP7243016 B2 JP 7243016B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
lead frame
resin film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019013870A
Other languages
English (en)
Other versions
JP2020123641A (ja
Inventor
康平 白倉
敏洋 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshinbo Micro Devices Inc
Original Assignee
Nisshinbo Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshinbo Micro Devices Inc filed Critical Nisshinbo Micro Devices Inc
Priority to JP2019013870A priority Critical patent/JP7243016B2/ja
Publication of JP2020123641A publication Critical patent/JP2020123641A/ja
Application granted granted Critical
Publication of JP7243016B2 publication Critical patent/JP7243016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、半導体装置およびその製造方法に関し、特に薄型の半導体装置およびその製造方法に関する。
スマートフォンやタブレット端末等モバイル端末の高機能化、小型化、薄型化が進み、搭載される電子部品の小型化、薄型化が求められている。例えば、 LNAやスイッチ等の通信用部品、地磁気センサ、マイクロフォンアンプなどの電子部品は、その高さを0.20mm~0.35mm程度に薄型化することが求められている。
一般的に電子部品は、半導体部材上に半導体素子を形成した半導体チップをリードフレームのダイパッド上に載置し、樹脂封止して形成される。特に薄型化が要求される電子部品では、ダイパッドを備えないリードフレームを用いる方法が採用されている。
図8に、ダイパッドを備えないリードフレームを用いた半導体装置の製造方法を示す。この種の半導体装置の製造方法では、まず、ダイパッドを備えないリードフレーム1と、このリードフレーム1と半導体チップを固定するため表面に接着材が形成された樹脂フィルム2とを用意し、リードフレーム1を樹脂フィルム2上に接着する(図8a)。
次に半導体チップ3を樹脂フィルム2上に接着する。半導体チップ3の裏面には、予め、例えばエポキシ系の絶縁性樹脂4がコーティングされており、絶縁性樹脂4を樹脂フィルム2に接着する。その後、半導体チップ3の図示しない電極とリードフレーム1とを金、銅、アルミニウム等の金属ワイヤ5で接続する(図8b)。
このように金属ワイヤ5を半導体チップ3の電極あるいはリードフレーム1と確実に接着させるため、樹脂フィルム2等は、高い弾性率を有する材料から選択されている。
次に半導体チップ3等をエポキシ樹脂等からなる封止樹脂6で一括封止する(図8c)。その後、この樹脂封止された封止体から樹脂フィルム2を図8(d)に示すように下方向に引き、除去する。樹脂フィルム2の除去は、樹脂フィルム2とリードフレーム1等とを接着する接着材に応じ、加熱処理やUV照射等を行い、接着剤の接着力を低下させた後に行う。
最後に図8(e)に示すように、通常の半導体装置の個片化方法に従い、ダイシングソー7を用いて封止体を格子状に切断することで、半導体装置に個片化することができる。この種の半導体装置の製造方法は、例えば特許文献1に記載されている。
特開2005-294443号公報
上記のような従来の半導体装置の製造方法では、リードフレーム1や半導体チップ3を樹脂フィルム2上に接着した状態で金属ワイヤ5により接続を形成するため、ワイヤボンド性の良い弾性率の高い樹脂フィルム2や接着剤が選択されていた。一方、弾性率の高い樹脂フィルム2や接着剤は、一般的に絶縁性樹脂4との接着力が強く、樹脂封止後に樹脂フィルム2を除去する際、半導体チップ3を強く引っ張り、半導体チップ3と封止樹脂6との間に剥離が発生しやすいという問題があった。また半導体チップ3から絶縁性樹脂4が剥離してしまうという問題もあった。本発明はこのような問題点を解消し、薄型で高品質の半導体装置とその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、半導体チップが樹脂封止された半導体装置において、前記半導体チップは、裏面側に突出する凸部を備え、支持部上に配置され、該支持部は、前記半導体チップの前記凸部が挿入される貫通部と、前記半導体チップの一部に当接する当接部とを備え前記凸部の表面に備える絶縁性樹脂の表面と、前記支持部の一部が前記半導体装置の裏面から露出するように樹脂封止されていることを特徴とする。
本願請求項2に係る発明は、請求項1記載の半導体装置において、前記絶縁性樹脂は、前記貫通部の側壁と前記凸部との間に充填されていることを特徴とする。
本願請求項3に係る発明は、半導体チップを樹脂封止する半導体装置の製造方法において、裏面側に突出する凸部を備えた半導体チップを用意する工程と、前記半導体チップの前記凸部が挿入される貫通部と前記半導体チップの一部が当接する当接部とを有する支持部を備え、前記半導体チップと接続可能なリードフレームを用意する工程と、樹脂フィルム上に、前記リードフレームと、前記貫通部に前記凸部を挿入し一部を前記当接部に当接した状態の前記半導体チップの前記凸部とを接着し、前記半導体チップと前記リードフレームとの接続を形成する工程と、前記凸部と前記支持部とを前記樹脂フィルムに接着した状態で前記半導体チップと前記支持部を樹脂封止する工程と、樹脂封止された封止体から前記樹脂フィルムを除去する工程と、前記封止体を個片化する工程と、を含むことを特徴とする。
本願請求項4に係る発明は、請求項3記載の半導体装置の製造方法において、前記樹脂フィルム上に、前記リードフレームと、前記貫通部に前記凸部を挿入し一部を前記当接部に当接した状態の前記半導体チップの前記凸部とを接着する際、前記貫通部内に露出する前記樹脂フィルム上に絶縁性樹脂材を塗布し、前記貫通部に前記凸部を挿入することで前記貫通部の側壁と前記凸部との間に前記絶縁性樹脂材を充填させ、該絶縁性樹脂材により前記凸部表面を被覆する工程を含むことを特徴とする。
本発明は、ワイヤボンド性の良い弾性率の高い材料からなる樹脂フィルム等を用いた製造方法において、半導体チップが樹脂フィルムにより強く引っ張られる工程があったとしても、半導体チップの形状を引張応力に対抗可能な形状とすることで、半導体チップが封止樹脂から剥離することを抑制している。
さらに本発明は、半導体チップの形状と支持部を備えるリードフレームの形状とを組み合わせて引張応力に対抗可能な形状とすることで、さらに剥離を抑制する効果を向上させることを可能としている。特に支持部を備える構造は、半導体チップと樹脂フィルムとの間に形成される絶縁性樹脂が半導体チップから剥離することを抑制できる形状を容易に形成することが可能となる。
本発明の製造方法に使用する半導体チップやリードフレームは、通常の半導体チップの製造方法あるいはリードフレームの製造方法により簡便に形成することができるという利点もある。
本発明の参考例の半導体装置に用いられる半導体チップの製造方法の説明図である。 本発明の参考例の半導体装置に用いられるリードフレームの説明図である。 本発明の参考例の半導体装置の製造方法の説明図である。 本発明の第の実施例の半導体装置に用いられるリードフレームの説明図である。 本発明の第の実施例の半導体装置の製造方法の説明図である。 本発明の第の実施例の半導体装置の製造方法の説明図である。 本発明の第、第の実施例の半導体装置の製造方法の説明図である。 従来のこの種の半導体装置の製造方法の説明図である。
本発明の半導体装置およびその製造方法は、半導体チップの形状、あるいは半導体チップとリードフレームの形状を変更し、樹脂封止後に樹脂フィルムを除去する際に半導体チップに加わる引張応力に対し対抗可能な構成としている。以下、本発明の実施例について詳細に説明する。
参考例
本発明の参考例の半導体装置およびその製造方法について説明する。まず、半導体チップを準備する工程を説明する。表面に所望の半導体素子を形成した半導体基板8を用意する。この半導体基板8の裏面には、例えばエポキシ系の絶縁性樹脂4でコーティングされている。この絶縁性樹脂4は、例えば100℃、30分程度の熱処理を加え、Bステージと呼ばれる完全に硬化していない状態で使用する。このような半硬化状態の樹脂は、後述する半導体チップ3を樹脂フィルム2へ接着する際、150℃程度に加熱して圧着させると半導体チップ3を樹脂フィルム2に接着させることができる。またその後さらに所定の加熱処理を行うことで完全に硬化させ、半導体チップ3の裏面を覆う絶縁膜を形成することができる。半導体基板8の裏面が上面となるようにその表面をダイシングテープ9に貼り付ける。その後、例えばダイシングラインのうち一方向に延出するダイシングラインに沿ってダイシングソー7aを走行させ、半導体基板8と絶縁性樹脂4の一部を切削除去する。このときダイシングソー7aの幅を例えば100μmとし、深さ25μm程度切削する。その結果、図1(a)に示す第1の凹部10が形成される。
その後、第1の凹部10の底部中央部を、ダイシングソー7aより狭い幅、例えば50μm程度の幅のダイシングソー7bを用いて切削し、ダイシングテープ9に達する第2の凹部11を形成する(図1b)。このダイシングソー7bを用いてダイシングラインに沿って格子状に半導体基板8を切削することで、個々の半導体チップ3に個片化することができる。図1(c)は、個片化した半導体チップ3の表面を上に向けた状態の斜視図となる。
図1(c)に示すように半導体チップ3は、対向する2面に第1の凹部および第2の凹部により形成された段部12が形成され、矩形の半導体チップ3の上面の各辺に直角に交わる断面のうち、一方の断面形状が裏面側に突出する凸部を備えた形状、即ちT字形となる。なお、第1の凹部10を形成する際、格子状にダイシングソー7aを走行させ、第1の凹部10を格子状に形成した後、ダイシングソー7bを格子状に走行させ個片化することもできる。この場合、半導体チップ3は、4面に第1の凹部と第2の凹部により形成された段部12が形成され、矩形の半導体チップ3の上面の各辺に直角に交わる断面のいずれの断面形状もT字形となる。
次に、上記のように形成した半導体チップ3と、従来例で説明したダイパッドを備えないリードフレーム1とを用いて半導体装置を製造する場合について説明する。まず、図2に平面図を示すようにダイパッドを備えないリードフレーム1を用意する。各リード13はそれぞれ、連結バー14に接続している。なお図2では、リードフレーム1は、1個の半導体装置を形成するための領域のみを示している。
一方、表面に接着材が形成された樹脂フィルム2を用意し、リードフレーム1を樹脂フィルム2上に接着する(図3a)。図3では、3個の半導体装置を形成する場合を示している。
次に半導体チップ3を搭載予定領域の樹脂フィルム2上に接着する。図3(b)に示すように、半導体チップ3の断面はT字形となっている。半導体チップ3の裏面には、エポキシ系の絶縁性樹脂4がコーティングされており、この絶縁性樹脂4を介して樹脂フィルム2に接着する。ここで、150℃程度に加熱して圧着させると半導体チップ3を樹脂フィルム2に接着させることができる。絶縁性樹脂4が半硬化状態である場合には、さらに所望の熱処理を行い完全に硬化させ、半導体チップ3を樹脂フィルム2に確実に接着させる。その後、図示しない半導体チップ3の電極とリードフレーム1のリード13とを金、銅、アルミニウム等の金属ワイヤ5で接続する。金属ワイヤ5を半導体チップ3の電極あるいはリードフレーム1のリード13と確実に接着させるため、弾性率の高い樹脂フィルム2、絶縁性樹脂4等を選択するのが好ましい。上記のように完全に硬化したエポキシ系樹脂からなる絶縁性樹脂4は、弾性率が高く、金属ワイヤ5を半導体チップ3の電極あるいはリードフレーム1のリード13と確実に接着させることができる。
次に半導体チップ3等をエポキシ樹脂等からなる封止樹脂6で一括封止する。封止樹脂6は、半導体チップ3の段部12の下に入り込み、図3(c)に示すように隙間なく充填される(全体が封止体に相当する)。
その後、樹脂フィルム2を図3(d)に示すように下方向に引き、除去する。樹脂フィルム2の除去は、樹脂フィルム2とリードフレーム1等とを接着させる接着材に応じ、加熱処理やUV照射等を行い、接着力を低下させた後行う。ところで接着剤としてイミド系熱可塑性接着材を選択すると、弾性率の高いエポキシ系の絶縁性樹脂との接着性が強く、所望の処理を行い接着力を低下させたとしても強く半導体チップ3やリード13を引っ張ることになる。
ここで、リードフレーム1の各リード13は連結バー14に連結しており、引張応力がリード13に加わった場合でも封止樹脂6から剥離することはない。一方比較的大きな面積で樹脂フィルム2に接着している半導体チップ3に引張応力が加わった場合、本実施例の半導体チップ3は段部12を備え、この段部12の下側に封止樹脂6が入り込んだ形状となっているため、半導体チップ3に加わる引張応力が緩和され、封止樹脂6から半導体チップ3が剥離することはない。
樹脂フィルム2が除去された面には、リード13、連結部14の裏面側が露出する。また半導体チップ3の裏面は、凸部の表面の絶縁性樹脂4の表面のみが封止樹脂6から露出する構成となる。
以下、従来の製造方法同様、ダイシングソー7を用いて格子状に切断し、連結バー14を除去して個片化し、半導体装置を完成する。
次に本発明の第の実施例の半導体装置およびその製造方法について説明する。上記参考例同様、表面に所望の半導体素子を形成した半導体基板8を用意する。この半導体基板8の裏面は、例えばエポキシ系の絶縁性樹脂4でコーティングされている。この絶縁性樹脂4は、例えば100℃、30分程度の熱処理を加え、Bステージと呼ばれる完全に硬化していない状態で使用する。このような半硬化状態の樹脂は、後述する半導体チップ3を樹脂フィルム2へ接着する際、150℃程度に加熱して圧着させると半導体チップ3を樹脂フィルム2に接着させることができる。またその後さらに所定の加熱処理を行うことで完全に硬化させ、半導体チップ3の裏面を覆う絶縁膜を形成することができる。半導体基板8の裏面が上面となるようにその表面をダイシングテープ9に貼り付ける。その後、例えばダイシングラインのうち一方向に延出するダイシングラインに沿ってダイシングソー7aを走行させ、半導体基板8と絶縁性樹脂4の一部を切削除去する。このときダイシングソー7aの幅を例えば100μmとし、深さ25μm程度切削する。その結果、図1(a)に示す第1の凹部10が形成される。
その後、第1の凹部10の底部中央部を、ダイシングソー7aより狭い幅、例えば50μm程の幅のダイシングソー7bを用いて切削し、ダイシングテープ9に達する第2の凹部11を形成する(図1b)。このダイシングソー7bを用いてダイシングラインに沿って格子状に半導体基板8を切削することで、個々の半導体チップ3に個片化することができる。図1(c)は個片化した半導体チップ3で、表面を上に向けた斜視図となる。
図1(c)に示すように半導体チップ3は、対向する2面に第1の凹部および第2の凹部により形成された段部12が形成され、矩形の半導体チップ3の上面の各辺に直角に交わる断面のうち、一方の断面形状が裏面側に突出する凸部を備えた形状、即ちT字形となる。なお、第1の凹部10を形成する際、格子状にダイシングソー7aを走行させ、第1の凹部10を格子状に形成した後、ダイシングソー7bを格子状に走行させ個片化することもできる。この場合、半導体チップ3は、4面に第1の凹部と第2の凹部により形成された段部12が形成され、矩形の半導体チップ3の上面の各辺に直角に交わる断面のいずれの断面形状もT字形となる。
次にリードフレームを用意する。図4に本実施例で使用するリードフレームの平面図を示す。上記参考例と異なり、対向するリード13間に支持部16を備えた構成としている。この支持部16は、中央に貫通部15が形成され、さらに貫通部15側の厚さを薄くした段部17が形成されている。また支持部16は連結バー14に接続されている。この連結バー14は、支持部16の変形を抑制する。従って、支持部16の大きさによって、その配置や数を適宜設定するのが好ましい。
次に半導体チップ3と支持部16を備えたリードフレーム1とを用いて半導体装置を製造する場合について説明する。表面に接着材が形成された樹脂フィルム2を用意し、リードフレーム1を樹脂フィルム2上に接着する。図5(a)に示すように支持部16の裏面側が、樹脂フィルム2に接着している。
次に半導体チップ3を樹脂フィルム2上に接着する。このとき図5(b)に示すように、半導体チップ3の裏面側に突出する凸部を貫通部15に挿入し、半導体チップ3の段部12とリードフレーム1の段部17(当接部に相当)が対向するように配置し、半導体チップ3を絶縁性樹脂4を介して樹脂フィルム2に接着する。ここで、150℃程度に加熱して圧着させると半導体チップ3を樹脂フィルム2に接着させることができる。絶縁性樹脂4が半硬化状態である場合には、さらに所望の熱処理を行い完全に硬化させ、半導体チップ3を樹脂フィルム2に確実に接着させる。その後、半導体チップ3の図示しない電極とリードフレーム1のリード13とを金、銅、アルミニウム等の金属ワイヤ5で接続する。金属ワイヤ5を半導体チップ3の電極あるいはリードフレーム1のリード13と確実に接着させるため、弾性率の高い樹脂フィルム2、絶縁性樹脂4等を選択するのが好ましい。上記のように完全に硬化したエポキシ系樹脂からなる絶縁性樹脂4は、弾性率が高く、金属ワイヤ5を半導体チップ3の電極あるいはリードフレーム1のリード13と確実に接着させることができる。
次に半導体チップ3等をエポキシ樹脂等からなる封止樹脂6で一括封止する。封止樹脂6は、半導体チップ3の段部12の下に入り込み、図5(c)に示すように隙間なく充填される(全体が封止体に相当する)。
その後、樹脂フィルム2を図5(d)に示すように下方向に引き、除去する。樹脂フィルム2の除去は、樹脂フィルム2とリードフレーム1等とを接着させる接着材に応じ、加熱処理やUV照射等を行い、接着力を低下させた後行う。ところで接着剤としてイミド系熱可塑性接着材を選択すると、弾性率の高いエポキシ系の絶縁性樹脂との接着性が強く、所望の処理を行い接着力を低下させたとしても強く半導体チップ3やリード13を引っ張ることになる。
ここで、リードフレーム1の各リード13や支持部16は連結バー14に連結しており、引張応力がリード13や支持部16に加わった場合でも封止樹脂6から剥離することはない。一方比較的大きな面積で樹脂フィルム2に接着している半導体チップ3に引張応力が加わった場合も、本実施例の半導体チップ3は段部12を備え、この段部12とリードフレーム1の段部17が当接し、半導体チップ3に加わる引張応力が緩和され、封止樹脂6から半導体チップ3が剥離することはない。
樹脂フィルム2が除去された面には、リード13、連結バー14、支持部16の裏面側が露出する。また半導体チップ3の裏面は、凸部の表面の絶縁性樹脂4の表面のみが封止樹脂6から露出する構成となる。
以下、従来の製造方法同様、ダイシングソー7を用いて格子状に切断し、連結バー14を除去して個片化し、半導体装置を完成する。
次に本発明の第の実施例の半導体装置およびその製造方法について説明する。上記参考例および第の実施例では、樹脂フィルム2を剥離する工程(図3d、図5dに示す工程)において半導体チップ3の裏面にコーティングされた絶縁性樹脂4が剥離する場合がある。そこで、本実施例では絶縁性樹脂4の剥離を抑制することができる製造方法について説明する。
上記第の実施例同様、支持部16を備えたリードフレーム1と、段部17を備えた半導体チップ3を用意する。なお本実施例で使用する半導体チップ3は、必ずしも裏面を絶縁性樹脂4でコーティングしておく必要はない。
次に半導体チップ3と支持部16を備えたリードフレームとを用いて半導体装置を製造する。具体的には、表面に接着材が形成された樹脂フィルム2を用意し、リードフレーム1を樹脂フィルム2上に接着する。その後、本実施例では、貫通部15の一方の開口を塞ぐ樹脂フィルム2上に、絶縁性樹脂ペースト18(絶縁性樹脂材に相当)を塗布する(図6a)。絶縁性樹脂ペースト18の塗布量は、後述する半導体チップ3の凸部の表面を覆う程度に適宜設定する。
半導体チップ3を樹脂フィルム2上に接着する。このとき図6(b)に示すように、半導体チップ3の裏面側に突出する凸部を貫通部15に挿入し、半導体チップ3の段部12とリードフレーム1の段部17が対向するように配置し、半導体チップ3の凸部を絶縁性樹脂ペースト18に接触させる。その結果、絶縁性樹脂ペースト18が貫通部15内に拡がり、半導体チップ3、リードフレーム1の貫通部15および樹脂フィルム2で囲まれる空間内が絶縁性樹脂ペースト18で充填される。半導体チップ3の凸部の表面が連続した絶縁性樹脂ペースト18で覆われ、半導体チップ3とリードフレーム1の貫通部5との間の狭い領域に絶縁性樹脂ペースト18が入り込むことになる。絶縁性樹脂ペースト18は、所望の方法で硬化させる。その後、半導体チップ3の図示しない電極とリードフレーム1は、金、銅、アルミニウム等の金属ワイヤ5で接続される。
上記実施例同様、半導体チップ3等をエポキシ樹脂等からなる封止樹脂6で一括封止する。半導体チップ3の段部12の下に絶縁性樹脂ペースト18が入り込まない領域が残った場合は、この領域にも封止樹脂6が入り込み、図6(c)に示すように封止樹脂6で隙間なく封止される(全体が封止体に相当する)。
その後、樹脂フィルム2を図6(d)に示すように下方向に引き、除去する。樹脂フィルム2の除去は、樹脂フィルム2とリードフレーム1等とを接着させる接着材に応じ、加熱処理やUV照射等を行い、接着力を低下させた後行う。本実施例では上記第の実施例同様、リードフレーム1の各リード13や支持部16は連結バー14に連結しており、引張応力がリード13や支持部16に加わった場合でも封止樹脂6から剥離することはない。一方比較的大きな面積で樹脂フィルム2に接着している半導体チップ3に引張応力が加わった場合も、本実施例の半導体チップ3は段部12を備え、この段部12とリードフレーム1の段部17が当接し、半導体チップ3に加わる引張応力が緩和され、封止樹脂6から半導体チップ3が剥離することはない。
さらに本実施例では、絶縁性樹脂ペースト18を硬化して形成した絶縁性樹脂4が、半導体チップ3と支持部16との間の狭い隙間に入り込む構成となるため、半導体チップ3から絶縁性樹脂4が剥離することはない。
樹脂フィルム2が除去された面には、リード13、連結バー14、支持部16の裏面側が露出する。また半導体チップ3の裏面は、凸部の表面の絶縁性樹脂4の表面のみが封止樹脂6から露出する構成となる。
以下、従来の製造方法同様、ダイシングソー7を用いて格子状に切断し、連結バー14を除去して個片化し、半導体装置を完成する。
次に本発明の第の実施例について説明する。上記参考例、第1および第2の実施例では、樹脂フィルム2を剥離する工程(図3d、図5d、図6dに示す工程)においてリードフレーム1のリード13や支持部16は、連結バー14によって連結されているので、これらが封止樹脂6から剥離することはないと説明した。しかしながら、図7に示すリードフレーム1を用いることで、さらに効果的に封止樹脂6からリードフレーム1等が剥離することを防止することができる。
図7に、リードフレーム1の形状を除き、上記第の実施例と同一の工程を示す。図7(a)に示すように、本実施例に使用するリードフレーム1には、樹脂フィルム2に接着する面の一部を切り欠き第3の凹部19が形成されている点が上記実施例と相違している。図7(b)に示すように半導体チップ3を樹脂フィルム2に接着し、半導体チップ3の図示しない電極とリードフレーム1を金属ワイヤ5で接続させる。
上記実施例同様、半導体チップ3等をエポキシ樹脂等からなる封止樹脂6で一括封止する。第3の凹部19には、図7(c)に示すように封止樹脂6が充填される。
その後、樹脂フィルム2を図7(d)に示すように下向きに引き、除去する。本実施例では、上記実施例同様、リードフレーム1の各リード13や支持部16は連結バー14に連結しているばかりでなく、第3の凹部19に封止樹脂6が入り込んだ形状となっているため、リード3や支持部16に加わる引張応力が緩和され、封止樹脂6からリード13や支持部16が剥離することはない。
以下、従来の製造方法同様、ダイシングソー7を用いて格子状に切断し、連結バー14を除去して個片化し、半導体装置を完成する。
なお、図7には、上記第の実施例に適用した場合を記載しているが、上記参考例および第の実施例においてもリードフレーム1のリード13や支持部16に第3の凹部を付加することは可能である。
次に第の実施例について説明する。上記第乃至第の実施例では、半導体チップ3を樹脂フィルム2に接着する際、半導体チップ3の段部12とリードフレーム1の段部17が直接接触する例について説明した。ところで、封止樹脂6を形成した後樹脂フィルム2を除去する際、半導体チップ3に引張応力が加わると、半導体チップ3の段部12がリードフレーム1の段部17に強く押し付けられ、半導体チップ3にかけが発生してしまう可能性がある。そこで、図7(a)に示すようにリードフレーム1の支持部16の段部17表面に低応力樹脂ペースト20を塗布し、半導体チップ3の段部12とリードフレーム1の支持部16の段部17間に低応力樹脂層21を形成することも可能である。低応力樹脂ペーストは、所望の方法により硬化させればよい。
なお、図7には、上記第の実施例に適用した場合を記載しているが、上記第乃至第の実施例においても適用することは可能である。低応力樹脂ペースト20の追加を除き、製造工程は同一となるため、詳細な説明は省略する。
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば、上記説明では、半導体チップ3の裏面の絶縁性樹脂4が半導体装置の裏面から露出するように説明したが、絶縁性樹脂4は半導体装置として必ずしも必須な要件ではなく、樹脂フィルム2を除去する際、絶縁性樹脂4を同時に除去し、半導体チップ3の裏面を露出する構造とすることもできる。この場合、露出した半導体チップ3に放熱性の良い別の絶縁性樹脂を介して接熱板を接続する等の適用が可能となる。この別の絶縁性樹脂は、金属ワイヤ5を形成するために求められる要件を満たす必要はなく、放熱性の良い樹脂から選択できるという効果も得られる。また、半導体チップ3の断面形状はT字形状に限るものでもない。
1: リードフレーム、2:樹脂フィルム、3:半導体チップ、4:絶縁性樹脂、5:金属ワイヤ、6:封止樹脂、7、7a、7b:ダイシングソー、8:半導体基板、9:ダイシングテープ、10:第1の凹部、11:第2の凹部、12:段部、13:リード、14:連結バー、15:貫通部、16:支持部、17:段部、18:絶縁性樹脂ペースト、19:第3の凹部、20:低応力樹脂ペースト、21:低応力樹脂層

Claims (4)

  1. 半導体チップが樹脂封止された半導体装置において、
    前記半導体チップは、裏面側に突出する凸部を備え、支持部上に配置され、
    該支持部は、前記半導体チップの前記凸部が挿入される貫通部と、前記半導体チップの一部に当接する当接部とを備え
    前記凸部の表面に備える絶縁性樹脂の表面と、前記支持部の一部が前記半導体装置の裏面から露出するように樹脂封止されていることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、
    前記絶縁性樹脂は、前記貫通部の側壁と前記凸部との間に充填されていることを特徴とする半導体装置。
  3. 半導体チップを樹脂封止する半導体装置の製造方法において、
    裏面側に突出する凸部を備えた半導体チップを用意する工程と、
    前記半導体チップの前記凸部が挿入される貫通部と前記半導体チップの一部が当接する当接部とを有する支持部を備え、前記半導体チップと接続可能なリードフレームを用意する工程と、
    樹脂フィルム上に、前記リードフレームと、前記貫通部に前記凸部を挿入し一部を前記当接部に当接した状態の前記半導体チップの前記凸部とを接着し、前記半導体チップと前記リードフレームとの接続を形成する工程と、
    前記凸部と前記支持部とを前記樹脂フィルムに接着した状態で前記半導体チップと前記支持部を樹脂封止する工程と、
    樹脂封止された封止体から前記樹脂フィルムを除去する工程と、
    前記封止体を個片化する工程と、を含むことを特徴とする半導体装置の製造方法。
  4. 請求項3記載の半導体装置の製造方法において、
    前記樹脂フィルム上に、前記リードフレームと、前記貫通部に前記凸部を挿入し一部を前記当接部に当接した状態の前記半導体チップの前記凸部とを接着する際、前記貫通部内に露出する前記樹脂フィルム上に絶縁性樹脂材を塗布し、前記貫通部に前記凸部を挿入することで前記貫通部の側壁と前記凸部との間に前記絶縁性樹脂材を充填させ、該絶縁性樹脂材により前記凸部表面を被覆する工程を含むことを特徴とする半導体装置の製造方法。
JP2019013870A 2019-01-30 2019-01-30 半導体装置およびその製造方法 Active JP7243016B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019013870A JP7243016B2 (ja) 2019-01-30 2019-01-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019013870A JP7243016B2 (ja) 2019-01-30 2019-01-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020123641A JP2020123641A (ja) 2020-08-13
JP7243016B2 true JP7243016B2 (ja) 2023-03-22

Family

ID=71992993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019013870A Active JP7243016B2 (ja) 2019-01-30 2019-01-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP7243016B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134663A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002134439A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
JP2004303992A (ja) 2003-03-31 2004-10-28 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2005294443A (ja) 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2008211041A (ja) 2007-02-27 2008-09-11 Rohm Co Ltd 半導体装置、リードフレームおよび半導体装置の製造方法
JP2012054582A (ja) 2006-06-23 2012-03-15 Hitachi Chem Co Ltd 接着フィルム
JP2013235999A (ja) 2012-05-10 2013-11-21 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574932A (ja) * 1991-09-17 1993-03-26 Fujitsu Ltd 半導体ウエハのダイシング方法
JPH08340074A (ja) * 1995-04-14 1996-12-24 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134663A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002134439A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
JP2004303992A (ja) 2003-03-31 2004-10-28 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2005294443A (ja) 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2012054582A (ja) 2006-06-23 2012-03-15 Hitachi Chem Co Ltd 接着フィルム
JP2008211041A (ja) 2007-02-27 2008-09-11 Rohm Co Ltd 半導体装置、リードフレームおよび半導体装置の製造方法
JP2013235999A (ja) 2012-05-10 2013-11-21 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP2020123641A (ja) 2020-08-13

Similar Documents

Publication Publication Date Title
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
US7671451B2 (en) Semiconductor package having double layer leadframe
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7419855B1 (en) Apparatus and method for miniature semiconductor packages
JP2003023134A (ja) 半導体装置およびその製造方法
JP2002261228A (ja) リードフレーム
JP4525277B2 (ja) 半導体装置
US8643158B2 (en) Semiconductor package and lead frame therefor
US6869824B2 (en) Fabrication method of window-type ball grid array semiconductor package
US7642638B2 (en) Inverted lead frame in substrate
JP2002110718A (ja) 半導体装置の製造方法
US20040155361A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JP7243016B2 (ja) 半導体装置およびその製造方法
US9418920B2 (en) Integrated circuit (IC) package with thick die pad functioning as a heat sink
TWI692042B (zh) 半導體封裝結構及其製作方法
JP5058144B2 (ja) 半導体素子の樹脂封止方法
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
JP2005327967A (ja) 半導体装置
JP3938525B2 (ja) 半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
TWI236718B (en) Chip packaging method without lead frame
US20090224412A1 (en) Non-planar substrate strip and semiconductor packaging method utilizing the substrate strip
KR19980034119A (ko) 반도체 칩 적층형 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230217

R150 Certificate of patent or registration of utility model

Ref document number: 7243016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150