JP5058144B2 - 半導体素子の樹脂封止方法 - Google Patents

半導体素子の樹脂封止方法 Download PDF

Info

Publication number
JP5058144B2
JP5058144B2 JP2008328904A JP2008328904A JP5058144B2 JP 5058144 B2 JP5058144 B2 JP 5058144B2 JP 2008328904 A JP2008328904 A JP 2008328904A JP 2008328904 A JP2008328904 A JP 2008328904A JP 5058144 B2 JP5058144 B2 JP 5058144B2
Authority
JP
Japan
Prior art keywords
semiconductor element
support
resin
dummy
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008328904A
Other languages
English (en)
Other versions
JP2010153521A5 (ja
JP2010153521A (ja
Inventor
晃明 千野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008328904A priority Critical patent/JP5058144B2/ja
Priority to US12/644,477 priority patent/US7985629B2/en
Publication of JP2010153521A publication Critical patent/JP2010153521A/ja
Publication of JP2010153521A5 publication Critical patent/JP2010153521A5/ja
Application granted granted Critical
Publication of JP5058144B2 publication Critical patent/JP5058144B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体素子の樹脂封止方法に関し、更に詳細には支持板の所定位置に配設した半導体素子を樹脂封止する際に、樹脂封止時での半導体素子の位置ずれを防止することが可能な半導体素子の樹脂封止方法に関する。
複数の半導体素子の一面側に形成された電極端子を支持体上に塗布されている接着膜に向けた状態で位置決めして配設した後、半導体素子の他面側を封止樹脂により一括樹脂封止する方法として、いわゆるウェハレベルモールド方法が知られている。このようなウェハレベルモールド方法には封止樹脂を支持体上に位置決めして配設された半導体素子の側面側から圧入して半導体素子を封止樹脂により封止するトランスファモールド方法と、支持体上に位置決めして配設された半導体素子の上面から封止樹脂を供給し、封止樹脂と半導体素子とを上下方向に圧縮することで半導体素子を封止樹脂により封止するコンプレッション成形方法とが広く知られている。
このような半導体素子のウェハレベルモールドを行っている先行技術としては、例えば、特許文献1に記載されているような方法がある。
特許文献1においては、金属基板からなる支持基板上にエポキシ系の接着剤層を塗布し、未硬化の状態の接着剤層に半導体素子の外部電極端子を接着剤層側にした状態で位置決めして配設した後、支持体に配設された半導体素子を絶縁樹脂により封止し、支持基板を絶縁樹脂から剥離させた後、接着剤層を除去して外部電極端子を露出させてから配線回路や外部接続バンプを接続させる方法が開示されている。
特開平4−283987号公報(段落0033〜0040および、図7参照)
特許文献1にも開示されているように、樹脂封止された半導体素子の外部電極端子には、配線回路が形成されることになるから、半導体素子の外部電極端子と接着剤層との剥離が容易になるように、接着剤層はさほど強い接着力を有していないことが多い。近年では、一枚の支持基板が大きく形成され、支持基板に搭載される半導体素子の数が増えており、コンプレッション成形方法であってもトランスファ成形方法であっても、半導体素子の樹脂封止時において、樹脂の流れによって半導体素子が位置ずれしてしまうという課題が明らかになった。このような半導体素子の位置ずれは、樹脂封止後における微細配線の形成ができず、支持基板上の半導体素子の大部分若しくはそのすべてが不良になってしまい、歩留まりが低下し、不経済である。
そこで、本発明が解決すべき課題は、支持板の所定位置に配設された半導体素子を樹脂封止する際に、支持板上の半導体素子が封止用樹脂の流動力により当初の接着位置から位置ずれを起こすことがなく、半導体素子を精密な位置で樹脂封止するための半導体素子の樹脂封止方法を提供することにある。
本発明者は、前記課題を解決するには、支持基板上の接着剤層への半導体素子を固定する際に、接着剤層の接着力に加え、機械的な固定手段を採用することが有効であると考え検討した結果、本発明に到達した。
すなわち、本発明は、半導体素子に形成したダミーバンプを、支持体の表面に設けられた接着剤層の所定位置に形成された凹部に挿入し、前記半導体素子を前記支持体上に位置決めした状態で接着する工程と、前記支持体および前記支持体に接着された半導体素子をセットした樹脂封止用金型内に供給された溶融樹脂の流動による前記半導体素子の位置ずれを前記ダミーバンプにより阻止しつつ、前記支持体上で前記半導体素子を樹脂封止する工程と、前記樹脂封止した半導体素子から前記支持体、前記接着剤層および前記ダミーバンプをそれぞれ除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法にある。
また、前記ダミーバンプをエッチングによって除去する際に、同時に除去されることのない材料によって形成されたダミーパッド上に前記ダミーバンプを形成することを特徴とする。これにより、ダミーバンプを除去する際に半導体素子が損傷することを防ぐことができる。
また、前記凹部に挿入している前記ダミーバンプを前記支持体と同時に除去することを特徴とする。これにより半導体素子の樹脂封止工程を簡略化することができ、効率的な処理が可能になる。
さらに、前記ダミーバンプおよび前記支持体を同一材料により形成することが好ましい。これによりダミーバンプと支持体を一括除去することができる。
また、他の発明としては、支持体の表面に設けられた接着剤層に凹部を形成し、前記凹部にペーストを充てんする工程と、前記凹部に充てんしたペーストに当接させるように位置合わせした半導体素子を前記接着剤層に接着し、かつ、前記半導体素子と一体化させるべく前記ペーストを硬化させて硬化体とする工程と、前記支持体および前記支持体に接着された前記半導体素子をセットした樹脂封止用金型内に供給された溶融樹脂の流動による前記半導体素子の位置ずれを、前記硬化体により阻止しつつ、前記半導体素子を樹脂封止する工程と、前記樹脂封止した半導体素子から前記支持体、前記接着剤層および前記硬化体を除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法がある。
また、前記硬化体をエッチングによって除去する際に同時に除去されることのない材料によって形成されたダミーパッドの表面に前記硬化体を形成するペーストを当接させることを特徴とする。これにより、硬化体を除去する際にエッチング液を用いても半導体素子が損傷することを防ぐことができる。
また、前記凹部に設けられた硬化体を前記支持体と同時に除去することを特徴とする。これにより半導体素子の樹脂封止工程を簡略化することができ、効率的な処理が可能になる。
さらに、前記硬化体および前記支持体は同一材料により形成されていることが好ましい。これにより硬化体と支持体を一括で除去することができる。
本発明を採用することにより、支持体上に塗布された接着剤層と半導体素子との位置決め状態がダミーバンプや硬化体(硬化したペースト)によって確実に接着剤層に固定することができるため、樹脂封止用金型内に供給される溶融樹脂を高圧でプレス(または圧送)したとしても、溶融樹脂の流動力に抵抗して半導体素子と接着剤層との位置決め状態を確実に維持することができる。これにより、半導体素子を適切に樹脂封止することができる。さらには、樹脂封止後における半導体素子の全数に対して正確に微細配線回路を形成することが可能になり、歩留まりが向上し、効率的に半導体パッケージや半導体製品を製造することが可能になる。
(第1実施形態)
第1実施形態にかかる半導体素子の樹脂封止方法について説明する。図1は、第1実施形態にかかる半導体素子の構成を示す正面図および底面図である。
まず、半導体素子10に対する処理方法(加工方法)について説明する。半導体素子10は、図1に示すように、半導体素子10の電極端子12が形成されている面の外周縁位置にダミーバンプ22が形成されている。本実施形態における電極端子12は、半導体素子10の底面側から突出する形状に形成されている。ダミーバンプ22は、半導体素子10の樹脂封止後にエッチングにより除去するため、エッチングによる半導体素子10の損傷を防ぐため、半導体素子10の電極端子12の形成面側に設けられたダミーパッド20に積層させた状態で取り付けられている。本実施形態では、ダミーパッド20として金膜を用い、ダミーバンプ22として銅バンプを用いた。ダミーパッド20およびダミーバンプ22は、平面形状が矩形に形成された半導体素子10のすべてのコーナー部に設けられているが、半導体素子10に対して少なくとも2箇所に配設しておけばよい。この場合、半導体素子10のコーナー部を結ぶ対角線上の2箇所に配設しておくことが好ましい。また、ダミーパッド20は電極端子12の突出高さと同じ厚さ寸法に形成されていて、ダミーパッド20とダミーバンプ22の高さ寸法の合計は、接着剤層40の層厚寸法に等しく形成されている。なお、図1においては個片化された半導体素子10が示されているが、ダミーパッド20やダミーバンプ22を形成する際は個片化される前にフォトリソグラフィー法やめっき処理等を用いることによりダミーパッド20およびダミーバンプ22を一括形成することができる。
以上のようにして電極端子12の形成面側にダミーバンプ22が形成された半導体素子10は、支持体30に塗布された接着層である接着剤層40に位置決めして接着される。以下に支持体30および接着剤層40について説明する。図2は、支持体に接着剤層が形成された状態を示す平面図およびA−A線における断面図である。図3は、接着剤層が形成された後に半導体素子が配設された状態を示す平面図およびA−A線における断面図である。図2内の破線は、半導体素子10の配設位置を示すものである。図4は、半導体素子をコンプレッション金型により樹脂封止している状態を示す図3のB−B線位置における断面図である。
最初に、図2の平面図に示すように、金属板により薄肉円板状に形成された支持体30の上面側に接着剤層40を塗布する。ここでは支持体30に薄銅板を、接着剤層40にエポキシ系接着剤を用いた。本実施形態における接着剤層の層厚寸法は30μmとした。支持体30に接着剤層40を形成した後、図2の断面図に示すように、接着剤層40に凹部42を形成する。凹部42を形成する際は、レーザー光照射加工法を用いることができる。また、接着剤層40が感光性である場合には、フォトリソグラフィー法によっても形成することができる。凹部42は半導体素子10に形成したダミーバンプ22の位置にそれぞれ対応する位置に形成される。本実施形態における凹部42は接着剤層40を厚さ方向に貫通し、凹部42の底面で支持体30の表面が露出している。
接着剤層40に凹部42が形成された後、図3に示すように半導体素子10が配設される。半導体素子10は、電極端子12の形成面に形成されたダミーバンプ22を接着層40に形成された凹部42に位置合わせし、ダミーバンプ22およびダミーパッド20を凹部42に嵌合させるようにして配設される。ダミーバンプ22およびダミーパッド20の合計高さ寸法は、凹部42の深さ寸法と等しく形成されているから、半導体素子10を接着剤層40に押圧させることで、半導体素子10の電極端子12の形成面が接着剤層40の表面に密着させた状態で配設することができる。半導体素子10の底面には電極端子12が突出しているが、電極端子12の突出高さはきわめてわずかであるため、接着剤層40に半導体素子10を押圧すれば接着剤層40が電極端子12面に追従し、半導体素子10の底面と接着剤層40とを密着させることが可能である。このようにして支持体30に塗布した接着剤層40に半導体素子10が位置決めされた状態で接着され、かつ、ダミーバンプ22と凹部42によって嵌合し、半導体素子10と支持体30とを一体化することができる。一体化された半導体素子10と支持体30は、図4(A)に示すように樹脂成形用金型の下型80にセットされ、半導体素子10の上面に封止樹脂である封止樹脂50が供給される。図4(A)では封止樹脂50として液状樹脂が示されているが、顆粒状のものであってもよいのはもちろんである。所定量の封止樹脂50が供給された後、図4(B)に示すように樹脂成形用金型の上型90を用いて下型80と上型90と共に封止樹脂50を加熱および加圧する(コンプレッション成形する)ことで封止樹脂50が硬化し半導体素子10の上面側が封止樹脂50により樹脂封止される。
半導体素子10を樹脂封止した後、樹脂封止された半導体素子10を支持体30と共に下型80から取り出した後(図4(C))、支持体30の除去を行う。支持体30の除去方法は、エッチングにより除去することができる。本実施形態においては、支持体30およびダミーバンプ22がそれぞれ銅により形成されているので、銅をエッチングするエッチャント(エッチング液)を用いることにより、支持板30とダミーバンプ22のみを選択的にエッチングすることができる。このようにして支持体30およびダミーバンプ22が除去された状態の断面図を図5(A)に示す。図5は、図4(C)内の矢印Zの範囲における拡大図である。支持体30が除去されると、半導体素子10の電極端子12の形成面には接着剤層40とダミーパッド20が露出した状態になる。
次に接着剤層40をエッチングやレーザーの照射により除去して図5(B)に示す半導体パッケージ60を得ることができる。
本実施形態にかかる半導体素子の樹脂成形方法によれば、半導体素子の一面側に形成された突起物であるダミーパッド20とダミーバンプ22とが、支持体30の表面に形成された接着剤層40の凹部42に嵌合し、ストッパとして作用することになる。これにより、半導体素子10の他面側を加圧しながら樹脂封止する際に、封止用樹脂の流動力による半導体素子10の位置決め状態が崩れてしまうことがなく、当初の配設位置を維持した状態で樹脂封止をすることができる。したがって、半導体素子10の樹脂封止後において再配線する工程において、半導体パッケージ60内における半導体素子10の位置ずれの心配がなく、所要の位置に所定の配線回路(再配線)が形成された半導体パッケージ60の製造歩留まりを向上させることができ、効率的な半導体パッケージ60の製造が可能になるといった利点がある。このようにして形成した半導体パッケージ60を個片化した後、外部接続用バンプ(図示せず)を接続して半導体装置を得ることもできる。また、半導体パッケージ60を高さ方向にスタック(積層)させてもよい。
なお、本実施形態においては、ダミーバンプ22として銅バンプを用いているが、半導体素子10の樹脂封止時における溶融状態の封止樹脂の流動力に抗する強度を有していれば、金属製に限定されず、合成樹脂などの他の材料より形成されていてもよいのはもちろんである。
(第2実施形態)
本実施形態においては、支持体30の表面に形成した接着剤層40にペーストを充てんし、充てんしたペーストを硬化させた硬化体を形成することにより第1実施形態と同様の作用効果を得ることができる半導体素子10の樹脂封止方法について説明する。図6は、本実施形態における半導体素子の正面図および底面図である。図7は、支持体に接着剤層が形成された状態を示す平面図およびA−A線における断面図である。図8は、半導体素子をコンプレッション金型により樹脂封止している状態を示す図7のA−A線における断面図である。
本実施形態にかかる半導体素子10は、第1実施形態と同様に電極端子12の形成面に金めっき等によるダミーパッド20が形成される。このダミーパッド20は第1実施形態におけるダミーパッド20と同様にして形成することができる。本実施形態においては、図6に示すように半導体素子10の電極端子12の形成面における2箇所のコーナー部分にダミーパッド20を形成した。
次に、図7の平面図に示すように第1実施形態と同様にして薄銅板からなる支持体30に接着剤層40を塗布し、レーザー光照射加工やフォトリソグラフィー法により所定の位置に凹部42を形成する。凹部42の位置は半導体素子10に形成したダミーパッド20の位置に対応しているのはもちろんである。この凹部42には銅ペースト44が充てんされる。本実施形態においては、銅ペースト44を凹部42に密に充てんする(銅ペースト44を凹部42の上面開口部の高さ位置まで充てんする)のではなく、図7に示すように凹部42に進入するダミーパッド20の体積を控除した体積分の銅ペースト44を充てんしている。これによりダミーパッド20が凹部42に進入した際に、銅ペースト44が溢れ出すことがなく、銅ペースト44およびダミーパッド20によって凹部42内空間を過不足なく充てんすることができる。
このようにして銅ペースト44が充てんされた凹部42に半導体素子10のダミーパッド20を銅ペースト44の位置に位置合わせして進入させて、図8(A)に示すように半導体素子10のダミーパッド20を銅ペースト44に接触させる。接着剤層40に半導体素子10を接着させた後で銅ペースト44を加熱して硬化体である銅バンプ45を形成する。銅バンプ45は銅ペースト44の時点でダミーパッド20と密着していたので、銅バンプ45とダミーパッド20は確実に一体化して、半導体素子10を接着剤層40の所定位置に強固に固定させることになる。
接着剤層40と半導体素子10との固定ができたら、第1実施形態と同様に(図4参照)半導体素子10と支持体30(接着剤層40等を含む)を、樹脂成形金型の下型80にセットし、半導体素子10の上面に封止樹脂50を供給し、樹脂成形金型の上型90を下型80に当接させて下型80と上型90により封止樹脂50を加熱および加圧して封止樹脂50をキャビティ内に満遍なく広げて、熱硬化させることで、図8(B)に示すように半導体素子10が樹脂封止される。本実施形態では、銅バンプ45が接着剤層40の凹部42に嵌合状態になっていることにより、半導体素子10の樹脂封止時における封止樹脂50の流動力に抗することができ、半導体素子10を当初の接着位置を維持させた状態で樹脂封止することができる。
半導体素子10の樹脂封止が完了した後、図8(C)に示すように、支持体30を除去する。支持体30を第1実施形態と同様に銅のエッチャントを用いることで、支持体30と銅バンプ45の除去を一回で行うことができる。この後は第1実施形態と同様の処理を行うことにより、図8(D)に示す半導体パッケージ60を得ることができる。
以上に示した実施形態に基づいて本願発明を詳細に説明してきたが、本願発明は以上の実施形態に限定されるものではない。例えば、以上の実施形態においては、ダミーバンプ22や接着材層40の凹部42に充てんするペースト材として銅を用いているが、ダミーバンプ22および凹部42に充てんするペースト材は銅に限定されるものではない。要は、半導体素子10の電極端子12の形成面に設けたダミーパッド20との付着力を、半導体素子10の樹脂封止時における封止樹脂50のフローによる平面方向に作用する力より上回らせることができ、かつ、選択的に除去可能な硬化体を得ることができれば、銅以外の材料(例えば、合成樹脂や銅以外の金属材料)を用いることももちろん可能である。
また、以上の実施形態においては、半導体素子10に形成するダミーパッド20を、半導体素子10の平面領域のコーナー部分に形成した形態について説明しているが、この形態に限定されるものではない。要は、ダミーパッド20および凹部42は、半導体素子10の樹脂封止時において、接着剤層40に接着されている半導体素子10の位置決め状態を維持することができればよく、半導体素子10の平面領域内であれば特に限定されるものではない。また、ダミーパッド20、ダミーバンプ22、凹部42の平面形状は円形状に形成した形態について説明しているが、L字型や十文字型等のように、縦横のそれぞれの方向(いわゆるX軸方向およびY軸方向)に突出部を有する形状に形成してもよい(図9参照)。このような形状を採用することにより、ダミーバンプ22の配設数を削減させることができる。
特に、図9(B)に示すようなダミーパッド20、ダミーバンプ22、凹部42の平面形状を採用すれば、半導体素子10に形成するダミーパッド20およびダミーバンプ22と、接着剤層40に形成する凹部42の配設数を、半導体素子10一個につき一箇所にすることができる点において、きわめて好都合である。
図9に示す形状のダミーパッド20、ダミーバンプ22、凹部42は、フォトリソグラフィー法によれば容易に形成することができる。
また、図10(A)に示すように半導体素子10の厚さ内に電極端子12およびダミーパッド20を収めるようにして形成した半導体素子10を用いることもできる。図10(A)に示す半導体素子10においても、上記実施形態のいずれかを適用することにより、図10(B)に示す半導体パッケージ60を得ることができる。図10(B)に示す半導体パッケージ60は電極端子12の形成面(半導体素子10の底面)を平坦にすることができ、半導体パッケージ60およびこれを用いた半導体装置の薄型化にも好都合である。
また、ダミーパッド20およびダミーバンプ22は、個片化状態の半導体素子10にあらかじめ形成しておくことも可能ではある。ダミーパッド20およびダミーバンプ22があらかじめ形成された半導体素子10は、図示しない治具に収容した状態で支持体30に積層させた接着剤層40の凹部42に転着させれば、以降の処理は第1実施形態と同様にして行うことができる。そして、ダミーバンプ22および銅バンプ45(硬化体)は、半導体素子10の能動面に設けられた信号用パッドの上に形成するようにしてもよい。
さらには、半導体素子10の樹脂封止時に用いる成形金型は、コンプレッション成形金型を用いた実施形態について説明しているが、この実施形態に限定されるものではなく、トランスファ成形金型によって半導体素子10を樹脂封止する際においても本願発明を適用することができる。
第1実施形態にかかる半導体素子の構成を示す正面図および底面図である。 支持体に接着剤層が形成された状態を示す平面図およびA−A線における断面図である。 接着剤層が形成された後に半導体素子が配設された状態を示す平面図およびA−A線における断面図である。 半導体素子をコンプレッション金型により樹脂封止している状態を示す図3のB−B線位置における断面図である。 図4(C)内の矢印Zの範囲における拡大図である。 第2実施形態における半導体素子の加工状態を示す正面図および底面図である。 支持体に接着剤層が形成された状態を示す平面図およびA−A線における断面図である。 半導体素子をコンプレッション金型により樹脂封止している状態を示す図7のA−A線における断面図である。 ダミーパッド、ダミーバンプの他の実施形態の一例を示す半導体素子の正面図および底面図である。 半導体素子および半導体パッケージの他の実施形態の一例を示す断面図である。
符号の説明
10 半導体素子
12 電極端子
20 ダミーパッド
22 ダミーバンプ
30 支持体
40 接着剤層
42 凹部
44 銅ペースト
45 銅バンプ
50 封止樹脂
60 半導体パッケージ
80 下型
90 上型

Claims (8)

  1. 半導体素子に形成したダミーバンプを、支持体の表面に設けられた接着剤層の所定位置に形成された凹部に挿入し、前記半導体素子を前記支持体上に位置決めした状態で接着する工程と、
    前記支持体および前記支持体に接着された半導体素子をセットした樹脂封止用金型内に供給された溶融樹脂の流動による前記半導体素子の位置ずれを前記ダミーバンプにより阻止しつつ、前記支持体上で前記半導体素子を樹脂封止する工程と、
    前記樹脂封止した半導体素子から前記支持体、前記接着剤層および前記ダミーバンプをそれぞれ除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法。
  2. 前記ダミーバンプをエッチングによって除去する際に、同時に除去されることのない材料によって形成されたダミーパッド上に前記ダミーバンプを形成することを特徴とする請求項1記載の半導体素子の樹脂封止方法。
  3. 前記凹部に挿入している前記ダミーバンプを前記支持体と同時に除去することを特徴とする請求項1または2記載の半導体素子の樹脂封止方法。
  4. 前記ダミーバンプおよび前記支持体を同一材料により形成することを特徴とする請求項1〜3のうちのいずれか一項に記載の半導体素子の樹脂封止方法。
  5. 支持体の表面に設けられた接着剤層に凹部を形成し、前記凹部にペーストを充てんする工程と、
    前記凹部に充てんしたペーストに当接させるように位置合わせした半導体素子を前記接着剤層に接着し、かつ、前記半導体素子と一体化させるべく前記ペーストを硬化させて硬化体とする工程と、
    前記支持体および前記支持体に接着された前記半導体素子をセットした樹脂封止用金型内に供給された溶融樹脂の流動による前記半導体素子の位置ずれを、前記硬化体により阻止しつつ、前記半導体素子を樹脂封止する工程と、
    前記樹脂封止した半導体素子から前記支持体、前記接着剤層および前記硬化体を除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法。
  6. 前記硬化体をエッチングによって除去する際に同時に除去されることのない材料によって形成されたダミーパッドの表面に前記硬化体を形成するペーストを当接させることを特徴とする請求項5記載の半導体素子の樹脂封止方法。
  7. 前記凹部に設けられた硬化体を前記支持体と同時に除去することを特徴とする請求項5または6記載の半導体素子の樹脂封止方法。
  8. 前記硬化体および前記支持体は同一材料により形成されていることを特徴とする請求項5〜7のうちのいずれか一項に記載の半導体素子の樹脂封止方法。
JP2008328904A 2008-12-25 2008-12-25 半導体素子の樹脂封止方法 Expired - Fee Related JP5058144B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008328904A JP5058144B2 (ja) 2008-12-25 2008-12-25 半導体素子の樹脂封止方法
US12/644,477 US7985629B2 (en) 2008-12-25 2009-12-22 Resin sealing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008328904A JP5058144B2 (ja) 2008-12-25 2008-12-25 半導体素子の樹脂封止方法

Publications (3)

Publication Number Publication Date
JP2010153521A JP2010153521A (ja) 2010-07-08
JP2010153521A5 JP2010153521A5 (ja) 2011-11-10
JP5058144B2 true JP5058144B2 (ja) 2012-10-24

Family

ID=42285444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008328904A Expired - Fee Related JP5058144B2 (ja) 2008-12-25 2008-12-25 半導体素子の樹脂封止方法

Country Status (2)

Country Link
US (1) US7985629B2 (ja)
JP (1) JP5058144B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201906443UA (en) * 2017-01-20 2019-08-27 Mitsui Chemicals Tohcello Inc Adhesive film and method for manufacturing electronic apparatus
CN109659267B (zh) * 2018-12-21 2021-04-23 中芯集成电路(宁波)有限公司 半导体器件制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094481B2 (ja) * 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
KR100437437B1 (ko) * 1994-03-18 2004-06-25 히다치 가세고교 가부시끼가이샤 반도체 패키지의 제조법 및 반도체 패키지
JP4283987B2 (ja) 2000-11-20 2009-06-24 富士フイルム株式会社 感光性熱硬化性樹脂組成物、それを用いた感光性熱硬化性樹脂層転写材料及び画像形成方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JPWO2004070826A1 (ja) * 2003-02-06 2006-06-01 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4477966B2 (ja) * 2004-08-03 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法

Also Published As

Publication number Publication date
JP2010153521A (ja) 2010-07-08
US7985629B2 (en) 2011-07-26
US20100167469A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
TWI495021B (zh) 半導體封裝結構的製造方法
JP2010165940A5 (ja)
KR100818423B1 (ko) 반도체 장치 및 그 제조 방법
KR101185479B1 (ko) 반도체 장치 및 그 제조 방법
JP2010165940A (ja) 半導体素子の樹脂封止方法
TWI611535B (zh) 半導體裝置
US20060172464A1 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
US11049845B2 (en) Semiconductor device having wires connecting connection pads
US8274153B2 (en) Electronic component built-in wiring substrate
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP2001053094A (ja) 樹脂封止方法及び装置
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US8617923B2 (en) Semiconductor device manufacturing apparatus and method for manufacturing semiconductor device
JP2002110718A (ja) 半導体装置の製造方法
US8648455B2 (en) Semiconductor device and method of manufacturing the same
JP5058144B2 (ja) 半導体素子の樹脂封止方法
US20100219522A1 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
KR20140058698A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN108281398B (zh) 半导体封装件及其制造方法
JP2012015446A (ja) 半導体装置の製造方法
TWM610828U (zh) 半導體元件封裝結構
TW200412659A (en) Semiconductor package with heat dissipating structure
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5058144

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees