JP5058144B2 - 半導体素子の樹脂封止方法 - Google Patents
半導体素子の樹脂封止方法 Download PDFInfo
- Publication number
- JP5058144B2 JP5058144B2 JP2008328904A JP2008328904A JP5058144B2 JP 5058144 B2 JP5058144 B2 JP 5058144B2 JP 2008328904 A JP2008328904 A JP 2008328904A JP 2008328904 A JP2008328904 A JP 2008328904A JP 5058144 B2 JP5058144 B2 JP 5058144B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- support
- resin
- dummy
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 162
- 229920005989 resin Polymers 0.000 title claims description 71
- 239000011347 resin Substances 0.000 title claims description 71
- 238000007789 sealing Methods 0.000 title claims description 60
- 238000000034 method Methods 0.000 title claims description 32
- 239000012790 adhesive layer Substances 0.000 claims description 56
- 239000000463 material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 30
- 229910052802 copper Inorganic materials 0.000 description 30
- 239000010949 copper Substances 0.000 description 30
- 238000000465 moulding Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 238000000748 compression moulding Methods 0.000 description 4
- 239000012530 fluid Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000003672 processing method Methods 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
特許文献1においては、金属基板からなる支持基板上にエポキシ系の接着剤層を塗布し、未硬化の状態の接着剤層に半導体素子の外部電極端子を接着剤層側にした状態で位置決めして配設した後、支持体に配設された半導体素子を絶縁樹脂により封止し、支持基板を絶縁樹脂から剥離させた後、接着剤層を除去して外部電極端子を露出させてから配線回路や外部接続バンプを接続させる方法が開示されている。
そこで、本発明が解決すべき課題は、支持板の所定位置に配設された半導体素子を樹脂封止する際に、支持板上の半導体素子が封止用樹脂の流動力により当初の接着位置から位置ずれを起こすことがなく、半導体素子を精密な位置で樹脂封止するための半導体素子の樹脂封止方法を提供することにある。
すなわち、本発明は、半導体素子に形成したダミーバンプを、支持体の表面に設けられた接着剤層の所定位置に形成された凹部に挿入し、前記半導体素子を前記支持体上に位置決めした状態で接着する工程と、前記支持体および前記支持体に接着された半導体素子をセットした樹脂封止用金型内に供給された溶融樹脂の流動による前記半導体素子の位置ずれを前記ダミーバンプにより阻止しつつ、前記支持体上で前記半導体素子を樹脂封止する工程と、前記樹脂封止した半導体素子から前記支持体、前記接着剤層および前記ダミーバンプをそれぞれ除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法にある。
さらに、前記ダミーバンプおよび前記支持体を同一材料により形成することが好ましい。これによりダミーバンプと支持体を一括除去することができる。
さらに、前記硬化体および前記支持体は同一材料により形成されていることが好ましい。これにより硬化体と支持体を一括で除去することができる。
第1実施形態にかかる半導体素子の樹脂封止方法について説明する。図1は、第1実施形態にかかる半導体素子の構成を示す正面図および底面図である。
まず、半導体素子10に対する処理方法(加工方法)について説明する。半導体素子10は、図1に示すように、半導体素子10の電極端子12が形成されている面の外周縁位置にダミーバンプ22が形成されている。本実施形態における電極端子12は、半導体素子10の底面側から突出する形状に形成されている。ダミーバンプ22は、半導体素子10の樹脂封止後にエッチングにより除去するため、エッチングによる半導体素子10の損傷を防ぐため、半導体素子10の電極端子12の形成面側に設けられたダミーパッド20に積層させた状態で取り付けられている。本実施形態では、ダミーパッド20として金膜を用い、ダミーバンプ22として銅バンプを用いた。ダミーパッド20およびダミーバンプ22は、平面形状が矩形に形成された半導体素子10のすべてのコーナー部に設けられているが、半導体素子10に対して少なくとも2箇所に配設しておけばよい。この場合、半導体素子10のコーナー部を結ぶ対角線上の2箇所に配設しておくことが好ましい。また、ダミーパッド20は電極端子12の突出高さと同じ厚さ寸法に形成されていて、ダミーパッド20とダミーバンプ22の高さ寸法の合計は、接着剤層40の層厚寸法に等しく形成されている。なお、図1においては個片化された半導体素子10が示されているが、ダミーパッド20やダミーバンプ22を形成する際は個片化される前にフォトリソグラフィー法やめっき処理等を用いることによりダミーパッド20およびダミーバンプ22を一括形成することができる。
最初に、図2の平面図に示すように、金属板により薄肉円板状に形成された支持体30の上面側に接着剤層40を塗布する。ここでは支持体30に薄銅板を、接着剤層40にエポキシ系接着剤を用いた。本実施形態における接着剤層の層厚寸法は30μmとした。支持体30に接着剤層40を形成した後、図2の断面図に示すように、接着剤層40に凹部42を形成する。凹部42を形成する際は、レーザー光照射加工法を用いることができる。また、接着剤層40が感光性である場合には、フォトリソグラフィー法によっても形成することができる。凹部42は半導体素子10に形成したダミーバンプ22の位置にそれぞれ対応する位置に形成される。本実施形態における凹部42は接着剤層40を厚さ方向に貫通し、凹部42の底面で支持体30の表面が露出している。
次に接着剤層40をエッチングやレーザーの照射により除去して図5(B)に示す半導体パッケージ60を得ることができる。
なお、本実施形態においては、ダミーバンプ22として銅バンプを用いているが、半導体素子10の樹脂封止時における溶融状態の封止樹脂の流動力に抗する強度を有していれば、金属製に限定されず、合成樹脂などの他の材料より形成されていてもよいのはもちろんである。
本実施形態においては、支持体30の表面に形成した接着剤層40にペーストを充てんし、充てんしたペーストを硬化させた硬化体を形成することにより第1実施形態と同様の作用効果を得ることができる半導体素子10の樹脂封止方法について説明する。図6は、本実施形態における半導体素子の正面図および底面図である。図7は、支持体に接着剤層が形成された状態を示す平面図およびA−A線における断面図である。図8は、半導体素子をコンプレッション金型により樹脂封止している状態を示す図7のA−A線における断面図である。
本実施形態にかかる半導体素子10は、第1実施形態と同様に電極端子12の形成面に金めっき等によるダミーパッド20が形成される。このダミーパッド20は第1実施形態におけるダミーパッド20と同様にして形成することができる。本実施形態においては、図6に示すように半導体素子10の電極端子12の形成面における2箇所のコーナー部分にダミーパッド20を形成した。
このようにして銅ペースト44が充てんされた凹部42に半導体素子10のダミーパッド20を銅ペースト44の位置に位置合わせして進入させて、図8(A)に示すように半導体素子10のダミーパッド20を銅ペースト44に接触させる。接着剤層40に半導体素子10を接着させた後で銅ペースト44を加熱して硬化体である銅バンプ45を形成する。銅バンプ45は銅ペースト44の時点でダミーパッド20と密着していたので、銅バンプ45とダミーパッド20は確実に一体化して、半導体素子10を接着剤層40の所定位置に強固に固定させることになる。
半導体素子10の樹脂封止が完了した後、図8(C)に示すように、支持体30を除去する。支持体30を第1実施形態と同様に銅のエッチャントを用いることで、支持体30と銅バンプ45の除去を一回で行うことができる。この後は第1実施形態と同様の処理を行うことにより、図8(D)に示す半導体パッケージ60を得ることができる。
特に、図9(B)に示すようなダミーパッド20、ダミーバンプ22、凹部42の平面形状を採用すれば、半導体素子10に形成するダミーパッド20およびダミーバンプ22と、接着剤層40に形成する凹部42の配設数を、半導体素子10一個につき一箇所にすることができる点において、きわめて好都合である。
図9に示す形状のダミーパッド20、ダミーバンプ22、凹部42は、フォトリソグラフィー法によれば容易に形成することができる。
さらには、半導体素子10の樹脂封止時に用いる成形金型は、コンプレッション成形金型を用いた実施形態について説明しているが、この実施形態に限定されるものではなく、トランスファ成形金型によって半導体素子10を樹脂封止する際においても本願発明を適用することができる。
12 電極端子
20 ダミーパッド
22 ダミーバンプ
30 支持体
40 接着剤層
42 凹部
44 銅ペースト
45 銅バンプ
50 封止樹脂
60 半導体パッケージ
80 下型
90 上型
Claims (8)
- 半導体素子に形成したダミーバンプを、支持体の表面に設けられた接着剤層の所定位置に形成された凹部に挿入し、前記半導体素子を前記支持体上に位置決めした状態で接着する工程と、
前記支持体および前記支持体に接着された半導体素子をセットした樹脂封止用金型内に供給された溶融樹脂の流動による前記半導体素子の位置ずれを前記ダミーバンプにより阻止しつつ、前記支持体上で前記半導体素子を樹脂封止する工程と、
前記樹脂封止した半導体素子から前記支持体、前記接着剤層および前記ダミーバンプをそれぞれ除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法。 - 前記ダミーバンプをエッチングによって除去する際に、同時に除去されることのない材料によって形成されたダミーパッド上に前記ダミーバンプを形成することを特徴とする請求項1記載の半導体素子の樹脂封止方法。
- 前記凹部に挿入している前記ダミーバンプを前記支持体と同時に除去することを特徴とする請求項1または2記載の半導体素子の樹脂封止方法。
- 前記ダミーバンプおよび前記支持体を同一材料により形成することを特徴とする請求項1〜3のうちのいずれか一項に記載の半導体素子の樹脂封止方法。
- 支持体の表面に設けられた接着剤層に凹部を形成し、前記凹部にペーストを充てんする工程と、
前記凹部に充てんしたペーストに当接させるように位置合わせした半導体素子を前記接着剤層に接着し、かつ、前記半導体素子と一体化させるべく前記ペーストを硬化させて硬化体とする工程と、
前記支持体および前記支持体に接着された前記半導体素子をセットした樹脂封止用金型内に供給された溶融樹脂の流動による前記半導体素子の位置ずれを、前記硬化体により阻止しつつ、前記半導体素子を樹脂封止する工程と、
前記樹脂封止した半導体素子から前記支持体、前記接着剤層および前記硬化体を除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法。 - 前記硬化体をエッチングによって除去する際に同時に除去されることのない材料によって形成されたダミーパッドの表面に前記硬化体を形成するペーストを当接させることを特徴とする請求項5記載の半導体素子の樹脂封止方法。
- 前記凹部に設けられた硬化体を前記支持体と同時に除去することを特徴とする請求項5または6記載の半導体素子の樹脂封止方法。
- 前記硬化体および前記支持体は同一材料により形成されていることを特徴とする請求項5〜7のうちのいずれか一項に記載の半導体素子の樹脂封止方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008328904A JP5058144B2 (ja) | 2008-12-25 | 2008-12-25 | 半導体素子の樹脂封止方法 |
US12/644,477 US7985629B2 (en) | 2008-12-25 | 2009-12-22 | Resin sealing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008328904A JP5058144B2 (ja) | 2008-12-25 | 2008-12-25 | 半導体素子の樹脂封止方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010153521A JP2010153521A (ja) | 2010-07-08 |
JP2010153521A5 JP2010153521A5 (ja) | 2011-11-10 |
JP5058144B2 true JP5058144B2 (ja) | 2012-10-24 |
Family
ID=42285444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008328904A Expired - Fee Related JP5058144B2 (ja) | 2008-12-25 | 2008-12-25 | 半導体素子の樹脂封止方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7985629B2 (ja) |
JP (1) | JP5058144B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG11201906443UA (en) * | 2017-01-20 | 2019-08-27 | Mitsui Chemicals Tohcello Inc | Adhesive film and method for manufacturing electronic apparatus |
CN109659267B (zh) * | 2018-12-21 | 2021-04-23 | 中芯集成电路(宁波)有限公司 | 半导体器件制作方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3094481B2 (ja) * | 1991-03-13 | 2000-10-03 | 松下電器産業株式会社 | 電子回路装置とその製造方法 |
KR100437437B1 (ko) * | 1994-03-18 | 2004-06-25 | 히다치 가세고교 가부시끼가이샤 | 반도체 패키지의 제조법 및 반도체 패키지 |
JP4283987B2 (ja) | 2000-11-20 | 2009-06-24 | 富士フイルム株式会社 | 感光性熱硬化性樹脂組成物、それを用いた感光性熱硬化性樹脂層転写材料及び画像形成方法 |
TW200302685A (en) * | 2002-01-23 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Circuit component built-in module and method of manufacturing the same |
JP4159431B2 (ja) * | 2002-11-15 | 2008-10-01 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JPWO2004070826A1 (ja) * | 2003-02-06 | 2006-06-01 | 富士通株式会社 | 電極間接続構造体の形成方法および電極間接続構造体 |
JP4865197B2 (ja) * | 2004-06-30 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4477966B2 (ja) * | 2004-08-03 | 2010-06-09 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4874005B2 (ja) * | 2006-06-09 | 2012-02-08 | 富士通セミコンダクター株式会社 | 半導体装置、その製造方法及びその実装方法 |
-
2008
- 2008-12-25 JP JP2008328904A patent/JP5058144B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-22 US US12/644,477 patent/US7985629B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010153521A (ja) | 2010-07-08 |
US7985629B2 (en) | 2011-07-26 |
US20100167469A1 (en) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
TWI495021B (zh) | 半導體封裝結構的製造方法 | |
JP2010165940A5 (ja) | ||
KR100818423B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR101185479B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2010165940A (ja) | 半導体素子の樹脂封止方法 | |
TWI611535B (zh) | 半導體裝置 | |
US20060172464A1 (en) | Method of embedding semiconductor element in carrier and embedded structure thereof | |
US11049845B2 (en) | Semiconductor device having wires connecting connection pads | |
US8274153B2 (en) | Electronic component built-in wiring substrate | |
KR20050119414A (ko) | 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 | |
JP2001053094A (ja) | 樹脂封止方法及び装置 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
US8617923B2 (en) | Semiconductor device manufacturing apparatus and method for manufacturing semiconductor device | |
JP2002110718A (ja) | 半導体装置の製造方法 | |
US8648455B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5058144B2 (ja) | 半導体素子の樹脂封止方法 | |
US20100219522A1 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
KR20140058698A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
CN108281398B (zh) | 半导体封装件及其制造方法 | |
JP2012015446A (ja) | 半導体装置の製造方法 | |
TWM610828U (zh) | 半導體元件封裝結構 | |
TW200412659A (en) | Semiconductor package with heat dissipating structure | |
JPH06209071A (ja) | 樹脂封止半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120731 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5058144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |