JP2001053094A - 樹脂封止方法及び装置 - Google Patents

樹脂封止方法及び装置

Info

Publication number
JP2001053094A
JP2001053094A JP11225873A JP22587399A JP2001053094A JP 2001053094 A JP2001053094 A JP 2001053094A JP 11225873 A JP11225873 A JP 11225873A JP 22587399 A JP22587399 A JP 22587399A JP 2001053094 A JP2001053094 A JP 2001053094A
Authority
JP
Japan
Prior art keywords
substrate
resin
semiconductor chip
mold
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11225873A
Other languages
English (en)
Other versions
JP3194917B2 (ja
Inventor
Katsunao Takehara
克尚 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Priority to JP22587399A priority Critical patent/JP3194917B2/ja
Priority to US09/633,071 priority patent/US6476507B1/en
Publication of JP2001053094A publication Critical patent/JP2001053094A/ja
Application granted granted Critical
Publication of JP3194917B2 publication Critical patent/JP3194917B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ＢＯＣ（ Board On Chip）型ＣＳＰを製造す
る際に、寸法精度がよく効率的に樹脂封止する樹脂封止
方法を提供する。 【解決手段】 接着テープ２によりシート状基板９に半
導体チップ１が列状に複数個載置され、半導体チップ１
とシート状基板９とが有する電極同士がワイヤ４により
接続された接続済基板１６を、下型１１の型面１５に固
定する。次に、型締め後、各々列状に設けられた上型キ
ャビティ１３と下型キャビティ１４とに、溶融樹脂を注
入して硬化させる。次に、型開きして複数個の半導体チ
ップ１が封止されたシート状基板９を取り出し、ダイシ
ングにより半導体チップ１同士の間で切断して、各パッ
ケージを完成させる。したがって、各々列状の上型キャ
ビティ１３と下型キャビティ１４とで硬化した封止樹脂
により、電極同士及びワイヤ４と半導体チップ１とが封
止されるので、寸法精度がよく効率的に樹脂封止でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板とその基板に
固定した半導体チップとが各々有する電極同士を電気的
に接続した後に、半導体チップと基板とを樹脂封止する
樹脂封止方法及び装置であって、特に、作業効率に優れ
た樹脂封止方法及び装置に関するものである。
【０００２】
【従来の技術】近年、半導体チップを有するパッケージ
に対して、小型化が強く要求されている。このため、い
わゆるＣＳＰ( chip size package ) が、広く使用され
るようになってきた。更に、電子機器の高速化に対する
要求に応じて、パッケージ内の配線長を極力短くする目
的で、ＢＯＣ（ Board On Chip）型ＣＳＰが採用されて
いる。ＢＯＣ型ＣＳＰは、開口を有する基板を半導体チ
ップ上に載置して、基板上面のパッドと半導体チップ上
面のパッドとを、開口においてワイヤ又は金属細条を使
用して接続する構造を有している。ＢＯＣ型ＣＳＰに使
用される従来の樹脂封止について、図１１を参照して説
明する。図１１は、従来の樹脂封止方法及び装置によっ
て樹脂封止された完成品、すなわちパッケージを示す断
面図である。図１１に示されているように、半導体チッ
プ１００は、接着テープ１０１により基板１０２に固定
されている。基板１０２に設けられた開口において、半
導体チップ１００のパッド（図示なし）は、ワイヤ１０
３によって基板１０２のパッド（図示なし）に電気的に
接続されている。基板１０２において、パッドは外部端
子１０４に電気的に接続され、外部端子１０４上には外
部機器との間で信号を授受するための半田バンプ１０
５、つまり突起状電極が設けられている。更に、半導体
チップ１００と基板１０２とがそれぞれ有するパッド
と、それらのパッド同士を接続するワイヤ１０３とは、
ポッティングされた後に硬化した封止樹脂１０６によっ
て覆われている。図１１に示されたパッケージは、従来
においては次のようにして製造される。まず、基板１０
２に接着テープ１０１を位置合わせして貼付する。次
に、基板１０２と半導体チップ１００とを、位置合わせ
した後に接着テープ１０１を使用して固定する。次に、
基板１０２の開口において、基板１０２のパッドと半導
体チップ１００のパッドとを、ワイヤボンディングによ
って、すなわちワイヤ１０３を使用して、電気的に接続
する。次に、ディスペンサを使用して、基板１０２の開
口において、基板１０２のパッド及び半導体チップ１０
０のパッドとワイヤ１０３とからなる接続部を覆うよう
に溶融樹脂をポッティングし、その後に硬化させ封止樹
脂１０６を形成して樹脂封止する。最後に、基板１０２
の外部端子１０４上に半田バンプ１０５を形成する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の樹脂封止方法及び装置によれば、１個の半導体チッ
プ１００に対して溶融樹脂をポッティングするので、樹
脂封止の効率化が困難である。一方、複数のディスペン
サを同時に使用すれば、樹脂封止の効率化を図ることは
できるが、装置が大幅に複雑になる。また、接続部をポ
ッティングするためには、溶融樹脂の粘度がある程度低
くなければならない。したがって、溶融樹脂の広がりに
より、樹脂封止の寸法精度が低下する。更に、樹脂封止
に必要となる面積が大きくなるので、パッケージの小型
化が阻害される。
【０００４】本発明は、上述の課題を解決するためにな
されたものであり、半導体チップと基板とのパッド同士
を電気的に接続する接続部周辺において型締めによりキ
ャビティを形成し、該キャビティに溶融樹脂を注入して
硬化させることによって、効率よく樹脂封止して、小型
のパッケージを精度よく製造できる樹脂封止方法及び装
置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上述の技術的課題を解決
するために、本発明に係る樹脂封止方法は、上型と上型
に対向して設けられた下型とを使用して、開口を有する
基板を半導体チップに固定し、開口において半導体チッ
プと基板とが各々有する電極同士を金属細線又は基板に
予め設けられた金属細条により電気的に接続した後に、
基板に半導体チップを封止する樹脂封止方法であって、
上型の下面に設けられた凹部に電極同士と金属細線又は
金属細条とからなる接続部が収容されるように下型に半
導体チップを載置する工程と、上型と下型とを型締めし
た後に凹部に溶融樹脂を注入して硬化させる工程と、上
型と下型とを型開きした後に、接続部において半導体チ
ップが封止された基板を取り出す工程とを備えたことを
特徴とするものである。
【０００６】また、本発明に係る樹脂封止方法は、上型
と上型に対向して設けられた下型とを使用して、１又は
複数の開口を有する基板に複数の半導体チップを固定し
１又は複数の開口において各々複数の半導体チップと基
板とが有する電極同士を金属細線又は基板に予め設けら
れた金属細条により電気的に接続した後に、基板に複数
の半導体チップを封止する樹脂封止方法であって、上型
の下面に設けられた凹部に電極同士と金属細線又は金属
細条とからなる接続部が収容されるように、複数の半導
体チップを下にして下型に基板を載置する工程と、上型
と下型とを型締めした後に凹部に溶融樹脂を注入して硬
化させる工程と、上型と下型とを型開きした後に、各々
接続部において複数の半導体チップが封止された基板を
取り出す工程とを備えたことを特徴とするものである。
【０００７】また、本発明に係る樹脂封止方法は、上述
の樹脂封止方法において、載置する工程では、更に下型
の上面に設けられた凹部に半導体チップが収容されるよ
うにするとともに、硬化させる工程では、更に下型の上
面に設けられた凹部にも溶融樹脂を注入して硬化させる
ことを特徴とするものである。
【０００８】また、本発明に係る樹脂封止方法は、上型
と上型に対向して設けられた下型とを使用して、各々開
口を有する複数の基板をウエーハが有する複数の半導体
チップ領域にそれぞれ固定し、各々開口において半導体
チップ領域と基板とが有する電極同士を金属細線又は基
板に予め設けられた金属細条により電気的に接続した後
に半導体チップ領域の各々に基板をそれぞれ封止する樹
脂封止方法であって、上型の下面に設けられた凹部に電
極同士と金属細線又は金属細条とからなる接続部が収容
されるように、下型にウエーハを載置する工程と、上型
と下型とを型締めした後に凹部に溶融樹脂を注入して硬
化させる工程と、上型と下型とを型開きした後に、各々
接続部において基板が半導体チップ領域に封止された状
態でウエーハを取り出す工程とを備えたことを特徴とす
るものである。
【０００９】また、本発明に係る樹脂封止方法は、上型
と上型に対向して設けられた下型とを使用して、複数の
開口を有する基板を複数の半導体チップ領域を有するウ
エーハに固定し、各々開口において半導体チップ領域と
基板とが有する電極同士を金属細線又は基板に予め設け
られた金属細条により電気的に接続した後にウエーハに
基板を封止する樹脂封止方法であって、上型の下面に設
けられた凹部に電極同士と金属細線又は金属細条とから
なる接続部が収容されるように、下型にウエーハを載置
する工程と、上型と下型とを型締めした後に凹部に溶融
樹脂を注入して硬化させる工程と、上型と下型とを型開
きした後に、各々接続部において基板が封止されたウエ
ーハを取り出す工程とを備えたことを特徴とするもので
ある。
【００１０】また、本発明に係る樹脂封止方法は、上述
の樹脂封止方法において、載置する工程では、更に下型
の上面に設けられた凹部に複数の半導体チップ領域が収
容されるようにするとともに、硬化させる工程では、更
に下型の上面に設けられた凹部にも溶融樹脂を注入して
硬化させることを特徴とするものである。
【００１１】また、本発明に係る樹脂封止方法は、上述
の樹脂封止方法において、硬化させる工程では、下型の
上面に設けられた凹部における圧力が、上型の下面に設
けられた凹部における圧力よりも高くなるように、溶融
樹脂を注入することを特徴とするものである。
【００１２】本発明に係る樹脂封止装置は、上型と該上
型に対向して設けられた下型とを使用して、開口を有す
る基板に半導体チップを封止する樹脂封止装置であっ
て、基板が固定された半導体チップが載置される下型
と、基板と半導体チップとが各々有する電極同士を開口
において電気的に接続する接続部が収容される凹部が下
面に設けられた上型と、上型と下型とが型締めされた後
に、凹部に溶融樹脂を注入するための樹脂流動部とを備
えたことを特徴とするものである。
【００１３】また、本発明に係る樹脂封止装置は、上述
の樹脂封止装置において、半導体チップが収容される凹
部が、下型の上面において更に設けられるとともに、樹
脂流動部は、下型に設けられた凹部にも溶融樹脂を注入
することを特徴とするものである。
【００１４】また、本発明に係る樹脂封止装置は、上型
と該上型に対向して設けられた下型とを使用して、開口
を有する基板にウエーハが有する半導体チップ領域を封
止する樹脂封止装置であって、基板が固定されたウエー
ハが載置される下型と、基板と半導体チップ領域とが各
々有する電極同士を開口において電気的に接続する接続
部が収容される凹部が下面に設けられた上型と、上型と
下型とが型締めされた後に、凹部に溶融樹脂を注入する
ための樹脂流動部とを備えたことを特徴とするものであ
る。
【００１５】また、本発明に係る樹脂封止装置は、上述
の樹脂封止装置において、半導体チップ領域が収容され
る凹部が、下型の上面において更に設けられるととも
に、樹脂流動部は、下型に設けられた凹部にも溶融樹脂
を注入することを特徴とするものである。
【００１６】
【作用】本発明に係る樹脂封止方法によれば、半導体チ
ップ及び基板の電極同士と金属細線又は金属細条とから
なる接続部周辺において型締めにより凹部を形成し、そ
の凹部に溶融樹脂を注入して硬化させる。したがって、
寸法精度がよく、かつ小さい専有面積によって樹脂封止
することができる。また、１枚の基板に複数の半導体チ
ップを固定し、各半導体チップ及び基板の電極同士と金
属細線又は金属細条とからなる接続部周辺において型締
めにより凹部を形成し、その凹部に溶融樹脂を注入して
硬化させるので、効率的に樹脂封止することができる。
また、各々開口を有する複数の基板をウェーハの各半導
体チップ領域上にそれぞれ固定し、又は、複数の開口を
有する基板をウェーハ上に固定し、各半導体チップ領域
及び基板の電極同士と金属細線又は金属細条とからなる
接続部周辺において型締めにより凹部を形成して、その
凹部に溶融樹脂を注入して硬化させる。したがって、ウ
エーハ状態でいっそう効率的に半導体チップ領域と基板
とを樹脂封止することができる。また、１若しくは複数
の半導体チップ、又は複数の半導体チップ領域が収容さ
れるように下型に設けられた凹部にも、溶融樹脂を注入
して硬化させるので、半導体チップを覆い、又は半導体
チップ領域を覆って樹脂封止することができる。したが
って、樹脂封止後、半導体チップ又は半導体チップ領域
でチッピングの発生を抑制することができる。また、下
型に設けられた凹部に注入された溶融樹脂が、半導体チ
ップ又は半導体チップ領域を上型に対して押圧する。そ
して、接続部を収容するための上型の凹部は、半導体チ
ップ又は複数の半導体チップ領域が収容される下型の凹
部よりも小さい。これによって、上型に向かって押圧す
る力による、半導体チップと基板との変形、又は複数の
半導体チップ領域と基板との変形を抑制できる。したが
って、半導体チップ又は複数の半導体チップ領域の電極
と金属細線又は金属細条との接続個所に印加される応力
を低減できる。本発明に係る樹脂封止装置によれば、基
板が固定された半導体チップが下型に載置され、基板と
半導体チップとが電気的に接続される接続部を収容する
凹部が上型に設けられ、型締め後に凹部に溶融樹脂が注
入され硬化する。したがって、凹部で硬化した樹脂によ
り接続部が樹脂封止されるので、寸法精度がよく、かつ
小さい専有面積によって樹脂封止される。また、ウエー
ハが有する半導体チップ領域と基板とが電気的に接続さ
れる接続部を収容する凹部が上型に設けられ、型締め後
に凹部に溶融樹脂が注入され硬化する。したがって、寸
法精度がよく、かつ小さい専有面積によって、ウエーハ
状態で効率的に樹脂封止される。また、半導体チップ又
は半導体チップ領域を覆って封止樹脂が形成される。し
たがって、樹脂封止後に半導体チップ又は半導体チップ
領域でチッピングの発生が抑制される。
【００１７】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態を、図１〜図４を参照しながら説明す
る。図１は、本発明に係る樹脂封止方法によって樹脂封
止した完成品、すなわちパッケージを示す断面図であ
る。図１に示されているように、半導体チップ１は、接
着テープ２によって、例えばガラスエポキシ板やポリイ
ミドフイルムを基材として配線が形成された基板３に、
固定されている。基板３に設けられた開口において、半
導体チップ１のパッド（図示なし）は、例えば金線から
なるワイヤ４によって基板３のパッド（図示なし）に、
電気的に接続されている。基板３において、パッドは配
線によって外部端子５に電気的に接続され、外部端子５
上には、外部機器との間で信号を授受するための半田バ
ンプ６、つまり突起状電極が設けられている。半導体チ
ップ１及び基板３がそれぞれ有するパッドと、それらの
パッド同士を接続するワイヤ４とからなる接続部は、硬
化した上側封止樹脂７によって覆われている。更に、樹
脂封止する際の反りを抑制し、後工程における半導体チ
ップ１のチッピングを防止するとともに、プリント基板
等にパッケージを実装する際に加熱によるパッケージ自
体の反りを抑制する目的で、半導体チップ１の側面と下
面とは、硬化した下側封止樹脂８によって覆われてい
る。
【００１８】図１のパッケージを完成させる樹脂封止方
法及び装置について、図２と図３とを参照しながら説明
する。図２は、本実施形態に係る樹脂封止方法及び装置
において、型締め前の１個の半導体チップ周辺における
状態を示す断面図である。樹脂封止する工程に至るまで
に、半導体チップ１は接着テープ２によってシート状基
板９に固定され、半導体チップ１とシート状基板９との
パッド同士はワイヤ４によって電気的に接続されてい
る。ここで、シート状基板９は、図１に示された基板３
が、１個だけ設けられている基板であってもよく、図２
の左右方向及び奥行方向にそれぞれ複数個つながって形
成される、いわゆる多数個取りの基板であってもよい。
シート状基板９は、個別に板状若しくはフイルム状で供
給され、又は、リールから連続的にフイルム状で供給さ
れる。本実施形態の樹脂封止装置は、上型１０と下型１
１とを備えている。上型１０には、シート状基板９の奥
行方向に１列に連なる各基板が有する開口１２に対応し
て、つながった１個の凹部からなる上側キャビティ１３
が設けられている。下型１１には、シート状基板９の奥
行方向に１列に連なる各基板に固定された半導体チップ
１を完全に覆うように、つながった１個の凹部からなる
下側キャビティ１４が設けられている。型面１５は、下
型１１においてシート状基板９が固定される面である。
【００１９】本実施形態の樹脂封止方法では、まず、図
２に示すように、半導体チップ１が固定されパッド同士
が接続された状態のシート状基板９、すなわち接続済基
板１６を、予め所定の温度になるようにそれぞれ加熱さ
れた上型１０と下型１１との間に移送する。そして、下
側キャビティ１４に半導体チップ１を完全に収容するよ
うにして、接続済基板１６を型面１５上に載置する。
【００２０】次に、図３に示すように、上型１０と下型
１１とを型締めする。図３は、本実施形態に係る樹脂封
止方法及び装置において、１個の半導体チップ周辺にお
いて型締め後に溶融樹脂が注入され硬化した状態を示す
断面図である。型締めした後に、図２に示された上側キ
ャビティ１３と下側キャビティ１４とに、それぞれ溶融
樹脂を、図３の手前から奥（又はその逆方向）へ注入し
て硬化させる。これにより、上側封止樹脂７によって、
半導体チップ１及びシート状基板９がそれぞれ有するパ
ッド（いずれも図示なし）とワイヤ４とからなる接続部
を樹脂封止するとともに、下側封止樹脂８によって、半
導体チップ１を樹脂封止する。
【００２１】ここで、図２の上側キャビティ１３と下側
キャビティ１４とにそれぞれ溶融樹脂を注入する場合に
は、半導体チップ１にシート状基板９の側から圧力が印
加されないようにすることが好ましい。なぜなら、この
ような圧力が印加された場合には、空間（図２の下型キ
ャビティ１４）に収容されている半導体チップ１に下向
きの力が印加され、半導体チップ１とシート状基板９と
が下方に向かって凸に変形するので、ワイヤ４と半導体
チップ１のパッドとの接続個所に悪影響を与えるおそれ
があるからである。そこで、第１の方法として、溶融樹
脂によって下側キャビティ１４を充填した後に、上側キ
ャビティ１３に溶融樹脂を注入すればよい。これによ
り、半導体チップ１に印加される下向きの力が抑制され
る。あるいは、第２の方法として、下側キャビティ１４
に溶融樹脂を注入する圧力が、上側キャビティ１３に溶
融樹脂を注入する圧力よりも大きくなるように制御すれ
ばよい。この場合には、半導体チップ１が接着テープ２
とシート状基板９とを介して上型１０に押圧されるの
で、半導体チップ１に下向きの圧力が印加されることは
なく、加えて、ワイヤ４と半導体チップ１のパッドとの
接続個所に印加される上向きの力は極めて小さくなる。
したがって、これら２つの方法のうちいずれかを使用す
れば、ワイヤ４と半導体チップ１のパッドとの電気的な
接続について、いっそう高い信頼性を維持することがで
きる。
【００２２】次に、上型１０と下型１１とを型開きし、
樹脂封止後のシート状基板９を取り出す。この状態で、
シート状基板９においては、上型１０の側で接続部を封
止する幅の狭い１列の封止樹脂、つまり上側封止樹脂７
が形成され、下型１１の側で半導体チップ１を完全に覆
う幅の広い１列の封止樹脂、つまり下側封止樹脂８が形
成されている。
【００２３】更に、外部端子上に半田バンプ（いずれも
図示なし）を形成した後に、例えばダイシングによっ
て、半導体チップ１同士の間においてシート状基板９を
所定の大きさに分離する。これにより、図１に示された
パッケージが完成する。
【００２４】以上説明したように、本実施形態によれ
ば、シート状基板９が有する基板３に載置された半導体
チップ１に対して、基板３の開口１２周辺に設けられた
上側キャビティ１３と、半導体チップ１周辺に設けられ
た下側キャビティ１４とに、それぞれ溶融樹脂を注入し
て硬化させる。したがって、半導体チップ１と基板３と
を、小型かつ寸法精度の高い封止樹脂によって、樹脂封
止することができる。また、多数個取りのシート状基板
９を使用した場合には、複数個の半導体チップ１と基板
３とを、いっそう効率よく樹脂封止することができる。
【００２５】図４は、本実施形態に係る樹脂封止装置の
変形例において、キャビティに樹脂が充填された状態を
示す断面図である。図２では、下型１１において奥行方
向に延びて１列に連なる半導体チップ１の全体に対応し
て、１個の下側キャビティ１４を設けていた。それに対
して、本変形例では、図４に示すように、下型１７にお
いて奥行方向に延びて複数列（図４では４列）に連なる
半導体チップ１の全体に対応して、１個の幅広の下側キ
ャビティを設けている。本変形例においては、上型１０
と下型１７とを型締めした後に、下側キャビティに対し
て図４の手前から奥（又はその逆方向）へ溶融樹脂１８
が注入される。溶融樹脂１８が硬化した後に上型１０と
下型１７とを型開きし、樹脂封止後のシート状基板９を
取り出す。更に、外部端子上に半田バンプ（いずれも図
示なし）を形成した後に、例えばダイシングによって、
半導体チップ１同士の間においてシート状基板９を所定
の大きさに分離する。これにより、それぞれ半導体チッ
プ１を有するパッケージが完成する。
【００２６】本変形例によれば、複数列の半導体チップ
１を収容する幅広の下側キャビティに、溶融樹脂１８が
一括して注入される。これによって、図２に示された、
幅の狭い下側キャビティ１４と更に幅の狭い上側キャビ
ティ１３とに溶融樹脂が注入される場合に比較して、溶
融樹脂１８が安定して下型１７に注入される。したがっ
て、シート状基板９において、個々の基板が、図４の奥
行方向に多数個にわたって設けられている場合でも、溶
融樹脂１８を注入する側から最も遠くに位置する基板に
至るまで、確実に溶融樹脂１８を注入して半導体チップ
１を樹脂封止することができる。
【００２７】（第２の実施形態）以下、本発明の第２の
実施形態について、図５と図６とを参照して説明する。
図５は、本実施形態に係る樹脂封止装置が樹脂封止する
際における、各構成要素の位置関係を示す上型側から見
た平面図である。図５において、１９は複数の単位基板
（図１の基板３に相当）から構成されているフイルム状
基板、２０はフイルム状基板１９をリールから供給する
ためのスプロケット穴、２１は各単位基板の下面、つま
り下型側に載置された半導体チップ、２２は各単位基板
が有する開口、２３はフイルム状基板１９において樹脂
封止装置が１回動作することによって樹脂封止され得る
範囲を示す樹脂封止エリアである。樹脂封止装置が有す
るカル部２４は、上型に設けられた空間であって、プラ
ンジャ（図示なし）によって下方から、つまり図５の奥
側から押圧された溶融樹脂が一時的に貯留される空間で
ある。供給側ランナ部２５は、１個のカル部２４に対
し、上型側と下型側との双方においてそれぞれ複数個
（図５では各４個）設けられ、カル部２４から供給され
た溶融樹脂が流動する通路である。各供給側ランナ部２
５は、上型側において、各半導体チップと各単位基板と
のパッド同士を接続する接続部を完全に覆うように列状
（図５では４列）に連通して設けられた各上側キャビテ
ィに、上型側のゲートを介してそれぞれ溶融樹脂を供給
する。また、各供給側ランナ部２５は、下型側におい
て、各半導体チップを完全に覆うように列状（図５では
４列）に連通して設けられた各下側キャビティに、下型
側のゲートを介してそれぞれ溶融樹脂を供給する。排出
側ランナ部２６は、１個のカル部２４に対し、上型側と
下型側との双方においてそれぞれ複数個（図５では各４
個）設けられ、各上側キャビティと各下側キャビティと
から排出された余分な溶融樹脂が流動する通路である。
樹脂溜まり２７は、各排出側ランナ部２６から排出され
た余分な溶融樹脂が貯留される空間である。上側封止樹
脂２８は、各上側キャビティに供給された溶融樹脂が硬
化して形成された封止樹脂である。同様に、図５では示
されていない下側封止樹脂が、下型側において各半導体
チップ２１を完全に覆うように形成されている。図５で
は、樹脂封止の効率化を更に図るために、カル部２４か
ら樹脂溜まり２７に至るまでの部分が、２組設けられて
いる。
【００２８】以下、本実施形態に係る樹脂封止装置が樹
脂封止する際の動作について、図５を参照して説明す
る。まず、上型と下型とを型開きした状態で、半導体チ
ップ２１を載置したフイルム状基板１９を上型と下型と
の間に移送する。ここでは、スプロケット穴２０を利用
して、予めリールに巻き取られているフイルム状基板１
９を、半導体チップ２１を載置し、ワイヤボンディング
した後に、樹脂封止装置に供給する。次に、上型と下型
とを加熱した状態で、プランジャ（図示なし）によって
下方から、つまり図５の奥側から溶融樹脂を押圧する。
これにより、溶融樹脂を、カル部２４，各供給側ランナ
部２５を経由して、それぞれゲートから各下側キャビテ
ィと各上側キャビティとに注入する。そして、１対の下
側キャビティと上側キャビティとが溶融樹脂によってす
べて充填された後においても、プランジャは、下方から
溶融樹脂を押圧し続ける。次に、すべての下側キャビテ
ィと上側キャビティとが溶融樹脂によって充填される
と、上型と下型とを更に加熱し続けて、各下側キャビテ
ィと各上側キャビティとに充填された溶融樹脂を硬化さ
せる。次に、型開きして、両面において樹脂封止された
フイルム状基板１９を取り出した後に、例えばダイシン
グによって、各半導体チップ２１同士の間でフイルム状
基板１９を所定の大きさに分離する。これにより、それ
ぞれ半導体チップ２１を有するパッケージが完成する。
【００２９】ところで、第１の実施形態でも説明したよ
うに、ワイヤと半導体チップ２１のパッド（いずれも図
示なし）との電気的な接続について高い信頼性を維持す
るためには、下側キャビティを充填した後に上側キャビ
ティを充填することが好ましい。この目的で、例えば各
供給側ランナ部２５の上型側にシャッタを設け、そのシ
ャッタを閉めた状態で下側キャビティを充填した後に、
シャッタを開いた状態で上側キャビティを充填すればよ
い。これにより、半導体チップ２１に印加される下向き
の力が抑制されるので、ワイヤと半導体チップ２１のパ
ッドとの電気的な接続について、高い信頼性を維持する
ことができる。
【００３０】図６は、本実施形態において樹脂封止され
たフイルム状基板の構造について、構成要素を部分的に
除去して示す上型側から見た平面図である。図６に示す
ように、フイルム状基板１９の下面に、接着テープ２９
によって半導体チップ２１が固定されている。フイルム
状基板１９の開口２２において、半導体チップ２１とフ
イルム状基板１９とのパッド同士が、ワイヤ３０によっ
て電気的に接続されている。そして、パッド同士とワイ
ヤ３０とからなる接続部の周辺が、列状に設けられた上
側封止樹脂２８によって樹脂封止されており、半導体チ
ップ２１の周辺が、列状に設けられた下側封止樹脂３１
によって樹脂封止されている。
【００３１】以上説明したように、本実施形態によれ
ば、１個の供給側ランナ部２５が、複数個の半導体チッ
プ２１を樹脂封止するように設けられている。更に、１
個のカル部２４に対して、カル部２４から樹脂溜まり２
７に至るまでの部分、つまり供給側ランナ部２５，下側
キャビティ及び上側キャビティ，排出側ランナ部２６か
らなる部分が複数個設けられている。したがって、多数
個取りのフイルム状基板１９に載置された各半導体チッ
プ２１が、効率よく樹脂封止される。
【００３２】なお、１個の樹脂封止エリア２３に対して
１個のカル部２４を設けたが、これに限らず２個のカル
部２４を設けることもできる。この場合には、２個のカ
ル部２４を、上側キャビティに溶融樹脂を供給するカル
部と下側キャビティに溶融樹脂を供給するカル部とし
て、それぞれフイルム状基板１９に対して同じ側（例え
ば、図５でカル部２４が設けられている側）に配置して
もよく、フイルム状基板１９をはさんで配置してもよ
い。加えて、この場合には、下側キャビティと上側キャ
ビティとにそれぞれ溶融樹脂を注入する際の圧力及びタ
イミングを、容易に制御できる。したがって、ワイヤ３
０と半導体チップ２１のパッドとの電気的な接続につい
て、高い信頼性を維持することができる。
【００３３】また、図６に示すように、接着テープ２９
の穴と、フイルム状基板１９の開口２２とを、それぞれ
１個の半導体チップ２１の外周からはみ出さないように
して設けた。これに代えて、半導体チップ２１の外周か
ら、はみ出すようにしてもよい。また、１個の下側キャ
ビティ内にある複数の半導体チップ２１に対して、それ
ぞれ連通した１個の、接着テープ２９の穴とフイルム状
基板１９の開口２２とを設けてもよい。これらの場合に
は、半導体チップ２１同士の間において、接着テープ２
９の穴とフイルム状基板１９の開口２２とを経由して、
溶融樹脂が下側キャビティと上側キャビティとの間を流
動可能になる。これにより、供給側ランナ部２５のうち
上側キャビティにつながる部分を設けることなく、半導
体チップ２１同士の間において、下側キャビティから上
側キャビティに溶融樹脂が注入される。したがって、金
型の簡素化が図られるとともに、下側キャビティに注入
される溶融樹脂が半導体チップ２１とフイルム状基板１
９とを上型に押圧するので、ワイヤ３０と半導体チップ
２１のパッドとの電気的な接続について、高い信頼性を
維持することができる。
【００３４】また、本実施形態では、フイルム状基板１
９について説明したが、これに代えて、ガラスエポキシ
基板等を使用することもできる。この場合には、上型と
下型との間に、１枚単位で基板を移送すればよい。
【００３５】更に、１個の樹脂封止エリア２３において
下側キャビティを複数列設けたが、これに代えて、その
樹脂封止エリアの下面をすべて覆うように下側キャビテ
ィを設けることもできる。これにより、狭い下側キャビ
ティにそれぞれ溶融樹脂を注入する場合に比べて、樹脂
封止エリアの下面で幅が広い下側キャビティに溶融樹脂
を注入することになるので、安定して樹脂封止すること
ができる。
【００３６】（第３の実施形態）以下、本発明の第３の
実施形態について、図７を参照しながら説明する。図７
は、本実施形態に係る樹脂封止装置において、キャビテ
ィに樹脂が充填された状態を示す断面図である。図７に
示すように、シート状基板３２に半導体チップ３３が載
置され、上型３４と下型３５とが型締めされた状態で、
型締めにより形成されたキャビティを含む領域３６が、
真空ポンプ３７によって減圧される。そして、下型３５
に設けられたゲート３８から、半導体チップ３３の下面
のほぼ中央部に向かって溶融樹脂３９が注入される。注
入された溶融樹脂３９は、図７の太い矢印で示されるよ
うに、下型３５のキャビティ内から上型３４のキャビテ
ィ内に流動して、最終的にキャビティを充填する。本実
施形態によれば、減圧状態で、下型３５に設けられたゲ
ート３８から溶融樹脂３９が注入され、キャビティ全体
を充填する。したがって、溶融樹脂３９が均一にキャビ
ティ内を流動するのでワイヤ４０に対する影響が抑制さ
れるとともに、溶融樹脂３９が下方から半導体チップ３
３を押圧するので、ワイヤ４０と半導体チップ３３のパ
ッドとの電気的な接続について、高い信頼性を維持する
ことができる。
【００３７】（第４の実施形態）以下、本発明の第４の
実施形態について、図８〜図１０を参照しながら説明す
る。図８は、本実施形態に係る樹脂封止方法において、
複数のチップ領域を有するウェーハとシート状接着テー
プとシート状基板との積層関係を示す斜視図である。図
９は、ウェーハ上に載置されたシート状基板に対して、
封止樹脂が形成された状態を示す上型側から見た平面図
である。図８において、例えばシリコンからなるウェー
ハ４１上には、各々分離後に半導体チップになるべきチ
ップ領域４２が複数個設けられている。本実施形態の樹
脂封止方法では、まず、ウェーハ４１の各チップ領域４
２に、シート状接着テープ４３に打ち抜かれた穴４４を
それぞれ位置合わせして、ウェーハ４１にシート状接着
テープ４３を貼り付ける。次に、ウェーハ４１の各チッ
プ領域４２に、シート状基板４５に設けられた開口４６
をそれぞれ位置合わせして、シート状接着テープ４３を
介してウェーハ４１にシート状基板４５を貼り付ける。
次に、シート状基板４５と各チップ領域４２とのパッド
同士を、ワイヤによって電気的に接続する。次に、図９
に示すように、ウェーハとシート状基板４５とが一体と
なった半製品を、上型と下型との間に載置して型締めし
た後に樹脂封止する。これにより、ウェーハが有するす
べてのチップ領域４２に対して、上側封止樹脂４７と下
側封止樹脂（図示なし）とを形成したことになる。最後
に、例えばダイシングによって、各チップ領域４２同士
の間で、ウエーハとシート状基板４５とが一体となった
半製品を所定の大きさに分離する。これにより、それぞ
れ半導体チップを有するパッケージが完成する。
【００３８】図１０は、本実施形態の変形例に係る樹脂
封止方法において、複数のチップ領域を有するウェーハ
と接着テープと基板との積層関係を示す斜視図である。
本変形例は、図８において使用されたシート状接着テー
プ４３，シート状基板４５に代えて、それぞれ１個のチ
ップ領域４２に対応するように予め分離された、個片接
着テープ４８と基板４９とを使用する。本変形例の樹脂
封止方法では、まず、ウェーハ４１の各チップ領域４２
に、個片接着テープ４８に打ち抜かれた穴５０をそれぞ
れ位置合わせして、個片接着テープ４８を貼り付ける。
次に、ウェーハ４１の各チップ領域４２に、基板４９に
設けられた開口５１をそれぞれ位置合わせして、個片接
着テープ４８を介して基板４９を貼り付ける。以下、図
８に示された場合と同様に、順次ワイヤボンディングと
樹脂封止とダイシングとを行って、それぞれ半導体チッ
プを有するパッケージを完成させる。
【００３９】以上説明したように、本実施形態によれ
ば、ウェーハ４１に形成された各チップ領域４２におい
て、基板の固定と、基板とチップ領域とのパッド同士の
電気的接続と、樹脂封止とをウェーハ状態のままで順次
行った後に、ウェーハ４１を、半導体チップをそれぞれ
有するパッケージに分離する。したがって、ウェーハ４
１からパッケージに至るまでの組立工程を、大幅に効率
化することができる。
【００４０】なお、以上の各実施形態についての説明で
は、半導体チップ及びチップ領域の下面を封止樹脂で覆
うこととした。これに限らず、例えば、後工程における
半導体チップのチッピング発生率や、樹脂封止する際又
はパッケージを実装する際の反りによる悪影響が十分に
小さい場合には、上側キャビティのみを設けて接続部の
みを樹脂封止してもよい。
【００４１】また、パッケージを完成させる際にダイシ
ングを使用したが、これに限らず、型による打ち抜き加
工、レーザによる切断加工等を使用して、シート状基
板、フイルム状基板、封止樹脂等を分離してもよい。
【００４２】また、ワイヤを使用して、半導体チップと
基板とのパッド同士を電気的に接続したが、これに代え
て、基板に予め設けられ基板のパッドから突出している
金属細条、すなわち金属箔からなるリードを使用しても
よい。
【００４３】
【発明の効果】本発明に係る樹脂封止方法によれば、半
導体チップ及び基板の電極同士と金属細線又は金属細条
とからなる接続部周辺において型締めにより凹部を形成
し、その凹部に溶融樹脂を注入して硬化させるので、寸
法精度がよく、かつ小さい専有面積によって樹脂封止す
ることができる。また、１枚の基板に複数の半導体チッ
プを固定し、各々開口を有する複数の基板をウェーハの
各半導体チップ領域上にそれぞれ固定し、又は、複数の
開口を有する基板をウェーハ上に固定する。そして、半
導体チップ又は半導体チップ領域と基板とが有する電極
同士と金属細線又は金属細条とからなる接続部周辺にお
いて型締めにより凹部を形成し、その凹部に溶融樹脂を
注入して硬化させるので、効率的に樹脂封止することが
できる。また、半導体チップを覆い、又は半導体チップ
領域を覆って樹脂封止することによって、封止後に、半
導体チップ又は半導体チップ領域でチッピングの発生を
抑制することができる。また、下型に設けられた凹部に
注入された溶融樹脂が、半導体チップ又は半導体チップ
領域を上型に対して押圧することによって、半導体チッ
プと基板との変形、又は複数の半導体チップ領域と基板
との変形を抑制する。したがって、半導体チップ又は複
数の半導体チップ領域の電極と金属細線又は金属細条と
の接続個所に印加される応力を低減するので、接続の信
頼性が向上する。したがって、寸法精度がよく、小さい
専有面積によって効率よく樹脂封止するとともに、封止
後の信頼性を向上させる樹脂封止方法を提供できるとい
う、優れた実用的な効果を奏するものである。本発明に
係る樹脂封止装置によれば、基板と半導体チップとが電
気的に接続される接続部を収容する凹部に、溶融樹脂が
注入され硬化する。したがって、凹部で硬化した樹脂に
より接続部が樹脂封止されるので、寸法精度がよく、か
つ小さい専有面積によって樹脂封止される。また、ウエ
ーハが有する半導体チップ領域と基板とが電気的に接続
される接続部を収容する凹部に、溶融樹脂が注入され硬
化する。したがって、寸法精度がよく、かつ小さい専有
面積によって、ウエーハ状態で効率的に樹脂封止され
る。また、半導体チップ又は半導体チップ領域を覆って
封止樹脂が形成されることにより、樹脂封止後に半導体
チップ又は半導体チップ領域で、チッピングの発生が抑
制される。したがって、寸法精度がよく、かつ小さい専
有面積によって効率よく樹脂封止し、封止後の信頼性が
向上する樹脂封止装置を提供できるという、優れた実用
的な効果を奏するものである。
【図面の簡単な説明】
【図１】本発明に係る樹脂封止方法によって樹脂封止し
た完成品、すなわちパッケージを示す断面図である。
【図２】本発明の第１の実施形態に係る樹脂封止方法及
び装置において、型締め前の１個の半導体チップ周辺に
おける状態を示す断面図である。
【図３】本発明の第１の実施形態に係る樹脂封止方法及
び装置において、１個の半導体チップ周辺において型締
め後に溶融樹脂が注入され硬化した状態を示す断面図で
ある。
【図４】本発明の第１の実施形態に係る樹脂封止装置の
変形例において、キャビティに樹脂が充填された状態を
示す断面図である。
【図５】本発明の第２の実施形態に係る樹脂封止装置が
樹脂封止する際における、各構成要素の位置関係を示す
上型側から見た平面図である。
【図６】本発明の第２の実施形態において樹脂封止され
たフイルム状基板の構造について、構成要素を部分的に
除去して示す上型側から見た平面図である。
【図７】本発明の第３の実施形態に係る樹脂封止装置に
おいて、キャビティに樹脂が充填された状態を示す断面
図である。
【図８】本発明の第４の実施形態に係る樹脂封止方法に
おいて、複数のチップ領域を有するウェーハとシート状
接着テープとシート状基板との積層関係を示す斜視図で
ある。
【図９】本発明の第４の実施形態に係る樹脂封止方法に
おいて、ウェーハ上に載置されたシート状基板に対し
て、封止樹脂が形成された状態を示す上型側から見た平
面図である。
【図１０】本発明の第４の実施形態の変形例に係る樹脂
封止方法において、複数のチップ領域を有するウェーハ
と接着テープと基板との積層関係を示す斜視図である。
【図１１】従来の樹脂封止方法及び装置によって樹脂封
止された完成品、すなわちパッケージを示す断面図であ
る。
【符号の説明】
１，２１，３３ 半導体チップ ２，２９ 接着テープ ３，４９ 基板 ４，３０，４０ ワイヤ（金属細線） ５ 外部端子 ６ 半田バンプ ７，２８，４７ 上側封止樹脂 ８，３１ 下側封止樹脂 ９，３２，４５ シート状基板 １０，３４ 上型 １１，１７，３５ 下型 １２，２２，４６，５１ 開口 １３ 上側キャビティ（凹部） １４ 下側キャビティ（凹部） １５ 型面 １６ 接続済基板 １８，３９ 溶融樹脂 １９ フイルム状基板 ２０ スプロケット穴 ２３ 樹脂封止エリア ２４ カル部 ２５ 供給側ランナ部（樹脂流動部） ２６ 排出側ランナ部 ２７ 樹脂溜まり ３６ 領域 ３７ 真空ポンプ ３８ ゲート（樹脂流動部） ４１ ウエーハ ４２ チップ領域（半導体チップ領域） ４３ シート状接着テープ ４４，５０ 穴 ４８ 個片接着テープ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｂ２９Ｋ 101:00

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 上型と該上型に対向して設けられた下型
    とを使用して、開口を有する基板を半導体チップに固定
    し、前記開口において前記半導体チップと前記基板とが
    各々有する電極同士を金属細線又は前記基板に予め設け
    られた金属細条により電気的に接続した後に、前記基板
    に前記半導体チップを封止する樹脂封止方法であって、 前記上型の下面に設けられた凹部に前記電極同士と前記
    金属細線又は金属細条とからなる接続部が収容されるよ
    うに前記下型に前記半導体チップを載置する工程と、 前記上型と前記下型とを型締めした後に前記凹部に溶融
    樹脂を注入して硬化させる工程と、 前記上型と前記下型とを型開きした後に、前記接続部に
    おいて前記半導体チップが封止された前記基板を取り出
    す工程とを備えたことを特徴とする樹脂封止方法。
  2. 【請求項２】 上型と該上型に対向して設けられた下型
    とを使用して、１又は複数の開口を有する基板に複数の
    半導体チップを固定し、前記１又は複数の開口において
    各々前記複数の半導体チップと前記基板とが有する電極
    同士を金属細線又は前記基板に予め設けられた金属細条
    により電気的に接続した後に、前記基板に前記複数の半
    導体チップを封止する樹脂封止方法であって、 前記上型の下面に設けられた凹部に前記電極同士と前記
    金属細線又は金属細条とからなる接続部が収容されるよ
    うに、前記複数の半導体チップを下にして前記下型に前
    記基板を載置する工程と、 前記上型と前記下型とを型締めした後に前記凹部に溶融
    樹脂を注入して硬化させる工程と、 前記上型と前記下型とを型開きした後に、各々前記接続
    部において前記複数の半導体チップが封止された前記基
    板を取り出す工程とを備えたことを特徴とする樹脂封止
    方法。
  3. 【請求項３】 請求項１又は２のいずれか１つに記載の
    樹脂封止方法において、 前記載置する工程では、更に前記下型の上面に設けられ
    た凹部に前記半導体チップが収容されるようにするとと
    もに、 前記硬化させる工程では、更に前記下型の上面に設けら
    れた凹部にも前記溶融樹脂を注入して硬化させることを
    特徴とする樹脂封止方法。
  4. 【請求項４】 上型と該上型に対向して設けられた下型
    とを使用して、各々開口を有する複数の基板をウエーハ
    が有する複数の半導体チップ領域にそれぞれ固定し、各
    々前記開口において前記半導体チップ領域と前記基板と
    が有する電極同士を金属細線又は前記基板に予め設けら
    れた金属細条により電気的に接続した後に、前記半導体
    チップ領域の各々に前記基板をそれぞれ封止する樹脂封
    止方法であって、 前記上型の下面に設けられた凹部に前記電極同士と前記
    金属細線又は金属細条とからなる接続部が収容されるよ
    うに、前記下型に前記ウエーハを載置する工程と、 前記上型と前記下型とを型締めした後に前記凹部に溶融
    樹脂を注入して硬化させる工程と、 前記上型と前記下型とを型開きした後に、各々前記接続
    部において前記基板が前記半導体チップ領域に封止され
    た状態で前記ウエーハを取り出す工程とを備えたことを
    特徴とする樹脂封止方法。
  5. 【請求項５】 上型と該上型に対向して設けられた下型
    とを使用して、複数の開口を有する基板を複数の半導体
    チップ領域を有するウエーハに固定し、各々前記開口に
    おいて前記半導体チップ領域と前記基板とが有する電極
    同士を金属細線又は前記基板に予め設けられた金属細条
    により電気的に接続した後に、前記ウエーハに前記基板
    を封止する樹脂封止方法であって、 前記上型の下面に設けられた凹部に前記電極同士と前記
    金属細線又は金属細条とからなる接続部が収容されるよ
    うに、前記下型に前記ウエーハを載置する工程と、 前記上型と前記下型とを型締めした後に前記凹部に溶融
    樹脂を注入して硬化させる工程と、 前記上型と前記下型とを型開きした後に、各々前記接続
    部において前記基板が封止された前記ウエーハを取り出
    す工程とを備えたことを特徴とする樹脂封止方法。
  6. 【請求項６】 請求項４又は５のいずれか１つに記載の
    樹脂封止方法において、 前記載置する工程では、更に前記下型の上面に設けられ
    た凹部に前記複数の半導体チップ領域が収容されるよう
    にするとともに、 前記硬化させる工程では、更に前記下型の上面に設けら
    れた凹部にも前記溶融樹脂を注入して硬化させることを
    特徴とする樹脂封止方法。
  7. 【請求項７】 請求項３又は６のいずれか１つに記載の
    樹脂封止方法において、 前記硬化させる工程では、前記下型の上面に設けられた
    凹部における圧力が、前記上型の下面に設けられた凹部
    における圧力よりも高くなるように、前記溶融樹脂を注
    入することを特徴とする樹脂封止方法。
  8. 【請求項８】 上型と該上型に対向して設けられた下型
    とを使用して、開口を有する基板に半導体チップを封止
    する樹脂封止装置であって、 前記基板が固定された前記半導体チップが載置される下
    型と、 前記基板と前記半導体チップとが各々有する電極同士を
    前記開口において電気的に接続する接続部が収容される
    凹部が下面に設けられた上型と、 前記上型と前記下型とが型締めされた後に、前記凹部に
    溶融樹脂を注入するための樹脂流動部とを備えたことを
    特徴とする樹脂封止装置。
  9. 【請求項９】 請求項８記載の樹脂封止装置において、 前記半導体チップが収容される凹部が、前記下型の上面
    において更に設けられるとともに、 前記樹脂流動部は、前記下型に設けられた凹部にも溶融
    樹脂を注入することを特徴とする樹脂封止装置。
  10. 【請求項１０】 上型と該上型に対向して設けられた下
    型とを使用して、開口を有する基板にウエーハが有する
    半導体チップ領域を封止する樹脂封止装置であって、 前記基板が固定された前記ウエーハが載置される下型
    と、 前記基板と前記半導体チップ領域とが各々有する電極同
    士を前記開口において電気的に接続する接続部が収容さ
    れる凹部が下面に設けられた上型と、 前記上型と前記下型とが型締めされた後に、前記凹部に
    溶融樹脂を注入するための樹脂流動部とを備えたことを
    特徴とする樹脂封止装置。
  11. 【請求項１１】 請求項１０記載の樹脂封止装置におい
    て、 前記半導体チップ領域が収容される凹部が、前記下型の
    上面において更に設けられるとともに、 前記樹脂流動部は、前記下型に設けられた凹部にも溶融
    樹脂を注入することを特徴とする樹脂封止装置。
JP22587399A 1999-08-10 1999-08-10 樹脂封止方法 Expired - Fee Related JP3194917B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22587399A JP3194917B2 (ja) 1999-08-10 1999-08-10 樹脂封止方法
US09/633,071 US6476507B1 (en) 1999-08-10 2000-08-04 Resin sealing method and resin sealing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22587399A JP3194917B2 (ja) 1999-08-10 1999-08-10 樹脂封止方法

Publications (2)

Publication Number Publication Date
JP2001053094A true JP2001053094A (ja) 2001-02-23
JP3194917B2 JP3194917B2 (ja) 2001-08-06

Family

ID=16836203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22587399A Expired - Fee Related JP3194917B2 (ja) 1999-08-10 1999-08-10 樹脂封止方法

Country Status (2)

Country Link
US (1) US6476507B1 (ja)
JP (1) JP3194917B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339317A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 表面実装型半導体装置
JP2008177345A (ja) * 2007-01-18 2008-07-31 Powertech Technology Inc Ｂｇａ型パッケージ
JP2012084908A (ja) * 2011-12-15 2012-04-26 United Test And Assembly Center (S) Pte Ltd マイクロチップデバイスのパッケージング方法
KR20180081129A (ko) 2015-11-09 2018-07-13 토와 가부시기가이샤 수지 밀봉 장치 및 수지 밀봉 방법
KR20180081791A (ko) 2015-11-09 2018-07-17 토와 가부시기가이샤 수지 밀봉 장치 및 수지 밀봉 방법
KR20180081792A (ko) 2015-11-09 2018-07-17 토와 가부시기가이샤 수지 밀봉 장치 및 수지 밀봉 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
TW567594B (en) * 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
SG95651A1 (en) * 2001-05-21 2003-04-23 Micron Technology Inc Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
JP3790705B2 (ja) * 2001-12-27 2006-06-28 新光電気工業株式会社 配線基板およびこれを用いた半導体装置の製造方法
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
US6869824B2 (en) * 2002-10-29 2005-03-22 Ultratera Corporation Fabrication method of window-type ball grid array semiconductor package
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
TWI283443B (en) 2004-07-16 2007-07-01 Megica Corp Post-passivation process and process of forming a polymer layer on the chip
EP1630866A1 (en) * 2004-08-17 2006-03-01 Optimum Care International Tech. Inc. Packaging method for integrated circuits
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7960825B2 (en) * 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same
TWI368286B (en) 2007-08-27 2012-07-11 Megica Corp Chip assembly
CN102246262A (zh) * 2008-11-17 2011-11-16 派希斯系统整合私人有限公司 用于密封半导体裸片的方法
KR20130015885A (ko) * 2011-08-05 2013-02-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2895920B2 (ja) 1990-06-11 1999-05-31 株式会社日立製作所 半導体装置及びその製造方法
JPH04320052A (ja) 1991-04-18 1992-11-10 Mitsubishi Electric Corp 半導体装置
JP3166330B2 (ja) 1992-07-31 2001-05-14 ソニー株式会社 半導体装置及びその製造方法
JPH0722471A (ja) 1993-07-01 1995-01-24 Mitsubishi Electric Corp キャリアテープ、キャリアテープの製造方法、キャリアテープを用いた半導体装置及びその製造方法
JP3141634B2 (ja) 1993-08-03 2001-03-05 セイコーエプソン株式会社 半導体装置の製造方法及び樹脂封止用金型
KR0177395B1 (ko) 1995-04-27 1999-05-15 문정환 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법
JP3406147B2 (ja) 1995-06-21 2003-05-12 沖電気工業株式会社 半導体装置
JP2000156435A (ja) 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339317A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 表面実装型半導体装置
JP2008177345A (ja) * 2007-01-18 2008-07-31 Powertech Technology Inc Ｂｇａ型パッケージ
JP4579258B2 (ja) * 2007-01-18 2010-11-10 力成科技股▲分▼有限公司 Ｂｇａ型パッケージ
JP2012084908A (ja) * 2011-12-15 2012-04-26 United Test And Assembly Center (S) Pte Ltd マイクロチップデバイスのパッケージング方法
KR20180081129A (ko) 2015-11-09 2018-07-13 토와 가부시기가이샤 수지 밀봉 장치 및 수지 밀봉 방법
KR20180081791A (ko) 2015-11-09 2018-07-17 토와 가부시기가이샤 수지 밀봉 장치 및 수지 밀봉 방법
KR20180081792A (ko) 2015-11-09 2018-07-17 토와 가부시기가이샤 수지 밀봉 장치 및 수지 밀봉 방법
KR20200098738A (ko) 2015-11-09 2020-08-20 토와 가부시기가이샤 수지 밀봉 장치 및 수지 밀봉 방법

Also Published As

Publication number Publication date
US6476507B1 (en) 2002-11-05
JP3194917B2 (ja) 2001-08-06

Similar Documents

Publication Publication Date Title
JP3194917B2 (ja) 樹脂封止方法
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
US7193161B1 (en) SiP module with a single sided lid
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
US20050022378A1 (en) Apparatus used to package multimedia card by transfer molding
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
JPH09252065A (ja) 半導体装置及びその製造方法及び基板フレーム
US6676885B2 (en) Plural semiconductor devices bonded onto one face of a single circuit board for subsequent batch resin encapsulation of the plural semiconductor devices in a single cavity formed by molding dies
JPH10284525A (ja) 半導体装置の製造方法
US7939382B2 (en) Method of fabricating a semiconductor package having through holes for molding back side of package
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3877453B2 (ja) 半導体装置の製造方法
JP3456983B2 (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
US20020048851A1 (en) Process for making a semiconductor package
JP2002270627A (ja) 半導体装置の製造方法
JPH11186481A (ja) リードフレーム
US20090001552A1 (en) Semiconductor package having through holes for molding back side of package
JP5058144B2 (ja) 半導体素子の樹脂封止方法
JP3710942B2 (ja) 半導体装置の製造方法
EP1154478A2 (en) Sheet-like board member, lead frame, and manufacture of a semiconductor device
US20230067918A1 (en) Leadframe-less laser direct structuring (lds) package
JP2002246403A (ja) 半導体装置の製造装置及びその製造方法
JPH1065064A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees