JP3474858B2 - ベースレス半導体装置およびその製造方法 - Google Patents
ベースレス半導体装置およびその製造方法Info
- Publication number
- JP3474858B2 JP3474858B2 JP2001038896A JP2001038896A JP3474858B2 JP 3474858 B2 JP3474858 B2 JP 3474858B2 JP 2001038896 A JP2001038896 A JP 2001038896A JP 2001038896 A JP2001038896 A JP 2001038896A JP 3474858 B2 JP3474858 B2 JP 3474858B2
- Authority
- JP
- Japan
- Prior art keywords
- resin body
- semiconductor device
- baseless
- conductive member
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229920005989 resin Polymers 0.000 claims description 100
- 239000011347 resin Substances 0.000 claims description 100
- 238000000034 method Methods 0.000 claims description 33
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 9
- 230000017525 heat dissipation Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 32
- 238000012360 testing method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- -1 epoxy resin Chemical class 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ベースレス半導体
装置に関し、特に、半導体チップをアレー状に配置され
た複数の導電部材を介して、外部との電気的接続を行う
ようにしたベースレス半導体装置に関する。
装置に関し、特に、半導体チップをアレー状に配置され
た複数の導電部材を介して、外部との電気的接続を行う
ようにしたベースレス半導体装置に関する。
【０００２】
【従来の技術】従来から、例えば、ＮＢ（note book）
型パソコン、個人用デジタル助手（personal digital a
ssistants, ＰＤＡ）携帯電話機、またはセットトップ
ボックス（set-top box）等の軽量化、小型化の要求に
応じて、組立部品の整合技術向上に頼るほか、内装部品
の体積、厚さまたは重量の軽減が行われている。従っ
て、電子製品の核心部材である半導体装置における装置
自体の高さおよび大きさをより小さくすることは、業界
全体の課題となっている。
型パソコン、個人用デジタル助手（personal digital a
ssistants, ＰＤＡ）携帯電話機、またはセットトップ
ボックス（set-top box）等の軽量化、小型化の要求に
応じて、組立部品の整合技術向上に頼るほか、内装部品
の体積、厚さまたは重量の軽減が行われている。従っ
て、電子製品の核心部材である半導体装置における装置
自体の高さおよび大きさをより小さくすることは、業界
全体の課題となっている。
【０００３】現状の半導体装置は、従来のリードフレー
ムをチップ載置用基板に設けてなったリードフレームベ
ースドパッケージ（leadfrarme based package）からボ
ールグリッドアレイ（ball-grid array,ＢＧＡ）半導体
装置が開発され、さらにＢＧＡ半導体装置からチップス
ケールパッケージ（chip-scale package,ＣＳＰ）にな
って、半導体装置の寸法縮減に顕著な成果が得られた。
しかし、このＣＳＰ装置においてもなお数多くの問題が
残されている。例えば、ＣＳＰ装置におけるチップの電
極を、ボンディングワイヤ（bonding wire）でベースと
の電気的接続を行う場合、ボンディングワイヤがチップ
の周縁から基板へ輻射状に外側へ延在するので、ワイヤ
ループ（wire loop）の高さ、および基板への面積を占
めるワイヤのボンディング面積が、当該ＣＳＰ装置の高
さおよび平面寸法減少の制約要因となり、また、ＣＳＰ
装置のチップがフリップチップ（flip chip）技術によ
って基板との電気的接続が行われる場合、チップと基板
とを電気的に接続する半田バンプ（solder bump）自体
にも一定の高さがあり、チップと、基板および基板底部
に植設された半田ボール（solder ball）等の高さがＣ
ＳＰ装置の全体の高さを効果的に低減することの障害と
なっている。なお、フリップチップ技術でチップと基板
を電気的に接続するＣＳＰ装置は、フリップチップ技術
の実施による封止原価を増加させ、且つ、製造工程が複
雑であり、往々にして理想的な製品歩留りが得られな
い。また、従来の技術はチップをマウントするための基
板を使用するので、全体の高さが嵩高になる他に、基板
のコストが加わって、ＣＳＰ装置の製造原価を効果的に
軽減することができなくなると共に、ＣＳＰ装置のチッ
プと、基板およびチップを被覆する樹脂材の熱膨張係数
（coefficient of thermalexpansion，ＣＴＥ）の差異
によりＣＳＰ装置を封止工程、信頼性テスト或いは使用
時の温度変化のためにチップに顕著な熱応力が発生し、
反り（warpage）または剥離（delamination）現象を起
こし、製品の信頼性および使用性に悪影響を与える。
ムをチップ載置用基板に設けてなったリードフレームベ
ースドパッケージ（leadfrarme based package）からボ
ールグリッドアレイ（ball-grid array,ＢＧＡ）半導体
装置が開発され、さらにＢＧＡ半導体装置からチップス
ケールパッケージ（chip-scale package,ＣＳＰ）にな
って、半導体装置の寸法縮減に顕著な成果が得られた。
しかし、このＣＳＰ装置においてもなお数多くの問題が
残されている。例えば、ＣＳＰ装置におけるチップの電
極を、ボンディングワイヤ（bonding wire）でベースと
の電気的接続を行う場合、ボンディングワイヤがチップ
の周縁から基板へ輻射状に外側へ延在するので、ワイヤ
ループ（wire loop）の高さ、および基板への面積を占
めるワイヤのボンディング面積が、当該ＣＳＰ装置の高
さおよび平面寸法減少の制約要因となり、また、ＣＳＰ
装置のチップがフリップチップ（flip chip）技術によ
って基板との電気的接続が行われる場合、チップと基板
とを電気的に接続する半田バンプ（solder bump）自体
にも一定の高さがあり、チップと、基板および基板底部
に植設された半田ボール（solder ball）等の高さがＣ
ＳＰ装置の全体の高さを効果的に低減することの障害と
なっている。なお、フリップチップ技術でチップと基板
を電気的に接続するＣＳＰ装置は、フリップチップ技術
の実施による封止原価を増加させ、且つ、製造工程が複
雑であり、往々にして理想的な製品歩留りが得られな
い。また、従来の技術はチップをマウントするための基
板を使用するので、全体の高さが嵩高になる他に、基板
のコストが加わって、ＣＳＰ装置の製造原価を効果的に
軽減することができなくなると共に、ＣＳＰ装置のチッ
プと、基板およびチップを被覆する樹脂材の熱膨張係数
（coefficient of thermalexpansion，ＣＴＥ）の差異
によりＣＳＰ装置を封止工程、信頼性テスト或いは使用
時の温度変化のためにチップに顕著な熱応力が発生し、
反り（warpage）または剥離（delamination）現象を起
こし、製品の信頼性および使用性に悪影響を与える。
【０００４】
【発明が解決しようとする課題】本発明は、前述の問題
に鑑みてなされたものであって、全体の厚さと面積を効
果的に縮減したベースレス半導体装置を提供することを
目的とする。
に鑑みてなされたものであって、全体の厚さと面積を効
果的に縮減したベースレス半導体装置を提供することを
目的とする。
【０００５】本発明の別の目的は、チップ載置基板を不
要として製造原価を低減したベースレス半導体装置を提
供することである。
要として製造原価を低減したベースレス半導体装置を提
供することである。
【０００６】本発明の他の目的は、優異な加工平面図を
備え、外部装置との電気接続品質を確保することができ
るベースレス半導体装置を提供することである。
備え、外部装置との電気接続品質を確保することができ
るベースレス半導体装置を提供することである。
【０００７】本発明のさらに別の目的は、十分な機械強
度を備え、反り、または剥離現象の発生を回避すること
ができるベースレス半導体装置を提供することである。
度を備え、反り、または剥離現象の発生を回避すること
ができるベースレス半導体装置を提供することである。
【０００８】また、本発明のさらに別の目的は、製造工
程を簡略化し、且つ、原価の低いベースレス半導体装置
の製造方法を提供することである。
程を簡略化し、且つ、原価の低いベースレス半導体装置
の製造方法を提供することである。
【０００９】本発明のさらに別の目的は、ウエハーレベ
ル（wafer level）の電気および機能性テストにより、
封止と検査を同一の工程にて完成することができるベー
スレス半導体装置の製造方法を提供することである。
ル（wafer level）の電気および機能性テストにより、
封止と検査を同一の工程にて完成することができるベー
スレス半導体装置の製造方法を提供することである。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のベースレス半導体装置は、電子素子およ
び電子回路を布設した作用面と、この作用面の反対側に
ある非作用面を有する半導体チップと、前記半導体チッ
プの前記作用面に配設されて前記半導体チップの電子素
子および電子回路に電気的に接続されて、前記電子素子
および電子回路を外部と電気的に接続するための複数の
導電部材と、前記半導体チップの作用面上のみに形成さ
れ、前記作用面を外部から気密的に隔離すると共に、各
導電部材の端部を平坦面にして露出させ、前記導電部材
の露出端部の平坦面と同一平面になる平坦な外側表面を
有する第１の樹脂体と、前記半導体チップを挟んで前記
第１の樹脂体と対向し、前記半導体チップの非作用面上
のみに形成されると共に、前記第１の樹脂体と同一の樹
脂製材料からなる第２の樹脂体と、 前記第２の樹脂体上
に粘設された放熱シートと、を備えたことを特徴とす
る。
めに、本発明のベースレス半導体装置は、電子素子およ
び電子回路を布設した作用面と、この作用面の反対側に
ある非作用面を有する半導体チップと、前記半導体チッ
プの前記作用面に配設されて前記半導体チップの電子素
子および電子回路に電気的に接続されて、前記電子素子
および電子回路を外部と電気的に接続するための複数の
導電部材と、前記半導体チップの作用面上のみに形成さ
れ、前記作用面を外部から気密的に隔離すると共に、各
導電部材の端部を平坦面にして露出させ、前記導電部材
の露出端部の平坦面と同一平面になる平坦な外側表面を
有する第１の樹脂体と、前記半導体チップを挟んで前記
第１の樹脂体と対向し、前記半導体チップの非作用面上
のみに形成されると共に、前記第１の樹脂体と同一の樹
脂製材料からなる第２の樹脂体と、 前記第２の樹脂体上
に粘設された放熱シートと、を備えたことを特徴とす
る。
【００１１】
【００１２】また、前記導電部材が導電性金属で作製さ
れた接続バンプであることを特徴とする。
れた接続バンプであることを特徴とする。
【００１３】また、前記導電部材が導電性金属で作製さ
れた半田ボールであることを特徴とする。
れた半田ボールであることを特徴とする。
【００１４】また、前記第１の樹脂体および第２の樹脂
体が樹脂化合物であることを特徴とする。
体が樹脂化合物であることを特徴とする。
【００１５】また、本発明によるベースレス半導体装置
の製造方法は、電子素子および電子回路を備えた作用面
の反対側に非作用面を備える半導体チップを複数形成す
るウエハーを準備し、前記複数の半導体チップのそれぞ
れの前記作用面に前記電子素子および電子回路に電気的
に接続される導電部材を複数配設し、前記半導体チップ
の作用面のみを外部から気密に隔離するように被覆し、
前記導電部材の端部を平坦面にして露出させ、この導電
部材の端部の平坦面と同一平面になる外側表面を有する
第１の樹脂体を形成し、前記半導体チップを挟んで前記
第１の樹脂体と対向し、前記半導体チップの非作用面の
みを被覆すると共に、前記第１の樹脂体と同一の樹脂製
材料からなる第２の樹脂体を形成し、第１の樹脂体と第
２の樹脂体で被覆された複数の半導体チップからなるウ
エハーをダイシング手段で切断して分割し、前記第２の
樹脂体上に放熱シートを粘設する手順を含むことを特徴
とする。
の製造方法は、電子素子および電子回路を備えた作用面
の反対側に非作用面を備える半導体チップを複数形成す
るウエハーを準備し、前記複数の半導体チップのそれぞ
れの前記作用面に前記電子素子および電子回路に電気的
に接続される導電部材を複数配設し、前記半導体チップ
の作用面のみを外部から気密に隔離するように被覆し、
前記導電部材の端部を平坦面にして露出させ、この導電
部材の端部の平坦面と同一平面になる外側表面を有する
第１の樹脂体を形成し、前記半導体チップを挟んで前記
第１の樹脂体と対向し、前記半導体チップの非作用面の
みを被覆すると共に、前記第１の樹脂体と同一の樹脂製
材料からなる第２の樹脂体を形成し、第１の樹脂体と第
２の樹脂体で被覆された複数の半導体チップからなるウ
エハーをダイシング手段で切断して分割し、前記第２の
樹脂体上に放熱シートを粘設する手順を含むことを特徴
とする。
【００１６】そして、前記の製造方法において、前記導
電部材が導電性金属で作製されたコネクティングバンプ
であることを特徴とする。
電部材が導電性金属で作製されたコネクティングバンプ
であることを特徴とする。
【００１７】また、前記導電部材が導電性金属で作製さ
れた半田ボールであることを特徴とする。
れた半田ボールであることを特徴とする。
【００１８】また、前記第１の樹脂体を前記半導体チッ
プの作用面上に形成した後、前記第１の樹脂体および導
電部材に対して平坦化研磨を行うことによって、前記第
１の樹脂体の厚さおよび導電部材の高さを低減させるこ
とを特徴とする。
プの作用面上に形成した後、前記第１の樹脂体および導
電部材に対して平坦化研磨を行うことによって、前記第
１の樹脂体の厚さおよび導電部材の高さを低減させるこ
とを特徴とする。
【００１９】また、前記第１の樹脂体および導電部材の
平坦研磨後、前記半導体チップの非作用面に平坦化研磨
を施して、チップの厚さを薄くすることを特徴とする。
平坦研磨後、前記半導体チップの非作用面に平坦化研磨
を施して、チップの厚さを薄くすることを特徴とする。
【００２０】また、前記第２の樹脂体を半導体チップの
非作用面に形成した後、第２の樹脂体に対して平坦化研
磨を施すことによって、前記第２の樹脂体の厚さを薄く
することを特徴とする。
非作用面に形成した後、第２の樹脂体に対して平坦化研
磨を施すことによって、前記第２の樹脂体の厚さを薄く
することを特徴とする。
【００２１】
【００２２】
【発明の実施の形態】図１は、本発明の実施の形態１に
おける半導体装置１の断面図である。なお、本実施例の
前記半導体装置１は、シリコンウエハーを複数のエリア
に区画して、各エリア毎に１つが形成される。以下、区
画された１つのエリアのウエハー体をチップ１０と称す
る。１つのチップ１０について、本発明の半導体装置１
の構造を説明する。図１に示すように、前記半導体装置
１は、表面である作用面１００およびこの作用面１００
に対して反対側の面である非作用面１０１を備えるチッ
プ１０を含み、前記作用面１００上には複数の電子部品
となる素子および電子回路が設けられている。そしてこ
れらの電子部品および電子回路を接続するための複数の
導電部材とするボンディングパッドや接続点（図示しな
い）を導電性金属で作製された複数の接続バンプ１１を
従来の印刷方式で植え付ける。なお、前記接続点は、前
記作用面１００上に形成するボンディグパッド、導電ト
レース（conductive trace）や接続電極を電気的に接続
した接続端子となる、即ち接続バンプ１１をチップ１０
の作用面１００の接続に植え付けることで、前記チップ
１０の各部品や回路が接続バンプ１１に電気的に接続さ
れ、この接続バンプ１１を介して前記チップ１０が外部
の装置に電気的に接続されるようになる。なお、前記ボ
ンディングパッド或いは、接続パッドおよび接続バンプ
１１の形成は、周知の技術である故、その詳細な説明を
省略する。
おける半導体装置１の断面図である。なお、本実施例の
前記半導体装置１は、シリコンウエハーを複数のエリア
に区画して、各エリア毎に１つが形成される。以下、区
画された１つのエリアのウエハー体をチップ１０と称す
る。１つのチップ１０について、本発明の半導体装置１
の構造を説明する。図１に示すように、前記半導体装置
１は、表面である作用面１００およびこの作用面１００
に対して反対側の面である非作用面１０１を備えるチッ
プ１０を含み、前記作用面１００上には複数の電子部品
となる素子および電子回路が設けられている。そしてこ
れらの電子部品および電子回路を接続するための複数の
導電部材とするボンディングパッドや接続点（図示しな
い）を導電性金属で作製された複数の接続バンプ１１を
従来の印刷方式で植え付ける。なお、前記接続点は、前
記作用面１００上に形成するボンディグパッド、導電ト
レース（conductive trace）や接続電極を電気的に接続
した接続端子となる、即ち接続バンプ１１をチップ１０
の作用面１００の接続に植え付けることで、前記チップ
１０の各部品や回路が接続バンプ１１に電気的に接続さ
れ、この接続バンプ１１を介して前記チップ１０が外部
の装置に電気的に接続されるようになる。なお、前記ボ
ンディングパッド或いは、接続パッドおよび接続バンプ
１１の形成は、周知の技術である故、その詳細な説明を
省略する。
【００２３】次に、前記チップ１０の作用面１００上
に、周知のエポキシ樹脂等の樹脂化合物で第１の樹脂体
１２を形成し、前記第１の樹脂体１２によって、チップ
１０の作用面１００と外部を気密隔離して、外部の湿気
または汚染物がチップ１０の作用面１００上に侵入する
ことを防止する。前記第１の樹脂体１２は、前記接続バ
ンプ１１を被覆し、各接続バンプ１１の端部１１０を第
１の樹脂体１２の外側表面１２０から露出させ、且つ、
各接続バンプ１１の端部１１０と第１の樹脂体１２の外
側表面１２０が同一平面になるように形成する。従っ
て、前記半導体装置１は、前記接続バンプ１１を介して
プリント基板の外部装置（図示なし）と電気的に接続す
ることができる。また、これによって、前記第１の樹脂
体１２の外側表面１２０と接続バンプ１１の端部１１０
が確実に平坦度を備える平面を構成し、前記半導体装置
１を周知の表面粘着技術（ＳＭＴ）またはリフロー（re
flow）技術等で外部装置上に電気的に接続する場合、接
続バンプ１１を介して効果的に外部装置上の対応する接
続箇所に連続させることができる。さらに、第１の樹脂
体１２の温度膨張係数（ＣＴＥ）と一般外部装置（プリ
ント基板等）の熱膨張係数とに大きな差異がない故、表
面粘着またはリフロー作業にて、半導体装置１と外部装
置とを電気的に接続する場合、熱膨張係数の差異による
影響を大幅に低減することができ、また、前記接続バン
プ１１の端部１１０が平坦面を呈する故、検査工程にお
けるテスト作業においてテストプローブ（testprobe）
を確実に接触させることができるので、試験精度の向上
となる。
に、周知のエポキシ樹脂等の樹脂化合物で第１の樹脂体
１２を形成し、前記第１の樹脂体１２によって、チップ
１０の作用面１００と外部を気密隔離して、外部の湿気
または汚染物がチップ１０の作用面１００上に侵入する
ことを防止する。前記第１の樹脂体１２は、前記接続バ
ンプ１１を被覆し、各接続バンプ１１の端部１１０を第
１の樹脂体１２の外側表面１２０から露出させ、且つ、
各接続バンプ１１の端部１１０と第１の樹脂体１２の外
側表面１２０が同一平面になるように形成する。従っ
て、前記半導体装置１は、前記接続バンプ１１を介して
プリント基板の外部装置（図示なし）と電気的に接続す
ることができる。また、これによって、前記第１の樹脂
体１２の外側表面１２０と接続バンプ１１の端部１１０
が確実に平坦度を備える平面を構成し、前記半導体装置
１を周知の表面粘着技術（ＳＭＴ）またはリフロー（re
flow）技術等で外部装置上に電気的に接続する場合、接
続バンプ１１を介して効果的に外部装置上の対応する接
続箇所に連続させることができる。さらに、第１の樹脂
体１２の温度膨張係数（ＣＴＥ）と一般外部装置（プリ
ント基板等）の熱膨張係数とに大きな差異がない故、表
面粘着またはリフロー作業にて、半導体装置１と外部装
置とを電気的に接続する場合、熱膨張係数の差異による
影響を大幅に低減することができ、また、前記接続バン
プ１１の端部１１０が平坦面を呈する故、検査工程にお
けるテスト作業においてテストプローブ（testprobe）
を確実に接触させることができるので、試験精度の向上
となる。
【００２４】第２の樹脂体１３は、チップ１０の非作用
面１０１上に形成され、前記第１の樹脂体１２に対向し
てチップ１０をその間に挟持する。このサンドイッチ式
の構成によって、チップ１０に適当な支持力を与え、如
何なる使用条件においても、前記半導体装置１に充分な
構成強度を持たせる。また、前記チップ１０の上下に設
けられた第２の樹脂体１３および第１の樹脂体１２を同
一の樹脂体化合物で形成したので、両者が温度変化によ
るチップ１０に発生する熱応力が相殺されて、チップ１
０の反り、または剥離現象の発生を防止することがで
き、製品歩留りと信頼性向上に役立つ。
面１０１上に形成され、前記第１の樹脂体１２に対向し
てチップ１０をその間に挟持する。このサンドイッチ式
の構成によって、チップ１０に適当な支持力を与え、如
何なる使用条件においても、前記半導体装置１に充分な
構成強度を持たせる。また、前記チップ１０の上下に設
けられた第２の樹脂体１３および第１の樹脂体１２を同
一の樹脂体化合物で形成したので、両者が温度変化によ
るチップ１０に発生する熱応力が相殺されて、チップ１
０の反り、または剥離現象の発生を防止することがで
き、製品歩留りと信頼性向上に役立つ。
【００２５】よって、本発明の半導体装置１は、ベース
レスまたはフレームレスで使用することが可能である
故、製造原価の削減と、工程簡略化になり、全体の高さ
を低下させて薄型の要求を満足させ、装置自体の面積を
チップ１０と略同じ大きさに縮減する。なお、封止完成
品を直接外部装置上に設置結合して、外部基板との連結
でフリップチップ（flip chip）型半導体装置として使
用することも可能である。
レスまたはフレームレスで使用することが可能である
故、製造原価の削減と、工程簡略化になり、全体の高さ
を低下させて薄型の要求を満足させ、装置自体の面積を
チップ１０と略同じ大きさに縮減する。なお、封止完成
品を直接外部装置上に設置結合して、外部基板との連結
でフリップチップ（flip chip）型半導体装置として使
用することも可能である。
【００２６】なお、半導体装置１の構造強度を向上し、
放熱効果を改善するため、図２に示すように第２の樹脂
体１３上に放熱シート１４を接着することが可能であ
る。前記放熱シート１４は、直接第２の樹脂体１３上に
粘着され、放熱シート１４の厚さ、形状および大きさ等
を限定する必要もなく、需要に基づいて設定すればよ
い。
放熱効果を改善するため、図２に示すように第２の樹脂
体１３上に放熱シート１４を接着することが可能であ
る。前記放熱シート１４は、直接第２の樹脂体１３上に
粘着され、放熱シート１４の厚さ、形状および大きさ等
を限定する必要もなく、需要に基づいて設定すればよ
い。
【００２７】なお、上述の半導体装置１はシリコンウエ
ハーを複数に区画したエリアにそれぞれ形成された後、
ダイシングによって個別体に分割されることは従来の技
術と同一であるので説明を省略する。
ハーを複数に区画したエリアにそれぞれ形成された後、
ダイシングによって個別体に分割されることは従来の技
術と同一であるので説明を省略する。
【００２８】図３は、本発明の実施の形態２における半
導体装置２の断面図である。本実施の形態２の半導体装
置２は、その殆どが前記実施の形態１と同じであり、差
異は実施の形態１の接続バンプ１１を半田ボール２１に
置換したのみである。前記半田ボール２１は、周知のも
のであり、周知の植球技術でチップ２０の作用面２００
上に植え付ける。また、前記半田ボール２１を第１の樹
脂体２２で被覆した後、前記第１の樹脂体２２の端部２
１０を露出させ、端部２１０を平坦化するために、水平
研磨で第１の樹脂体２２部分を研磨して第１の樹脂体２
２の厚さと半田ボール２１の高さを低減させて、図３に
示すように、半田ボール２１の端部２１０の露出面と第
１の樹脂体２２の外側表面２２０が同一の平面になるよ
うに形成する。
導体装置２の断面図である。本実施の形態２の半導体装
置２は、その殆どが前記実施の形態１と同じであり、差
異は実施の形態１の接続バンプ１１を半田ボール２１に
置換したのみである。前記半田ボール２１は、周知のも
のであり、周知の植球技術でチップ２０の作用面２００
上に植え付ける。また、前記半田ボール２１を第１の樹
脂体２２で被覆した後、前記第１の樹脂体２２の端部２
１０を露出させ、端部２１０を平坦化するために、水平
研磨で第１の樹脂体２２部分を研磨して第１の樹脂体２
２の厚さと半田ボール２１の高さを低減させて、図３に
示すように、半田ボール２１の端部２１０の露出面と第
１の樹脂体２２の外側表面２２０が同一の平面になるよ
うに形成する。
【００２９】図４〜図１０は、本発明の実施の形態２に
おける半導体装置の製造方法に係る工程を示す説明図で
ある。本発明の製造方法は、複数の半導体素子（ダイ）
を、区画されたボンディングから封止までの工程を行う
ようにしたので、前記実施例との混乱を避けるため、各
素子に新たな符号を付与して説明する。
おける半導体装置の製造方法に係る工程を示す説明図で
ある。本発明の製造方法は、複数の半導体素子（ダイ）
を、区画されたボンディングから封止までの工程を行う
ようにしたので、前記実施例との混乱を避けるため、各
素子に新たな符号を付与して説明する。
【００３０】図４に示すように、作用面３００およびそ
れに対向する非作用面３０１を備えるウエハー３０を準
備する。前記ウエハー３０は、図中、破線で示す複数の
エリアに区画され、各エリアを１個のチップに割り当て
てそれぞれの半導体装置を作成した後にこの破線に沿っ
てダイシングを行って分割して、複数の個別の半導体装
置が形成されるようにしている。
れに対向する非作用面３０１を備えるウエハー３０を準
備する。前記ウエハー３０は、図中、破線で示す複数の
エリアに区画され、各エリアを１個のチップに割り当て
てそれぞれの半導体装置を作成した後にこの破線に沿っ
てダイシングを行って分割して、複数の個別の半導体装
置が形成されるようにしている。
【００３１】周知の植球技術で複数の半田ボール３１
を、図５に示すように前記ウエハー３０の作用面３００
上の各エリアに植え付け、それぞれ半田ボール３１をウ
エハー３０の各エリアの作用面に設けられた電子素子、
電子回路に電気的に接続する。
を、図５に示すように前記ウエハー３０の作用面３００
上の各エリアに植え付け、それぞれ半田ボール３１をウ
エハー３０の各エリアの作用面に設けられた電子素子、
電子回路に電気的に接続する。
【００３２】その後、図６に示すように、エポキシ樹脂
で構成する第１の樹脂体３２をウエハー３０の作用面３
００上に形成し、前記作用面３００と外部とを気密隔離
すると共に、前記半田ボール３１を被覆する。この形成
法式は、一般の印刷手順或いは粘着方式で行われる。
で構成する第１の樹脂体３２をウエハー３０の作用面３
００上に形成し、前記作用面３００と外部とを気密隔離
すると共に、前記半田ボール３１を被覆する。この形成
法式は、一般の印刷手順或いは粘着方式で行われる。
【００３３】なお、図７は、研磨機Ｐで前記第１の樹脂
体３２および半田ボール３１を研磨で平坦化し、第１の
樹脂体３２の厚さおよび半田ボール３１の高さを所定値
までに低下させ、研磨終了後の前記半田ボール３１の端
部３１０を前記第１の樹脂体３２から露出するように形
成し、且つ、前記端部３１０と第１の樹脂体３２の外側
表面３２０が同一の平面になるようにする。しかし、こ
のステップにおいて、前記半田ボール３１が前記接続バ
ンプで置換される場合、被覆工程において前記接続バン
プ形成時の高さと第１の樹脂体３２の厚さを適宜に制御
すれば、その後の研磨処理を省略することができる。
体３２および半田ボール３１を研磨で平坦化し、第１の
樹脂体３２の厚さおよび半田ボール３１の高さを所定値
までに低下させ、研磨終了後の前記半田ボール３１の端
部３１０を前記第１の樹脂体３２から露出するように形
成し、且つ、前記端部３１０と第１の樹脂体３２の外側
表面３２０が同一の平面になるようにする。しかし、こ
のステップにおいて、前記半田ボール３１が前記接続バ
ンプで置換される場合、被覆工程において前記接続バン
プ形成時の高さと第１の樹脂体３２の厚さを適宜に制御
すれば、その後の研磨処理を省略することができる。
【００３４】図８に示すように、第１の樹脂体３２形成
後、ウエハー３０には第１の樹脂体３２に充分な支持性
が与えられるので、前記ウエハー３０の非作用面３０１
を研磨機Ｐで水平研磨して前記ウエハー３０の厚さを薄
くすることができると共に、ウエハー３０に亀裂は発生
せず、作用面３００上の電子素子と電子回路を傷つける
こともなく、封止完了後の製品の全体の高さがさらに低
下される。しかし、ウエハー３０工程における技術が前
記ウエハー３０の形成において必要厚さ、またはウエハ
ー３０自体が既に十分に薄いもので製品薄型化の要求に
影響しない場合は、この非作用面３０１を研磨するステ
ップを削除する。
後、ウエハー３０には第１の樹脂体３２に充分な支持性
が与えられるので、前記ウエハー３０の非作用面３０１
を研磨機Ｐで水平研磨して前記ウエハー３０の厚さを薄
くすることができると共に、ウエハー３０に亀裂は発生
せず、作用面３００上の電子素子と電子回路を傷つける
こともなく、封止完了後の製品の全体の高さがさらに低
下される。しかし、ウエハー３０工程における技術が前
記ウエハー３０の形成において必要厚さ、またはウエハ
ー３０自体が既に十分に薄いもので製品薄型化の要求に
影響しない場合は、この非作用面３０１を研磨するステ
ップを削除する。
【００３５】図９は、前記ウエハー３０の非作用面３０
１上にエポキシ樹脂の第２の樹脂体３３を形成する。こ
の場合の形成厚さは、第１の樹脂体３２と共に充分な構
成強度を前記ウエハー３０に与えるように制御する。若
し、使用される材料またはウエハー３０表面上に配設さ
れる素子によって、第２の樹脂体３３の厚さを所定値に
制御できない場合は、研磨処理で薄型化する。
１上にエポキシ樹脂の第２の樹脂体３３を形成する。こ
の場合の形成厚さは、第１の樹脂体３２と共に充分な構
成強度を前記ウエハー３０に与えるように制御する。若
し、使用される材料またはウエハー３０表面上に配設さ
れる素子によって、第２の樹脂体３３の厚さを所定値に
制御できない場合は、研磨処理で薄型化する。
【００３６】図１０において、ダイシング装置を用い
て、前述の破線に沿って封止済みのウエハー３０を切断
して、前記第１の樹脂体３２、ウエハー３０および第２
の樹脂体３３で構成された結合体のそれぞれの個別の半
導体装置３を得る。
て、前述の破線に沿って封止済みのウエハー３０を切断
して、前記第１の樹脂体３２、ウエハー３０および第２
の樹脂体３３で構成された結合体のそれぞれの個別の半
導体装置３を得る。
【００３７】なお、図９に示す第２の樹脂体３３の成型
ステップが終了した時点で、第１の樹脂体３２、ウエハ
ー３０および第２の樹脂体３３で構成された結合体をダ
イシング装置で前述の破線に沿って所定の深さに切込ん
で溝を形成して、不完全切断にしてもよい。この場合、
各切込み溝の深さは、第１の樹脂体３２およびウエハー
３０のみを切断、または、ウエハー３０および第２の樹
脂体３３のみを切断してウエハー３０の１個分を１バッ
チとして検査工程に移し、検査工程で半導体装置３に対
する電気および機能テストを行う。この場合、不完全切
断状態の半導体装置３のそれぞれのチップユニットは切
込み溝で互いに隔離された非連結状の単体である故、高
周波テストにおいてもクロストーク（cross talk）を発
生することがなく、試験の信頼性に影響しない。また、
第２の樹脂体３３をウエハー３０の非作用面３０１上に
形成する前に、ウエハー３０のみを切断して、前記の不
完全切断を実施することも可である。この場合、第２の
樹脂体３３を形成した後、第１の樹脂体３２または第２
の樹脂体３３を再度切断する必要もなく、高周波試験を
実施する。この場合でも、クロストークによる干渉は発
生しない。
ステップが終了した時点で、第１の樹脂体３２、ウエハ
ー３０および第２の樹脂体３３で構成された結合体をダ
イシング装置で前述の破線に沿って所定の深さに切込ん
で溝を形成して、不完全切断にしてもよい。この場合、
各切込み溝の深さは、第１の樹脂体３２およびウエハー
３０のみを切断、または、ウエハー３０および第２の樹
脂体３３のみを切断してウエハー３０の１個分を１バッ
チとして検査工程に移し、検査工程で半導体装置３に対
する電気および機能テストを行う。この場合、不完全切
断状態の半導体装置３のそれぞれのチップユニットは切
込み溝で互いに隔離された非連結状の単体である故、高
周波テストにおいてもクロストーク（cross talk）を発
生することがなく、試験の信頼性に影響しない。また、
第２の樹脂体３３をウエハー３０の非作用面３０１上に
形成する前に、ウエハー３０のみを切断して、前記の不
完全切断を実施することも可である。この場合、第２の
樹脂体３３を形成した後、第１の樹脂体３２または第２
の樹脂体３３を再度切断する必要もなく、高周波試験を
実施する。この場合でも、クロストークによる干渉は発
生しない。
【００３８】以上、本発明の具体的な実施例の図示に就
いて説明したが、本発明は実施例に制限されるものでは
ない。その他の如何なる本発明の主旨および技術におい
て成しうる同等効果の変化と修飾は、特許請求の範囲に
含まれる。
いて説明したが、本発明は実施例に制限されるものでは
ない。その他の如何なる本発明の主旨および技術におい
て成しうる同等効果の変化と修飾は、特許請求の範囲に
含まれる。
【００３９】
【発明の効果】以上に説明したように、本発明によれ
ば、半導体装置において、チップ載置用の基板を不要と
したので、半導体装置全体の厚さを薄くすることができ
ると共に、半導体装置と外部の装置とを電気的接続する
ための導電部材の端部を平坦面にし、この端部の平坦面
を半導体素子の被覆体の外側表面と同一平面になるよう
にしたので、接続端子となる導電部材が半導体装置の表
面から突出する部分がなく、半導体装置を外部装置に表
面実装した場合の全体の高さが低くなる。さらに上述の
導電部材の端部を平坦面にしたことは、外部装置に表面
実装する場合に各接続点の電気的接続が確保され、接続
不良を著しく低減する効果がある。
ば、半導体装置において、チップ載置用の基板を不要と
したので、半導体装置全体の厚さを薄くすることができ
ると共に、半導体装置と外部の装置とを電気的接続する
ための導電部材の端部を平坦面にし、この端部の平坦面
を半導体素子の被覆体の外側表面と同一平面になるよう
にしたので、接続端子となる導電部材が半導体装置の表
面から突出する部分がなく、半導体装置を外部装置に表
面実装した場合の全体の高さが低くなる。さらに上述の
導電部材の端部を平坦面にしたことは、外部装置に表面
実装する場合に各接続点の電気的接続が確保され、接続
不良を著しく低減する効果がある。
【図１】本発明の実施の形態１における半導体装置の断
面図である。
面図である。
【図２】本発明の実施の形態１における半導体装置の第
２の樹脂体上に放熱シートを付加した場合の断面図であ
る。
２の樹脂体上に放熱シートを付加した場合の断面図であ
る。
【図３】本発明の実施の形態２における半導体装置の断
面図である。
面図である。
【図４】本発明の実施の形態２における半導体装置の製
造方法の工程を示す説明図である。
造方法の工程を示す説明図である。
【図５】本発明の実施の形態２における半導体装置の製
造方法の工程を示す説明図である。
造方法の工程を示す説明図である。
【図６】本発明の実施の形態２における半導体装置の製
造方法の工程を示す説明図である。
造方法の工程を示す説明図である。
【図７】本発明の実施の形態２における半導体装置の製
造方法の工程を示す説明図である。
造方法の工程を示す説明図である。
【図８】本発明の実施の形態２における半導体装置の製
造方法の工程を示す説明図である。
造方法の工程を示す説明図である。
【図９】本発明の実施の形態２における半導体装置の製
造方法の工程を示す説明図である。
造方法の工程を示す説明図である。
【図１０】本発明の実施の形態２における半導体装置の
製造方法の工程を示す説明図である。
製造方法の工程を示す説明図である。
１、２、３…半導体装置
１０、２０…チップ
３０…ウエハー
１００、２００、３００…作用面
１０１、３０１…非作用面
１１…接続バンプ
１１０、２１０、３１０…端部
１２、２２、３２…第１の樹脂体
１２０、２２０、３２０…外側表面
１３、３３…第２の樹脂体
１４…放熱シート
２１、３１…半田ボール
Ｐ…研磨機
フロントページの続き
(56)参考文献 特開 平10−256427（ＪＰ，Ａ)
特開 平３−94438（ＪＰ，Ａ)
特開 平11−176878（ＪＰ，Ａ)
特開2000−208559（ＪＰ，Ａ)
特開2000−216413（ＪＰ，Ａ)
特開2002−76181（ＪＰ，Ａ)
特開2002−100709（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12 - 23/15
Claims (10)
- 【請求項１】電子素子および電子回路を布設した作用面
と、この作用面の反対側にある非作用面を有する半導体
チップと、 前記半導体チップの前記作用面に配設されて前記半導体
チップの電子素子および電子回路に電気的に接続され
て、前記電子素子および電子回路を外部と電気的に接続
するための複数の導電部材と、 前記半導体チップの作用面上のみに形成され、前記作用
面を外部から気密的に隔離すると共に、各導電部材の端
部を平坦面にして露出させ、前記導電部材の露出端部の
平坦面と同一平面になる平坦な外側表面を有する第１の
樹脂体と、前記半導体チップを挟んで前記第１の樹脂体と対向し、
前記半導体チップの非作用面上のみに形成されると共
に、前記第１の樹脂体と同一の樹脂製材料からなる第２
の樹脂体と、 前記第２の樹脂体上に粘設された放熱シートと、 を備えたことを特徴とするベースレス半導体装置。 - 【請求項２】前記導電部材が導電性金属で作製された接
続バンプであることを特徴とする請求項１に記載のベー
スレス半導体装置。 - 【請求項３】前記導電部材が導電性金属で作製された半
田ボールであることを特徴とする請求項１に記載のベー
スレス半導体装置。 - 【請求項４】前記第１の樹脂体および第２の樹脂体が樹
脂化合物であることを特徴とする請求項１に記載のベー
スレス半導体装置。 - 【請求項５】電子素子および電子回路を備えた作用面の
反対側に非作用面を備える半導体チップを複数形成する
ウエハーを準備し、 前記複数の半導体チップのそれぞれの前記作用面に前記
電子素子および電子回路に電気的に接続される導電部材
を複数配設し、 前記半導体チップの作用面のみを外部から気密に隔離す
るように被覆し、前記導電部材の端部を平坦面にして露
出させ、この導電部材の端部の平坦面と同一平面になる
外側表面を有する第１の樹脂体を形成し、前記半導体チップを挟んで前記第１の樹脂体と対向し、
前記半導体チップの非作用面のみを被覆すると共に、前
記第１の樹脂体と同一の樹脂製材料からなる第２の樹脂
体を形成し、 第１の樹脂体と第２の樹脂体で被覆された複数の半導体
チップからなるウエハーをダイシング手段で切断して分
割し、前記第２の樹脂体上に放熱シートを粘設する手順
を含むことを特徴とするベースレス半導体装置の製造方
法。 - 【請求項６】前記導電部材が導電性金属で作製されたコ
ネクティングバンプであることを特徴とする請求項５に
記載のベースレス半導体装置の製造方法。 - 【請求項７】前記導電部材が導電性金属で作製された半
田ボールであることを特徴とする請求項５に記載のベー
スレス半導体装置の製造方法。 - 【請求項８】前記第１の樹脂体を前記半導体チップの作
用面上に形成した後、前記第１の樹脂体および導電部材
に対して平坦化研磨を行うことによって、前記第１の樹
脂体の厚さおよび導電部材の高さを低減させることを特
徴とする請求項５に記載のベースレス半導体装置の製造
方法。 - 【請求項９】前記第１の樹脂体および導電部材の平坦研
磨後、前記半導体チップの非作用面に平坦化研磨を施し
て、チップの厚さを薄くすることを特徴とする請求項８
に記載のベースレス半導体装置の製造方法。 - 【請求項１０】前記第２の樹脂体を半導体チップの非作
用面に形成した後、第２の樹脂体に対して平坦化研磨を
施すことによって、前記第２の樹脂体の厚さを薄くする
ことを特徴とする請求項５に記載のベースレス半導体装
置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW089121162A TW469609B (en) | 2000-10-11 | 2000-10-11 | Chipless package semiconductor device and its manufacturing method |
| TW89121162 | 2000-10-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134651A JP2002134651A (ja) | 2002-05-10 |
| JP3474858B2 true JP3474858B2 (ja) | 2003-12-08 |
Family
ID=21661494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001038896A Expired - Fee Related JP3474858B2 (ja) | 2000-10-11 | 2001-02-15 | ベースレス半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20020041039A1 (ja) |
| JP (1) | JP3474858B2 (ja) |
| TW (1) | TW469609B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3855900B2 (ja) * | 2002-09-25 | 2006-12-13 | 松下電工株式会社 | 半導体装置の製造方法 |
| JP2004335915A (ja) | 2003-05-12 | 2004-11-25 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR100546372B1 (ko) * | 2003-08-28 | 2006-01-26 | 삼성전자주식회사 | 웨이퍼 레벨 칩 사이즈 패키지의 제조방법 |
| JP4728033B2 (ja) * | 2005-04-19 | 2011-07-20 | 株式会社ディスコ | 半導体ウエーハの加工方法 |
| US7273768B2 (en) * | 2005-08-30 | 2007-09-25 | Mutual-Pak Technology Co. Ltd. | Wafer-level package and IC module assembly method for the wafer-level package |
| JP5103731B2 (ja) * | 2005-12-12 | 2012-12-19 | 三菱電機株式会社 | モールドパッケージ |
| KR100817073B1 (ko) * | 2006-11-03 | 2008-03-26 | 삼성전자주식회사 | 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지 |
| JP5478009B2 (ja) | 2007-11-09 | 2014-04-23 | 株式会社フジクラ | 半導体パッケージの製造方法 |
| TWI638845B (zh) * | 2015-11-04 | 2018-10-21 | 日商琳得科股份有限公司 | 熱固化性樹脂膜與第二保護膜形成膜的組件、熱固化性樹脂膜、第一保護膜形成用片以及半導體晶圓用第一保護膜的形成方法 |
| EP3878004A4 (en) * | 2018-11-06 | 2022-10-19 | Shenzhen Xpectvision Technology Co., Ltd. | METHODS OF PACKAGING SEMICONDUCTOR DEVICES |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3258764B2 (ja) * | 1993-06-01 | 2002-02-18 | 三菱電機株式会社 | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 |
| US5866953A (en) * | 1996-05-24 | 1999-02-02 | Micron Technology, Inc. | Packaged die on PCB with heat sink encapsulant |
| US5894173A (en) * | 1996-11-27 | 1999-04-13 | Texas Instruments Incorporated | Stress relief matrix for integrated circuit packaging |
| US6104093A (en) * | 1997-04-24 | 2000-08-15 | International Business Machines Corporation | Thermally enhanced and mechanically balanced flip chip package and method of forming |
| JP2001510944A (ja) * | 1997-07-21 | 2001-08-07 | アギラ テクノロジーズ インコーポレイテッド | 半導体フリップチップ・パッケージおよびその製造方法 |
| KR20010090354A (ko) * | 1999-03-26 | 2001-10-18 | 가나이 쓰토무 | 반도체 모듈 및 그 실장 방법 |
| MY140714A (en) * | 1999-07-08 | 2010-01-15 | Sunstar Engineering Inc | Underfilling material for semiconductor package |
| JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US6342730B1 (en) * | 2000-01-28 | 2002-01-29 | Advanced Semiconductor Engineering, Inc. | Low-pin-count chip package and manufacturing method thereof |
| KR100370231B1 (ko) * | 2000-06-13 | 2003-01-29 | 페어차일드코리아반도체 주식회사 | 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지 |
| US6512295B2 (en) * | 2001-03-01 | 2003-01-28 | International Business Machines Corporation | Coupled-cap flip chip BGA package with improved cap design for reduced interfacial stresses |
-
2000
- 2000-10-11 TW TW089121162A patent/TW469609B/zh active
-
2001
- 2001-02-15 JP JP2001038896A patent/JP3474858B2/ja not_active Expired - Fee Related
- 2001-08-29 US US09/942,416 patent/US20020041039A1/en not_active Abandoned
-
2002
- 2002-09-24 US US10/254,199 patent/US20030020183A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020041039A1 (en) | 2002-04-11 |
| US20030020183A1 (en) | 2003-01-30 |
| JP2002134651A (ja) | 2002-05-10 |
| TW469609B (en) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US7615859B2 (en) | Thin semiconductor package having stackable lead frame and method of manufacturing the same | |
| US6844619B2 (en) | Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same | |
| US7205178B2 (en) | Land grid array packaged device and method of forming same | |
| US7528005B2 (en) | Method of manufacturing chip size package semiconductor device without intermediate substrate | |
| US6746898B2 (en) | Integrated chip package structure using silicon substrate and method of manufacturing the same | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| KR20010080201A (ko) | 반도체장치 및 그 제조방법 | |
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6677219B2 (en) | Method of forming a ball grid array package | |
| JP3474858B2 (ja) | ベースレス半導体装置およびその製造方法 | |
| US6979907B2 (en) | Integrated circuit package | |
| JP4034468B2 (ja) | 半導体装置の製造方法 | |
| US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
| JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20090036948A (ko) | Ｂｇａ 패키지 및 그의 제조 방법 | |
| JP2001007238A (ja) | ウエハーレベルの集積回路装置のパッケージ方法 | |
| TWI612587B (zh) | 一種無基板半導體封裝製造方法 | |
| JP4439339B2 (ja) | 半導体装置およびその製造方法 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| TW421855B (en) | Packaging method of wafer level integrated circuit device | |
| JP4452767B2 (ja) | 半導体装置およびその製造方法 | |
| CN100378977C (zh) | 无晶片承载件的半导体装置及其制法 | |
| JPH08181165A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |