DE102004029765A1 - Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten - Google Patents

Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten Download PDF

Info

Publication number
DE102004029765A1
DE102004029765A1 DE102004029765A DE102004029765A DE102004029765A1 DE 102004029765 A1 DE102004029765 A1 DE 102004029765A1 DE 102004029765 A DE102004029765 A DE 102004029765A DE 102004029765 A DE102004029765 A DE 102004029765A DE 102004029765 A1 DE102004029765 A1 DE 102004029765A1
Authority
DE
Germany
Prior art keywords
substrate
die
bga
die package
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004029765A
Other languages
English (en)
Inventor
Martin Dr. Rer. Nat. Reiss
Anton Dipl.-Ing. Legen
Manuel Dr. Carmona
Steffen Kroehnert
Carsten Bender
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004029765A priority Critical patent/DE102004029765A1/de
Priority to US11/158,282 priority patent/US20050285247A1/en
Publication of DE102004029765A1 publication Critical patent/DE102004029765A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Der Erfindung, die ein subtratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten zur elektrischen Verbindung des Packages mit einem Modul (Leiterplatte) betrifft, welches im Wesentlichen aus einem Substrat und zumindest einem darauf montierten und verkapselten Die besteht, liegt die Aufgabe zugrunde, eine Anordnung eines solchen Die-Packages anzugeben, welche eine Verbesserung der Zuverlässigkeit der Lötverbindungen des Packages mit einem Modul ermöglicht und dabei die bekannten Nachteile und Grenzen hinsichtlich des Materialmatchings, des BGA-Designs und der notwendigen Anforderungen an die Materialkomponenten des Packages überwindet sowie konstengünstig und mit den vorhandenen Anlagen und Prozessen herstellbar ist. Zur Lösung dieser Aufgabenstellung wird ein Die-Package dargestellt, welches ein Substrat, bestehend aus drei Layern, umfasst, wobei dessen mittlerer Layer aus einem flexiblen Material ausgeführt ist.

Description

  • Die Erfindung betrifft ein substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten, im Wesentlichen bestehend aus einem Substrat und zumindest einem Die, wobei der Die auf der ersten Seite des Substrat mittels Die-Attach-Material befestigt ist, wobei das Substrat auf seiner dem Die gegenüber liegenden zweiten Seite mit auf Kontaktpads montierten Lötkugeln (Balls) zur elektrischen Verbindung mit Leiterplatten versehen ist und wobei der Die und das Substrat auf der Die-Seite mit einer Moldkappe verkapselt sind. Es versteht sich, dass auch mehrere Dies oder auch mehrere solcher Die-Packages auf einem gemeinsamen Substratstreifen (Matrixstreifen) angeordnet werden können.
  • Die Verkapselung des Dies (Halbleiterchip) und des Bondkanals dient dem Schutz des Packages und einem besseren Handling in der weiteren Verarbeitung. Dafür ist der Die entweder vollständig (Rückseitenschutz) oder zumindest umlaufend an seinen Seitenflächen (Kantenschutz) mit einer Vergussmasse (Moldcompound) umgeben. Die Verkapselung stellt eine feste Verbindung zwischen der Vergussmasse und dem Die sowie der Vergussmasse und dem Substrat her, so dass Die und Substrat neben der Verbindung mittels Die-Attach-Material auch über die Vergussmasse mechanisch verbunden sind.
  • Das Substrat solcher Die-Packages besteht aus einem üblichen PCB (Printed Circuit Board, d.h. einer gedruckten Leiterplatte), vorzugsweise aus einem auf Kunstharz basierendem Glasfaserlaminat. Dieses Material weist eine hohe Festigkeit und einen thermischen Ausdehnungskoeffizienten aus, welcher ein Vielfaches des Ausdehnungskoeffizienten des Dies beträgt.
  • Aufgrund der so fest gefügten, sich in ihrem Ausdehnungsverhalten stark unterscheidenden Materialien des Substrats (Kunstharz) und des Dies (Silizium), zeigt das Package insbesondere unter Temperaturlast, wie sie beispielsweise bei Temperaturwechseltests und dem BurnIn (künstliche Voralterung) auftreten, ein mit einem Bimetalleffekt vergleichbares Wölbungsverhalten (Warpage). Das Wölbungsverhalten führt zu erheblichen Zuverlässigkeitsproblemen hauptsächlich aufgrund von unter der mechanischen Belastung abreißenden Lötkugeln, da mittels der über die Die-Fläche flächig verteilten Balls eine ganzflächige Materialverbindung zwischen Die und Substrat hergestellt ist. Die unter mechanischem Stress abreißenden Lötverbindungen können bis zum Totalausfall des Bauelements führen. Dieses Problem wirkt sich insbesondere bei sehr großen Dies aus, da hier aufgrund der größeren möglichen Wölbung die Kräfte auf die Lötkugeln in kritischen Positionen besonders groß sind.
  • Diesen Zuverlässigkeitsproblemen kann auf verschiedene Weise begegnet werden. Substratseitig ist die Verwendung von geeigneten, Spannungen aufnehmenden Die-Attach-Materialien mit einer Mindestdicke möglich. Diesem Stressausgleich sind jedoch wegen der Prozessierbarkeit des Materials, insbesondere ab einer bestimmten Dicke, wegen der hohen Wasseraufnahmefähigkeit des Die-Attach-Materials und auch aus Kostengründen Grenzen gesetzt.
  • Auch die Verkapselung des Die-Packages kann bis zu einem gewissen Maß dem Wölbungsverhalten entgegenwirken und so die elektrischen Kontakte entlasten. Dafür ist die Verwendung hochflexibler Vergussmassen erforderlich, was jedoch den Nachteil hat, dass sich die Benetzungsfähigkeit und somit die Zuverlässigkeit der mechanischen Verbindung zwischen Vergussmasse und Substrat verschlechtern. Außerdem kann die vollständige Verkapselung des Dies zum Beispiel aus Platzgründen nicht überall in dem erforderlichen Maß eingesetzt werden.
  • Modulseitig wird dem beschriebenen Zuverlässigkeitsproblem mit unterschiedlichem Resultat dadurch begegnet, dass die Anordnung der elektrischen Kontakte zwischen Substrat und Modul der bei definierter Temperatur- oder mechanischer Belastung festgestellten Verteilung der ausgefallenen Kontakte angepasst wurde. Solche Designänderungen beim Ballout des Packages sind jedoch nur im Rahmen jener Maßgaben möglich, welche sich insbesondere aus den Anforderungen der elektrischen Kontaktierung ergeben, und führen ebenso wie spezielle Lötstoppmasken oder ein gezieltes Paddesign nur für ausgewählte Fälle zu einem befriedigendem Ergebnis.
  • Des Weiteren ist eine gezielte Verringerung des Wölbungsverhaltens durch Modifizierungen der Materialkombinationen innerhalb des Packages möglich, jedoch nur in den Grenzen, welche die immer noch vorhandenen Materialpaarungen zulassen. Sowohl die miteinander in Kontakt stehenden Materialien des Dies und der Vergussmasse als auch die der Vergussmasse und des Substrates und nicht zuletzt weitere Kombinationen, beispielsweise mit dem Modul, weisen trotzdem deutliche Differenzen in den thermischen Ausdehnungskoeffizienten auf und bedingen somit ein Wölben des Packages. Es ist allerdings schon aus Zeitgründen nicht möglich, eine ständige Anpassung der Montagematerialien an die Die-Größe vorzunehmen, da die Anpassung von Materialien immer eine sehr große Vorlaufzeit erfordert.
  • Die Anpassung des Materials des PCB hinsichtlich seiner thermischen Ausdehnung ist beispielsweise aus der deutschen Offenlegungsschrift 39 20 637 bekannt. Danach wird der Ausdehnungskoeffizient einer Mehrschichtleiterplatte oder eines Laminats, gegebenenfalls auch richtungsabhängig, dadurch eingestellt, dass in die Leiterplatte ein Layer aus einem Flüssigkristall-Polymer eingefügt wird. Der negative thermische Ausdehnungskoeffizient und der hohe Young-Modul der in dieser Schrift beschriebenen Flüssigkristall-Polymere erlaubt ein Laminat sowie daraus hergestellter Mehrschicht-Leiterplatten mit genau eingestelltem thermischen Ausdehnungskoeffizienten. Jedoch sind solche Leiterplatten aufgrund des hochwertigen Materials sehr kos tenintensiv und kommen bereits aus diesem Grund als Substrat für Die-Packages nicht in Betracht.
    •
  • Somit liegt der Erfindung die Aufgabe zugrunde, eine solche Anordnung eines substratbasierten Die-Packages mit BGA- oder BGA-ähnlichen Komponenten anzugeben, die zu einer Verbesserung der Zuverlässigkeit der Lötverbindungen des Packages mit einem Modul führt und dabei die beschriebenen Nachteile und Grenzen überwindet sowie kostengünstig und mit den vorhandenen Anlagen und Prozessen herstellbar sind.
  • Diese Aufgabenstellung wird erfindungsgemäße dadurch gelöst, dass das Substrat aus drei Layern besteht, wobei der mittlere Layer aus einem flexiblen Material ausgeführt ist. Hierbei dient der mittlere Layer aufgrund seiner flexiblen Eigenschaften in gewissem Maße der Entkopplung zwischen dem oberen Layer, welcher mittels Die-Attach-Material flächig mit dem Die verbunden ist, und dem unteren Layer, welcher mittels der Balls flächig mit dem Modul verbunden ist, indem der mittlere Layer aus dem Wölbungsverhalten resultierende Spannungsmomente aufnehmen kann.
  • Die Flexibilität des Layermaterials ist zu diesem Zweck entsprechend der zu erwartenden Belastung, zum Beispiel entsprechend der Die-Größe einzustellen. Entsprechend der Möglichkeiten zur Einstellung der Flexibilität und der möglichen minimalen Dicken des oberen und des unteren Layers hinsichtlich der Prozessierbarkeit ergibt sich eine Gesamtdicke des Substrats, die gleich oder nur geringfügig größer ist, als die Dicke der bisher üblichen Substrate. Für eine Verstärkung der Entkopplung ist auch die weitere Unterteilung des Substrats in mehr als drei Layer möglich, wobei sich Günstigerweise die erfindungsgemäße Abfolge des flexiblen und eines starren Layers stets wiederholt.
  • Es versteht sich, dass der obere und/oder der untere oder ein weiterer nichtflexibler Layer auch aus einer mehrschichtigen, metallisierten Leiterplatte ausgeführt sein kann, sofern es beispielsweise für eine komplexe Umverdrahtung erforderlich oder aus anderen Gründen günstig ist.
  • Die durch den flexiblen Layer erfolgende Stressaufnahme innerhalb des Substrats kann zusätzlich und unabhängig von den bekannten, eingangs beschriebenen Maßnahmen zur Verringerung der auf die Lötverbindung wirkenden Stressmomente vorgenommen werden. So gestattet es die erfindungsgemäße Ausführung des Substrats insbesondere, die Dicke des Die-Attach-Materials zu optimieren, so dass zum Beispiel die mit diesem Material in das Die-Package eingebrachte Feuchtigkeit und dessen Wasseraufnahme verringert werden können. Da beides erheblichen Einfluss auf die Temperaturbeständigkeit des Packages hat, führt diese Maßnahme ebenfalls zur Verbesserung der Zuverlässigkeit des Die-Packages.
  • Die erfindungsgemäße Unterteilung des Substrats in zumindest drei Layer gestattet es außerdem, erprobte und kostengünstige Materialien zu verwenden, beispielsweise entsprechend besonders günstiger Ausgestaltungen der Erfindung, ausschließlich auf Kunstharz basierendes Glasfaserlaminat oder dieses Laminat zumindest für die nichtflexiblen oberen und unteren Layer im Verbund mit Klebematerial für den mittleren Layer einzusetzen.
  • Im Unterschied zu den bekannten Mehrschichtsubstraten, deren benachbarte Einzelschichten stets durch eine dazwischen angeordnete, elektrisch wirksame Kupferschicht getrennt sind, sollen die einzelnen Layer erfindungsgemäß ohne metallische Zwischenlage miteinander verpresst werden, so dass im Übergangsbereich zwischen den Layern ein erhöhter Kunstharzanteil vorliegt, welcher in dieser Ausgestaltung als flexibler mittlerer Layer dient und damit in der Lage ist, aus dem Warpage-Verhalten des Die-Packages resultierenden mechanischen Stress aufzunehmen. Von besonderem Vorteil erweist es sich dabei, dass die Gesamtdicke des aus den drei Layern bestehenden Substrats ungefähr die gleiche Dicke aufweisen kann, wie ein übliches Einlagensubstrat und dennoch die beschriebenen mechanisch ausgleichenden Eigenschaften hat.
  • Ist die zu erwartende Stressbelastung sehr hoch, kann der stressausgleichende Effekt durch einen mittleren Layer aus Klebematerial noch besonders verstärkt werden. Hinzu kommt, dass die Verwendung von Klebematerial für den mittleren Layer sehr kostengünstig und sicher prozessierbar und das Material vor allem hinsichtlich seiner mechanischen und thermischen Eigenschaften sehr gut einstellbar ist. So lässt sich beispielsweise durch geeignete Füllerstoffe ein definierter thermischer Ausdehnungskoeffizient oder die Standfestigkeit im erwärmten Zustand einstellen.
  • Es können ebenso Partikel zur Herstellung einer gleichmäßigen Layerdicke in das Layermaterial eingebracht werden, wie es eine weitere Ausgestaltung der Erfindung vorsieht. Mit der Gewährleistung einer gleichmäßigen Layerdicke werden lokale Spannungsspitzen innerhalb des flexiblen Layers und somit ein lokales Abreißen verhindert.
  • Ein vermehrter, die Temperaturbeständigkeit beeinflussender Feuchteeintrag in das Package durch das Klebematerial des mittleren Layers ist nicht zu erwarten, da im Unterschied zu dem Die-Attach-Material das Layermaterial nicht im Inneren des Packages verkapselt ist, sondern eine Diffusion über die seitlichen Begrenzungsflächen des Substrats nach außen erfolgen kann.
  • Die Entkopplung des oberen von dem unteren Layer gestattet es darüber hinaus, dass zumindest der obere, dem Die zugewandte Layer aus einem Material ausgeführt ist, dessen mechanische und/oder thermische Eigenschaften dem Die-Material angepasst ist. Auf diese Weise wird die mechanische Belastung von der Verbindung zwischen Die und Substrat auf den oder die mittleren, stressableitenden Layer des Substrats verlagert, wo, wie soeben dargestellt, mittels Einstellung der Materialeigenschaften und/oder Layeranzahl eine größere Bandbreite der Möglich keiten zur Anpassung an die mechanische Belastung zur Verfügung steht.
  • Sofern das Substrat entsprechend einer weiteren Ausgestaltung der Erfindung zumindest ballseitig eine Lötstoppmaske aufweist, sind mittels geeigneten Lötstoppmaskendesigns zusätzliche Maßnahmen zur Verbesserung der Zuverlässigkeit der Lötverbindungen ausführbar, wie zum Beispiel eine richtungsabhängige Aussteifung oder eine Klammerung der Pads.
  • Zur elektrischen Verbindung des Dies mit den Balls des Substrates kann das erfindungsgemäße Substrat entweder mit elektrischen Durchkontakten (Vias) oder mit einem Bondkanal ausgestattet sein. Wenn das Substrat Vias aufweist, sind der Flexibilität des mittleren Layers Grenzen gesetzt, da bei sehr flexiblem Layermaterial die Gefahr besteht, dass die Vias aufgrund der auftretenden Scherkräfte reißen. Aus diesem Grund kommt diese Ausführung bei geringeren zu erwartenden Spannungen im mittleren Layer zur Anwendung, während es bei großen Spannungen von besonderem Vorteil ist, wenn das Substrat einen Bondkanal aufweist und die elektrische Verbindung des mit der aktiven Seite nach unten (Face-down) auf dem Substrat montierten Dies mit den Balls mittels Drahtbrücken durch den Bondkanal erfolgt. Diese Kontaktierung ist in der Lage, seitliche Verschiebungen der oberen und unteren Layer gegeneinander auch in größerem Maße auszugleichen. Zum Schutz der Drahtbrücken wird in dieser Ausführung bekanntermaßen der Bondkanal ebenfalls mit einem Moldcompound ausgefüllt.
    •
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. Die zugehörige Zeichnung zeigt die schematische Darstellung eines Vertikalschnittes durch ein erfindungsgemäßes Die-Package, in der Ausführung als Bord-On-Chip-Package, wobei hauptsächlich die zeichnungsgemäß rechte Hälfte des Die-Packages dargestellt und die linke Hälfte in gleicher Weise ausgebildet ist.
  • Gemäß der Fig. besteht das Die-Package im Wesentlichen aus einem Substrat 1, auf welchem oberseitig ein Die 2 montiert ist und welches unterseitig rasterartig angeordnete Balls 3 zur Herstellung der Lötverbindung mit einem nicht näher dargestellten Modul aufweist. Das Substrat 1 ist im dargestellten Ausführungsbeispiel nur geringfügig größer als der Die 2. Der Die 2 ist Face-down so mittels einer Klebstoffschicht 4 auf dem Substrat 1 montiert, dass seine zentralen Kontaktreihen 5 in einen mittigen Bondkanal 6 des Substrats 1 ragen. Mittels Drahtbrücken 7 sind die zentralen Kontaktreihen 5 mit einer Umverdrahtungsebene (Redistribution-Layer) 8 verbunden, welcher als strukturierte Metallisierung auf der Unterseite des Substrats 1 ausgeführt ist und die Drahtbrücken 7 mit den Balls 3 elektrisch kontaktiert. Der Redistribution-Layer 8 ist im Bereich der Ballanordnung von einer Lötstoppmaske 9 bedeckt.
  • Der Die 2 ist mittels einer Moldkappe 10 verkapselt, wobei die Moldkappe 10 die gesamte Oberseite des Substrats 1 bedeckt. Zum Schutz der Drahtbrücken 7 ist auch der Bondkanal 6 mit einem Moldcompound 11 ausgefüllt, wobei die Unterseite des Substrats 1 in der unmittelbaren Umgebung des Bondkanals 6 ebenfalls von dem Moldcompound 11 überdeckt ist.
  • Das Substrat 1 besteht aus drei Layern, dem oberen 12 und dem unteren Layer 13, welche mit Glasfaserlaminat ausgeführt sind, und dem mittleren Layer 14 aus Klebematerial. Alle drei Layer 12, 13, 14 weisen eine einheitliche Dicke auf, die ungefähr einem Drittel der Dicke beträgt, welche einschichtige Substrate vergleichbarer Die-Packages nach dem vorbekannten Stand der Technik in der Regel aufweisen.
    • 1
    Substrat
    2
    Die
    3
    Lotkugeln, Balls
    4
    Klebstoffschicht
    5
    zentrale Kontaktreihen
    6
    Bondkanal
    7
    Drahtbrücken
    8
    Umverdrahtungsebene, Redistribution-Layer
    9
    Lötstoppmaske
    10
    Moldkappe
    11
    Moldcompound
    12
    oberer Layer
    13
    unterer Layer
    14
    mittlerer Layer

Claims (8)

  1. Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten, im Wesentlichen bestehend aus einem Substrat und zumindest einem Die, wobei der Die auf der ersten Seite des Substrat mittels Die-Attach-Material befestigt ist, wobei das Substrat auf seiner dem Die gegenüber liegenden zweiten Seite mit auf Kontaktpads montierten Lötkugeln (Balls) zur elektrischen Verbindung mit Leiterplatten versehen ist und wobei der Die und das Substrat auf der Die-Seite mit einer Moldkappe verkapselt sind, dadurch gekennzeichnet, dass das Substrat (1) aus drei Layern (12, 13, 14) besteht, wobei der mittlere Layer (14) aus einem flexiblen Material ausgeführt ist.
  2. Substratbasiertes Die-Package nach Anspruch 1, dadurch gekennzeichnet, dass alle drei Layer (12, 13, 14) aus auf Kunstharz basierendem Glasfaserlaminat ausgeführt sind.
  3. Substratbasiertes Die-Package nach Anspruch 1, dadurch gekennzeichnet, dass der mittlere Layer (14) aus einer Klebstoffschicht (4) ausgeführt ist.
  4. Substratbasiertes Die-Package nach Anspruch 3, dadurch gekennzeichnet, dass der mittlere Layer (14) Partikel zur Einstellung einer gleichmäßigen Layerdicke aufweist.
  5. Substratbasiertes Die-Package nach einem der Ansprü che 1 bis 4, dadurch gekennzeichnet, dass zumindest der obere, dem Die zugewandte Layer (12) aus einem Material ausgeführt ist, dessen mechanische und/oder thermische Eigenschaften dem Die-Material angepasst ist.
  6. Substratbasiertes Die-Package nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Substrat (1) zumindest ballseitig eine Lötstoppmaske (9) aufweist.
  7. Substratbasiertes Die-Package nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Substrat (1) Durchkontaktierungen aufweist.
  8. Substratbasiertes Die-Package nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Die (2) mit der aktiven Seite nach unten (Face-down) auf das Substrat (1) montiert und das Substrat (1) einen Bondkanal (6) aufweist.
DE102004029765A 2004-06-21 2004-06-21 Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten Withdrawn DE102004029765A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004029765A DE102004029765A1 (de) 2004-06-21 2004-06-21 Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten
US11/158,282 US20050285247A1 (en) 2004-06-21 2005-06-21 Substrate-based die package with BGA or BGA-like components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004029765A DE102004029765A1 (de) 2004-06-21 2004-06-21 Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten

Publications (1)

Publication Number Publication Date
DE102004029765A1 true DE102004029765A1 (de) 2006-03-16

Family

ID=35504762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004029765A Withdrawn DE102004029765A1 (de) 2004-06-21 2004-06-21 Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten

Country Status (2)

Country Link
US (1) US20050285247A1 (de)
DE (1) DE102004029765A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016124270A1 (de) * 2016-12-13 2018-06-14 Infineon Technologies Ag Halbleiter-package und verfahren zum fertigen eines halbleiter-package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3920637A1 (de) * 1987-04-21 1991-01-03 Gen Electric Anpassbare mehrschicht-leiterplatte mit eingestelltem thermischen ausdehnungskoeffizienten
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US6396159B1 (en) * 1997-06-27 2002-05-28 Nec Corporation Semiconductor device
DE10133571A1 (de) * 2001-07-13 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10162676A1 (de) * 2001-12-19 2003-07-10 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138434A (en) * 1991-01-22 1992-08-11 Micron Technology, Inc. Packaging for semiconductor logic devices
US5004639A (en) * 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
JPH0677447A (ja) * 1992-08-26 1994-03-18 Seiko Instr Inc 半導体薄膜素子の製造方法
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
US5936848A (en) * 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
US5952611A (en) * 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
US6299053B1 (en) * 1998-08-19 2001-10-09 Kulicke & Soffa Holdings, Inc. Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
US6483037B1 (en) * 2001-11-13 2002-11-19 Motorola, Inc. Multilayer flexible FR4 circuit
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3920637A1 (de) * 1987-04-21 1991-01-03 Gen Electric Anpassbare mehrschicht-leiterplatte mit eingestelltem thermischen ausdehnungskoeffizienten
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US6396159B1 (en) * 1997-06-27 2002-05-28 Nec Corporation Semiconductor device
DE10133571A1 (de) * 2001-07-13 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10162676A1 (de) * 2001-12-19 2003-07-10 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016124270A1 (de) * 2016-12-13 2018-06-14 Infineon Technologies Ag Halbleiter-package und verfahren zum fertigen eines halbleiter-package
US10490470B2 (en) 2016-12-13 2019-11-26 Infineon Technologies Ag Semiconductor package and method for fabricating a semiconductor package

Also Published As

Publication number Publication date
US20050285247A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
DE102005032489B3 (de) Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
DE69530037T2 (de) Automatische Bandmontage für Halbleiteranordnung
DE602004005760T2 (de) Halbleitervorrichtung
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE102008045744B4 (de) Halbleiterbaustein mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente und Verfahren zur Herstellung
DE102005039165B4 (de) Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE102004049356A1 (de) Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102007063341A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE102008031511A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10223738A1 (de) Verfahren zur Verbindung integrierter Schaltungen und entsprechender Verbund integrierter Schaltungen
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE10245451A1 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben
DE102004050178B3 (de) Flip-Chip-Bauelement
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102004029765A1 (de) Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten
DE10323296A1 (de) Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages
DE10244664A1 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE102007002807B4 (de) Chipanordnung
DE202004021510U1 (de) Gehäusestruktur
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8130 Withdrawal