DE102005015036B4 - Verfahren zur Montage eines Chips auf einer Unterlage - Google Patents

Verfahren zur Montage eines Chips auf einer Unterlage Download PDF

Info

Publication number
DE102005015036B4
DE102005015036B4 DE102005015036A DE102005015036A DE102005015036B4 DE 102005015036 B4 DE102005015036 B4 DE 102005015036B4 DE 102005015036 A DE102005015036 A DE 102005015036A DE 102005015036 A DE102005015036 A DE 102005015036A DE 102005015036 B4 DE102005015036 B4 DE 102005015036B4
Authority
DE
Germany
Prior art keywords
chip
adhesive
pad
adhesive pads
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005015036A
Other languages
English (en)
Other versions
DE102005015036A1 (de
Inventor
Martin Dr.rer.nat. Reiss
Jürgen Dr.-Ing. Grafe
Anton Dipl.-Ing. Legen
Manuel Dr. Carmona
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102005015036A priority Critical patent/DE102005015036B4/de
Priority to US11/184,532 priority patent/US7368322B2/en
Publication of DE102005015036A1 publication Critical patent/DE102005015036A1/de
Application granted granted Critical
Publication of DE102005015036B4 publication Critical patent/DE102005015036B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

Verfahren zur Montage eines Chips auf einer Unterlage bei dem zwischen dem Substrat und der Unterlage eine Vielzahl von zueinander beabstandeter Kleberpads eingebracht werden, über die der Chip mit der Unterlage unter Einstellung eines Zwischenraumes zwischen Chip und Unterlage verbunden werden, der Chip mit Leiterbahnen der Unterlage elektrisch verbunden wird und anschließend der Chip und die Unterlage mit einem Mold-Compound versehen werden, wobei der Zwischenraum zwischen Chip und Unterlage mit Mold-Compound gefüllt wird, wobei
– die Kleberpads (2) aus einem pastösen temperaturhärtbaren Kleber auf die der Unterlage (6) zugewandten Seite des Chips (1) oder auf die dem Chip (1) zugewandten Seite der Unterlage (6) aufgebracht werden,
– die Kleberpads (2) in einem ersten Temperschritt bei einer Klebermaterial spezifischen ersten Temperatur, bei der sich der Kleber verfestigt, ohne seine Klebereigenschaften zu verlieren, verfestigt werden,
– der Chip (1) auf die Unterlage (6) aufgelegt wird,
– der Stack...

Description

  • Die Erfindung betrifft ein Verfahren zur Montage eines Chips auf einer Unterlage, bei dem zwischen dem Substrat und der Unterlage eine Vielzahl von zueinander beabstandeter Kleberpads eingebracht werden. Über die Kleberpads wird der Chip mit der Unterlage unter Einstellung eines Zwischenraumes zwischen Chip und Unterlage verbunden. Der Chip wird mit Leiterbahnen der Unterlage elektrisch verbunden. Anschließend werden der Chip und die Unterlage mit einem Mold-Compound versehen, wobei der Zwischenraum zwischen Chip und Unterlage mit Mold-Compound gefüllt wird, wobei
    • – die Kleberpads (2) aus einem pastösen temperaturhärtbaren Kleber auf die der Unterlage (6) zugewandten Seite des Chips (1) oder auf die dem Chip (1) zugewandten Seite der Unterlage (6) aufgebracht werden,
    • – die Kleberpads (2) in einem ersten Temperschritt bei einer Klebermaterial spezifischen ersten Temperatur, bei der sich der Kleber verfestigt, ohne seine Klebereigenschaften zu verlieren, verfestigt werden,
    • – der Chip (1) auf die Unterlage (6) aufgelegt wird, und
    • – der Stack (11), zumindest bestehend aus einem Chip (1) und einer Unterlage (6) mit dem Mold-Compound (12) unter Eindringen des Mold-Compounds (12) in die Zwischenräume (13) zwischen Chip (1) und Unterlage (6) versehen wird,.
  • Bei BGA-(Ball-Grid-Array) oder FBGA-(Fine-Ball-Grid-Array) Gehäusen treten Probleme in Bezug auf die Modulzuverlässigkeit insbesondere bei Temperaturwechselbelastungen auf. Der Grund hierfür ist in den unterschiedlichen verwendeten Materialien und den daraus resultierenden unterschiedlichen Ausdehnungskoeffizienten zu sehen, was zwar durch entsprechende Materialauswahl reduziert, aber nicht beseitigt werden kann.
  • Darüber hinaus nehmen die verwendeten Materialien, wie Mold-Compound, Substrat, Klebstoffe usw. Wasserdampf aus der Umgebung auf, was zum Teil von den Umgebungsbedingungen bzw. auch den Lagerungszeiten abhängt. Die Folge sind thermische und durch den Dampfdruck bedingte Spannungen zwischen den einzelnen Komponenten (Chip, Substrat, Mold-Compound, Lotkugeln), wobei die auf einzelne Grenzflächen zwischen den Materialien einwirkenden Kräfte kritische Werte erreichen können, was zur Rissbildung, einer partiellen oder vollständigen Delamination (Popcorning) des Packages führen kann.
  • Im Detail enthält das Package ein Chip, welches beispielsweise mit wenigstens einer zentralen Reihe von Bondpads, wobei das Chip mittels eines Klebers oder auch eines Tapes (Klebestreifen) auf einem Substrat befestigt ist. Das Substrat, z. B. ein ein- oder mehrschichtiges Glasfaserlaminat, auch als PCB (Printed Circuit Board) bezeichnet, ist auf der dem Chip abgewandten Seite mit Lotkugeln versehen, die auf Kontakten auf dem Substrat montiert sind. Diese Kontakte sind über Leitbahnen mit Bondinseln elektrisch verbunden, die seitlich neben einem Bondkanal im Substrat angeordnet sind. Die elektrische Verbindung der Bondpads auf dem Chip mit den Bondinseln auf dem Substrat erfolgt mit Drahtbrücken, die durch den Bondkanal gezogen sind. Dieser Bondkanal wird nach dem Herstellen der elektrischen Verbindungen mit einer Vergussmasse verschlossen. Weiterhin ist die Chipseite mit einem Mold-Compound umhaust, der auch teilweise das Substrat bedeckt, um die Rückseite und die empfindlichen Chipkanten zu schützen.
  • Derartige substratbasierte BGA-Gehäuse werden üblicher Weise derart aufgebaut, dass die für die Chipmontage vorgesehene Klebefläche entsprechend der Chipgröße ausgerichtet ist, um eine sichere Befestigung des Chips auf dem Substrat zu gewährleisten. Dabei gibt es unterschiedliche Versionen mit einem geringfügigen Kleberunter- oder Kleberüberstand bezogen auf den Chip.
  • Besonders nachteilig bei diesen substratbasierten Packages ist die Tatsache, dass insbesondere der Kleber (D/A-Material) und auch das Substrat relativ viel Feuchtigkeit aufnehmen kann, so dass dadurch das fertig gestellte Package nur eine begrenzte Zuverlässigkeit besitzt und derzeit meist nur ein MSL3, also ein Moisture Sensitivity Level 3 erreicht werden kann. Das bedeutet, dass das Package vor dem Löten mit einem bleifreien Lot bei Temperaturen um 120°C zunächst längere Zeit getempert werden muss, um zunächst die im Package vorhandene Feuchtigkeit zu entfernen.
  • Angestrebt wird deshalb das Moisture Sensitivity Level 1, bei dem das Package ohne weiteres sofort gelötet werden kann, ohne dass ein so genannter Popcorn-Effekt und in der Folge ein Ablösen des Mold-Compounds und/oder des Chips vom Substrat befürchtet werden müsste.
  • Um hier günstigere Verhältnisse zu erreichen, ist aus den JP 60-243180 A und JP 61-138680 A ein Leiterplattenmaterial mit verbessertem Dampfwiderstand bekannt geworden, bei dem Acryl- und Epoxy-Klebstoffe sowie Urethan-Kleber in Verbindung mit einem anorganischen Füllstoff eingesetzt werden.
  • Diese Maßnahmen reichen allerdings nicht aus, um MSL1 zu erreichen. Bedingt ist das durch den nach wie vor hohen Anteil an D/A-Material innerhalb des Packages, welches im Verhältnis zum Mold-Compound sehr viel Wasser aufnehmen kann. Die Folge ist der so genannte Popcorn-Effekt, d. h. eine starke Delamination nach dem Preconditioning (Feuchtelagerung und Lötsimulation).
  • Der vorgenannten Problematik wird mit einer Lösung gemäß der DE 101 33 361 C2 begegnet. In dieser Druckschrift ist vorge schlagen, dass Chip nicht vollflächig auf das Substrat aufzukleben sondern Kleberstege, Kleberstreifen oder Kleberpunkte zu einer Klebschicht auf das Trägersubstrat aufzubringen, wobei der Kleber aus einem temperaturhärtenden Klebstoff besteht. Damit wird das Chip auf das Trägersubstrat mit einem Zwischenraum zwischen Chip und Trägersubstrat montiert. Ein derartiger Kleber ist jedoch in sich noch nicht mechanisch stabil. Erst durch das Einbringen eines Mold-Compound in den Zwischenraum zwischen Chip und Trägersubstrat und einem anschließenden Erhitzen dieses Mold-Compound auf eine Temperatur die über der Aushärte-Temperatur des Klebstoffes liegt, wird eine Verfestigung der Kleberpunkte erreicht und damit eine mechanische Stabilität eingestellt. Hierdurch ist zwar der Klebereinsatz unter dem Chip reduziert; allerdings bestehen Probleme mit einer Coplanarität zwischen der Chipoberfläche und dem Trägersubstrat. Bis zu einem Aushärten der Kleberschicht ist diese nämlich noch mechanisch bewegbar. Wenn es nunmehr durch ein Einfüllen von dem Mold-Coumpound oder sonstigen mechanischen Einflüssen zu einem Verschieben der Oberfläche des Chips kommt, so ist diese nicht mehr planar zu dem Trägersubstrat. Dies ist für nachfolgende Verarbeitungsprozesse von erheblichem Nachteil. Insbesondere ist für den Aufbau von Stacks, d. h. von einem Stapel von Halbleiterchips eine Coplanarität erforderlich.
  • In ähnlicher Weise wird in der WO 01/09939 A1 das Aufbringen einer Schicht aus Elastomermaterial auf ein Substrat offenbart. Diese Schicht wird in Form eines Films auf das Substrat aufgedrückt. Danach wird der Halbleiterchip auf den Film aufgedrückt. Schließlich wird die daraus entspringende Struktur einer relativ hohen Temperatur ausgesetzt, um zu sichern, dass der Halbleiterchip fest mit dem Substrat verbunden ist. Hierbei ist es zum einen ebenfalls nicht sicher gestellt, dass zwischen dem Aufdrücken des Chips auf den Film nicht doch zu Oberflächenverschiebungen und damit zur Gefährdung der Coplanarität kommt. Andererseits ist es stets erforderlich, dass die Prozesse des Aufbringens eines Kleberfilms und die Positionierung eines Halbleiterchips auf dem Trägersubstrat räumlich und zeitlich eng beieinander liegen. Eine Konfektionierung etwa im Waferverbund ist damit nahezu ausgeschlossen.
  • In der US 6 300 254 B1 wird die Herstellung und der Aufbau eines nachgiebigen Interface unter anderem zur Montage von Halbleiterchips in Stacks offenbart. Dabei wird auf ein Trägermaterial, was ein PCB, eine entfernbare Folie oder eine Elastomerfolie sein kann, eine Mehrzahl von Spacern, die hier als ein „compliant pad" bezeichnet werden, aufgebracht. Zur Herstellung dieser „compliant pads" werden verschiedene Verfahren, unter anderem auch ein Siebdruckverfahren, aufgeführt. In einer Ausführungsform wird nach Aufbringen einer fließfähigen Mischung, die strukturiert erfolgt, ein teilweiser oder vollständiger Aushärtvorgang durchgeführt.
  • In der WO 03/02 50 80 A1 werden Spacer in Form von Kügelchen oder Perlen beschrieben. Dabei enthält eine Klebermischung innerhalb des Spacer Fillers auch ein aushärtbares Polymer oder Harz, was geeignet ist, eine gute Planarität zwischen dem Halbleiter-Die und dem Substrat zu erzeugen. Hierbei werden grundsätzlich die Spacer zusammen mit einem Kleber verwendet. So ist der Spacer, wie oben beschrieben, Bestandteil des Klebermaterials, also darin eingebettet. Aber auch separat aufgebrachte Spacer werden nicht ohne Klebermaterial verwendet.
  • Die US 2002/0096751 A1 und die US 2003/0160312 A2 offenbaren Lösungen, die ein vollflächiges Aufkleben des Chips vorsehen. Somit können Maßnahmen zur Herstellung einer Coplanarität nicht gezielt getroffen werden.
  • Die erfindungsgemäße Aufgabe besteht nunmehr darin, eine mechanische Verbindung zwischen einem Chip und einer Unterlage mit mehreren Kleberpads während des Herstellungsprozesses mit einer hohen Formstabilität zu gestalten und eine hohe Coplanarität zwischen Chip und Unterlage zu gewährleisten. Insbesondere besteht die Aufgabe der Erfindung darin, eine Formstabilität und eine Coplanarität für die Herstellung von Stacks mit mehreren Chips zu schaffen.
  • Die Aufgabe wird gemäß der Erfindung verfahrensseitig dadurch gelöst, dass beim Auflegen des Chips auf die Unterlagen mittels eines Bondwerkzeuges unter Aufbringung einer Bondkraft der Chip coplanar zu der Unterlage ausgerichtet wird, wobei die Kleberpads einer Klebermaterial spezifischen zweiten Temperatur ausgesetzt werden, bei der die Kleberpads jeweils mit der bisher noch nicht verbundenen Seite verkleben. Die Kleberpads werden in einem zweiten Temperschritt bei einer Klebermaterial spezifischen dritten Temperatur, bei der sich der Kleber vollständig verfestigt, den Chip mit der Unterlagen fest verbindend ausgehärtet.
  • Mit diesen Verfahrensschritten wird einerseits gewährleistet, dass die Unterlage und/oder der Chip nicht zwingend in räumlicher oder zeitlicher Nähe mit den Kleberpads verbunden werden müssen. Da die Kleberpads unabhängig vom Zusammenfügen durch den ersten Temperschritt bereits schon eine gewisse Härte aufweisen, können diese am Anfang eines Verarbeitungsprozesses bereits aufgebracht werden, wie nachfolgend näher dargestellt wird.
  • Mit dem coplanaren Ausrichten und dem Aussetzen der zweiten Temperatur wird eine Laminierung erzielt, in der der Kleber den Chip in seiner coplanaren Position hält. Mithin ist es möglich, ohne Bondwerkzeug unter weiterer Gewährleistung der Coplanarität den zweiten Temperschritt durchzuführen, was beispielsweise in einem separaten Temperofen geschehen kann, wobei die Temperzeit des zweiten Temperschrittes deutlich über der Zeit des Verklebens unter der zweiten Temperatur liegt.
  • In einer günstigen Ausgestaltung der Erfindung wird als Unterlage ein Substrat eines Ball-Grid-Arrays gewählt.
  • Grundsätzlich ist es möglich, das Verfahren auch bei anderen Unterlagen anzuwenden. Seine vorzugsweise positive Gestaltung entfaltet es jedoch bei den bekannten Ball-Grid-Arrays.
  • Weiterhin ist in einer Ausführungsform des Verfahrens vorgesehen, dass ein Stack mit mehreren Chips erzeugt wird. Dabei wird zunächst ein erster Chip auf einem Substrat, welches als erste Unterlage eingesetzt wird, befestigt. Mit dieser ersten Unterlage wird der erste Chip auch elektrisch verbunden. Das bedeutet, dass die Bondpads auf dem Chip über Drahtbrücken mit Bondpads auf dem Substrat verbunden werden. Danach wird mindestens ein zweiter Chip mit dem ersten Chip verbunden. Dabei dient der erste Chip als eine zweite Unterlage. Diese Befestigung des ersten Chips auf dem zweiten Chip erfolgt mit den genannten Prozessschritten bis zum zweiten Temperschritt gemäß Verfahrensschritt b). Der zweite Chip wird nunmehr mit dem ersten Chip und/oder der zweiten Unterlage elektrisch leitend verbunden. Erst nach Montieren des letzten Chips auf diese Art und Weise wird der Stack mit dem Mold-Compound versehen.
  • Durch die in jedem Prozessschritt garantierte Coplanarität wird es möglich, entsprechend hohe Packs mit einer größeren Anzahl von Chips zu erzeugen, ohne dass der Chip in seiner Formstabilität leidet.
  • Grundsätzlich ist es möglich, dass der erste Chip mit dem Substrat in einer herkömmlichen Art und Weise, wie sie aus dem bekannten Stand der Technik bekannt ist, verbunden wird. Sofern die Coplanarität dieser ersten Verbindung ausreichend ist, können nachfolgende Chips dem Stack hinzugefügt werden, wobei bei den weiteren Chips sodann auch eine Korrektur einer fehlenden Coplanarität des ersten Chips vorgenommen werden kann. Dies kann insbesondere dadurch erfolgen, dass bei dem Aufdrücken des Chips mittels des Bondwerkzeuges die Kleberpads einer zweiten Temperatur ausgesetzt werden und dabei wieder etwas weicher werden, so dass diese bei einer fehlenden Coplanarität des darunter liegenden Chips mehr oder weniger stark durch das Bondwerkzeug verformt werden, wobei jedoch das zweite Chip dann wieder coplanar zu der Unterlage bzw. zu dem Substrat liegt.
  • In einer günstigen Ausgestaltung des Verfahrens ist jedoch vorgesehen, dass der erste Chip bereits in gleicher Weise wie der zweite Chip bis zu dem zweiten Temperschritt befestigt wird. Somit wird von vornherein eine Verbindung auch des ersten Chips mit den Vorteilen des erfindungsgemäßen Verfahrens hergestellt.
  • In einer Ausgestaltung des Verfahrens ist vorgesehen, dass die Kleberpads mittels Siebdruckverfahren aufgebracht werden. Da das Klebermaterial beim Aufbringen der Kleberpads pastös ist, wird durch das Siebdruckverfahren eine hinreichend große Genauigkeit für die Kleberpads in ihrer geometrischen Ausdehnung erreicht. Außerdem stellt das Siebdruckverfahren ein kostengünstiges Verfahren dar.
  • Eine andere Möglichkeit der Gestaltung des erfindungsgemäßen Verfahrens besteht darin, dass die Kleberpads mittels eines strukturierten Tapes aufbracht werden. Dabei weist das Tape bereits die Konfiguration der Kleberpads auf.
  • In einer weiteren Ausgestaltung des Verfahrens werden die Kleberpads aufgebracht, wenn sich der Chip noch im Verbund mit mehreren Chips auf einer Wafer befindet. Mit einer derartigen Verfahrensgestaltung wird erreicht, dass in hochproduktiver Weise die Chips eines Wafers alle zugleich mit den Kleberpads versehen werden.
  • In einer Ausgestaltung des Verfahrens hierzu ist vorgesehen, dass die Kleberpads auf die Rückseite der Chips, auf der sich keine Rerouting-Schicht befindet, nach einem Dünnschliffprozess aufgebracht werden, wobei die Rerouting-Schicht während des Aufbringens der Kleberpads mit einer Schutzfolie abgedeckt wird. Die Rerouting-Schicht ist eine Schicht auf dem Chip, welche eine Verbindung zwischen internen Verbindungspunkten auf dem Chip zu äußeren Bondpads herstellt. Üblicher Weise wird ein Halbleiterchip in seiner Dicke durch einen Schleifprozess verdünnt. Hierzu wird die Vorderseite eines Halbleiterwafers, das heißt die Seite des Halbleiterwafers wo die Rerouting-Schichten der Chips liegen, mit einem so genannten Grinding-Tape versehen. Dieses Grinding-Tape dient einerseits dem Schutz der Rerouting-Schicht und andererseits dem Halten des Wafers während des Schleifprozesses. Dementsprechend kann dieses Grinding-Tape als eine Schutzfolie zum Aufbringen der Kleberpads auf die Rückseite der Chips dienen, wenn der Dünnschliffprozess abgeschlossen ist.
  • Eine andere Möglichkeit besteht darin, die Kleberpads auf die Vorderseite der Chips, auf der sich die Rerouting-Schicht befindet, aufzubringen. Dies erfordert allerdings eine Verträglichkeit des Grinding-Tape mit den Kleberpads. Einerseits wird dies möglich, da die Kleberpads selber durch den ersten Temperschritt eine gewisse Stabilität aufweisen. Andererseits ist dabei zu gewährleisten, dass die durch die Kleberpads hervorgerufenen Unebenheiten nicht zu einer Undichtheit zwischen dem Grinding-Tape und der Vorderseite des Halbleiterwafers führen.
  • In dieser Weise können die Kleberpads auch vor dem Aufbringen des Grinding-Tape vor einem Dünnschliffprozess aufgebracht werden.
  • In einer weiteren Ausgestaltung des Verfahrens ist vorgesehen, dass die Kleberpads aufgebracht werden, wenn sich der Chip noch im Verbund mit mehreren Chips auf einer Trägerfolie befindet. Nach dem Schleifen wird nämlich üblicher Weise das Grinding-Tape von der dann dünn geschliffenen Wafer entfernt und auf die Rückseite der Wafer ein Dicing-Tape aufgebracht, wonach dann die Chips durch einen Trennprozess vereinzelt werden. Das Dicing-Tape hat dabei die Aufgabe, die Chips, auch wenn sie mechanisch voneinander getrennt sind, noch in einem Verbund zu halten. Nach diesem Prozess können sodann die Kleberpads aufgebracht werden.
  • Eine weitere Möglichkeit besteht darin, dass die Kleberpads auf die bereits vereinzelten Chips einzeln aufgebracht werden. (Üblicher Weise spricht man bei vereinzelten Chips von so genannten „Dies". Zur einfacheren Handhabung der Begriffe wird jedoch im vorliegenden Text grundsätzlich von „Chips" gesprochen.)
  • Bei dem Aufbringen von Kleberpads auf vereinzelte Chips ist vorgesehen, dass diese mittels einer Schablone auf die Oberseite der jeweiligen Unterlage am Stack selbst aufgebracht werden.
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutet werden.
  • In den zugehörigen Zeichnungen zeigt:
  • 1 einen Querschnitt entlang der Linien I-I in 2 durch einen Verbund von Chips auf einem Dicing-Tape nach dem Tennen,
  • 2 eine Draufsicht auf den Scheibenverbund gemäß 1,
  • 3a bis 3e Querschnitte verschiedener Bearbeitungsphasen eines Stacks von Halbleiterchips,
  • 4 einen Querschnitt durch einen Stack mit einer alternativen Befestigung des ersten Chips und
  • 5 verschiedene Muster von Kleberpads.
  • Wie in 1 dargestellt, werden auf ein Chip 1 mittels eines Siebdruckverfahrens Kleberpads 2 auf die Rückseite 3 des Chips 1 aufgebracht, der Chip 1 befindet sich hierbei noch im Verbund 4 mit weiteren Chips auf einem Dicing-Tape 5.
  • 2 zeigt die Draufsicht auf die Rückseite 3 der Halbleiterchips 1 im Verbund 4.
  • Nach dem Aufbringen der Kleberpads 2 auf den Chip 1 werden die Kleberpads einem ersten Temperschritt unterzogen. Dabei weisen sie bereits eine Festigkeit auf, so dass sie auf ein Substrat 6 eines BGA-Bauelementes aufgelegt werden können, ohne dass sie eine Deformation erfahren. Das Substrat 6 dient für den Halbleiterchip 1 als Unterlage.
  • In einem nächsten Verfahrensschritt wird ein Bondwerkzeug 7 auf den Chip 1 aufgebracht. Das Bondwerkzeug 7 drückt auf den Chip 1 mit einer Bondkraft FB. Dabei wird zum einen das Halbleiterchip 1 exakt zum Substrat 6 coplanar ausgerichtet. Zum anderen erfolgt durch das Bondwerkzeug 7 ein Wärmeeintrag in das Chip 1 derart, dass in den Kleberpads 2 eine Temperatur entsprechend der zweiten Temperatur erzeugt wird, wobei die Kleberpads mit der Substratseite verkleben.
  • Wie in 3c dargestellt, erfolgt anschließend die Herstellung einer elektrisch leitenden Verbindung zwischen dem Chip 1 und Bondpad 8 auf dem Substrat 6.
  • Danach wird ein ebenfalls auf seiner Rückseite mit Kleberpads 2 versehener zweiter Chip 9 auf dem Chip 1 aufgebracht und in gleicher Weise wie unter den 3a bis 3d dargestellt, mit dem Chip 1 verbunden.
  • Wie in 3e dargestellt, wird in gleicher Weise mit einem dritten Chip 10 verfahren.
  • In einem späteren Verfahrensschritt wird sodann der Stack 11 mit einem Mold-Compound 12 umhüllt, wobei der Mold-Compound 12 auch in die Zwischenräume 13 zwischen den Chips 1, 9 und 10 und ihren jeweiligen Unterlagen gelangt. Damit entsteht mit dem Stack 11 ein festes Bauelement 14.
  • Ebenfalls in einem weitern späteren Verfahrensschritt wird dieses Bauelement 14 sodann auf der freiliegenden Substratseite 15 mit Lotballs 16 versehen. Diese Lotballs 16 dienen der Verbindung des Bauelementes 14 mit einer nicht näher dargestellten äußeren Verschaltung.
  • Wie in 5 dargestellt, können die Kleberpads 2 auf den Rückseiten 3 der Chips 1, 9 und 10 unterschiedliche Muster aufweisen.
    • 1
    Chip
    2
    Kleberpads
    3
    Rückseite
    4
    Verbund
    5
    Dicingtape
    6
    Substrat (Unterlage)
    7
    Bondwerkzeug
    8
    Bondpad
    9
    zweiter Chip
    10
    dritter Chip
    11
    Stack
    12
    Mold-Compound
    13
    Zwischenraum
    14
    Bauelement
    15
    freiliegende Substratseite
    16
    Lotball
    FB
    Bondkraft

Claims (14)

  1. Verfahren zur Montage eines Chips auf einer Unterlage bei dem zwischen dem Substrat und der Unterlage eine Vielzahl von zueinander beabstandeter Kleberpads eingebracht werden, über die der Chip mit der Unterlage unter Einstellung eines Zwischenraumes zwischen Chip und Unterlage verbunden werden, der Chip mit Leiterbahnen der Unterlage elektrisch verbunden wird und anschließend der Chip und die Unterlage mit einem Mold-Compound versehen werden, wobei der Zwischenraum zwischen Chip und Unterlage mit Mold-Compound gefüllt wird, wobei – die Kleberpads (2) aus einem pastösen temperaturhärtbaren Kleber auf die der Unterlage (6) zugewandten Seite des Chips (1) oder auf die dem Chip (1) zugewandten Seite der Unterlage (6) aufgebracht werden, – die Kleberpads (2) in einem ersten Temperschritt bei einer Klebermaterial spezifischen ersten Temperatur, bei der sich der Kleber verfestigt, ohne seine Klebereigenschaften zu verlieren, verfestigt werden, – der Chip (1) auf die Unterlage (6) aufgelegt wird, – der Stack (11), zumindest bestehend aus einem Chip (1) und einer Unterlage (6) mit dem Mold-Compound (12) unter Eindringen des Mold-Compounds (12) in die Zwischenräume (13) zwischen Chip (1) und Unterlage (6) versehen wird, dadurch gekennzeichnet, dass – beim Auflegen des Chips (1) auf die Unterlagen (6) mittels eines Bondwerkzeuges (7) unter Aufbringung ei ner Bondkraft (FB) der Chip (1) coplanar zu der Unterlage (6) ausgerichtet wird, wobei die Kleberpads (2) einer Klebermaterial spezifischen zweiten Temperatur ausgesetzt werden, bei der die Kleberpads (2) jeweils mit der bisher noch nicht verbundenen Seite verkleben, – die Kleberpads (2) in einem zweiten Temperschritt bei einer Klebermaterial spezifischen dritten Temperatur, bei der sich der Kleber vollständig verfestigt, der Chip (1) mit der Unterlage fest verbindend ausgehärtet werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Unterlage (6) ein Substrat eines Ball-Grid-Arrays gewählt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Stack (11) mit mehreren Chips (1; 9; 10) dadurch erzeugt wird, dass zunächst ein erster Chip (1) auf einem Substrat (6) als erste Unterlage befestigt und elektrisch mit der ersten Unterlage (6) verbunden wird und dass danach mindestens ein zweiter Chip (9) mit dem ersten Chip (1) als zweiter Unterlage bis zu dem zweiten Temperschritt befestigt wird und mit der ersten und/oder zweiten Unterlage (1; 6) elektrisch verbunden wird und der Stack (11) erst nach dem so montierten letzten Chip (10) mit dem Mold-Compound (12) versehen wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der erste Chip (1) in gleicher Weise wie der zweite Chip (9) bis zu dem zweiten Temperschritt befestigt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Kleberpads (2) mittels Siebdruckverfahren aufgebracht werden.
  6. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Kleberpads (2) mittels eines strukturierten Tapes aufgebracht werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Kleberpads (2) aufgebracht werden, wenn sich der Chip (1) noch im Verbund (4) mit mehreren Chips (1) auf einer Wafer befindet.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Kleberpads (2) auf die Rückseite (3) der Chips (1), auf der sich keine Rerouting-Schicht befindet, nach einem Dünnschliff-Prozess aufgebracht werden, wobei die Rerouting-Schicht während des Aufbringens der Kleberpads (2) mit einer Schutzfolie (5) abgedeckt wird.
  9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Kleberpads (2) auf die Vorderseite der Chips (1), auf der sich die Rerouting-Schicht befindet, aufgebracht werden.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Kleberpads (2) vor dem Aufbringen eines Grinding-Tape vor einem Dünnschliff-Prozess aufgebracht werden.
  11. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Kleberpads (2) auf die Chips (1) aufgebracht werden, wenn sich der Chip (1) im Verbund (4) mit mehreren Chips (1) auf einer Trägerfolie (5) befindet.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Kleberpads (2) auf die Vorderseite der Chips (1), auf der sich die Rerouting-Schicht befindet, aufgebracht werden.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die Kleberpads (2) nach einem Trennen der Chips (1) aus dem Waferverbund (4), wenn sich diese noch auf dem Dicing Tape (5) befinden, aufgebracht werden.
  14. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Kleberpads (2) mittels einer Schablone auf die Oberseite der jeweiligen Unterlage (6) aufgebracht werden.
DE102005015036A 2004-07-19 2005-03-31 Verfahren zur Montage eines Chips auf einer Unterlage Expired - Fee Related DE102005015036B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005015036A DE102005015036B4 (de) 2004-07-19 2005-03-31 Verfahren zur Montage eines Chips auf einer Unterlage
US11/184,532 US7368322B2 (en) 2004-07-19 2005-07-19 Method for mounting a chip on a base and arrangement produced by this method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004034884.7 2004-07-19
DE102004034884 2004-07-19
DE102005015036A DE102005015036B4 (de) 2004-07-19 2005-03-31 Verfahren zur Montage eines Chips auf einer Unterlage

Publications (2)

Publication Number Publication Date
DE102005015036A1 DE102005015036A1 (de) 2006-02-16
DE102005015036B4 true DE102005015036B4 (de) 2008-08-28

Family

ID=35656273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005015036A Expired - Fee Related DE102005015036B4 (de) 2004-07-19 2005-03-31 Verfahren zur Montage eines Chips auf einer Unterlage

Country Status (2)

Country Link
US (1) US7368322B2 (de)
DE (1) DE102005015036B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5159273B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
US20090189292A1 (en) * 2008-01-29 2009-07-30 Martin Reiss Integrated Circuit, Semiconductor Module and Method for Manufacturing a Semiconductor Module
TWI407536B (zh) * 2010-12-10 2013-09-01 Univ Nat Cheng Kung 半導體元件之散熱座的製作方法
US9373666B2 (en) * 2011-02-25 2016-06-21 The Regents Of The University Of Michigan System and method of forming semiconductor devices
CN103337486B (zh) * 2013-05-31 2015-10-28 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US9809446B1 (en) * 2016-05-09 2017-11-07 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60243180A (ja) * 1984-05-17 1985-12-03 Sumitomo Bakelite Co Ltd フレキシブル印刷回路用基板
JPS61138680A (ja) * 1984-12-10 1986-06-26 Sumitomo Bakelite Co Ltd フレキシブル印刷回路用基板
WO2001009939A1 (en) * 1999-07-30 2001-02-08 Micron Technology, Inc. Method and structure for manufacturing improved yield semiconductor packaged devices
US6300254B1 (en) * 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
US20020096751A1 (en) * 2001-01-24 2002-07-25 Chen Wen Chuan Integrated circuit structure having an adhesive agent and method for manufacturing the same
WO2003025080A1 (en) * 2001-09-17 2003-03-27 Dow Corning Corporation Die attach adhesives for semiconductor applications, processes for producing semiconductor devices and semiconductor devices produced by such processes
DE10133361C2 (de) * 2001-07-10 2003-05-28 Infineon Technologies Ag Verfahren zur Herstellung einer Verpackung für Halbleiterchips
US20030160312A1 (en) * 2002-02-28 2003-08-28 Wai Yew Lo Stacked die semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
TW409377B (en) * 1999-05-21 2000-10-21 Siliconware Precision Industries Co Ltd Small scale ball grid array package
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP2002286111A (ja) 2001-03-23 2002-10-03 Sharp Corp 駆動機構
US6528408B2 (en) 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US7074481B2 (en) 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
DE10201204A1 (de) 2002-01-14 2003-07-31 Infineon Technologies Ag Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
US6969914B2 (en) * 2002-08-29 2005-11-29 Micron Technology, Inc. Electronic device package
TW582078B (en) * 2002-11-29 2004-04-01 Chipmos Technologies Bermuda Packaging process for improving effective die-bonding area
TW571409B (en) * 2002-12-03 2004-01-11 Advanced Semiconductor Eng Optical device and packaging method thereof
US6992380B2 (en) * 2003-08-29 2006-01-31 Texas Instruments Incorporated Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60243180A (ja) * 1984-05-17 1985-12-03 Sumitomo Bakelite Co Ltd フレキシブル印刷回路用基板
JPS61138680A (ja) * 1984-12-10 1986-06-26 Sumitomo Bakelite Co Ltd フレキシブル印刷回路用基板
US6300254B1 (en) * 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
WO2001009939A1 (en) * 1999-07-30 2001-02-08 Micron Technology, Inc. Method and structure for manufacturing improved yield semiconductor packaged devices
US20020096751A1 (en) * 2001-01-24 2002-07-25 Chen Wen Chuan Integrated circuit structure having an adhesive agent and method for manufacturing the same
DE10133361C2 (de) * 2001-07-10 2003-05-28 Infineon Technologies Ag Verfahren zur Herstellung einer Verpackung für Halbleiterchips
WO2003025080A1 (en) * 2001-09-17 2003-03-27 Dow Corning Corporation Die attach adhesives for semiconductor applications, processes for producing semiconductor devices and semiconductor devices produced by such processes
US20030160312A1 (en) * 2002-02-28 2003-08-28 Wai Yew Lo Stacked die semiconductor device

Also Published As

Publication number Publication date
US20060017156A1 (en) 2006-01-26
DE102005015036A1 (de) 2006-02-16
US7368322B2 (en) 2008-05-06

Similar Documents

Publication Publication Date Title
DE10213296B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102006011753B4 (de) Halbleitersensorbauteil, Verfahren zur Herstellung eines Nutzens und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE10049288B4 (de) Elektronische Bauteile und eine Folienband zum Verpacken von Bonddrahtverbindungen elektronischer Bauteile sowie deren Herstellungsverfahren
DE112014002322T5 (de) Halbleitervorrichtung und Halbleitervorrichtung-Herstellungsverfahren
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE10352946A1 (de) Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE102004009056B4 (de) Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
DE102006012738A1 (de) Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
DE10156386A1 (de) Verfahren zum Herstellen eines Halbleiterchips
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE102005023947B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils mit optisch transparenter Abdeckung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE102013103351A1 (de) Elektronikmodul
DE102013102908A1 (de) Verfahren zum Herstellen einer Halbleiter-Vorrichtung
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE102009025070A1 (de) Verfahren zum Kapseln eines Chips
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102005023949A1 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee