DE10133361C2 - Verfahren zur Herstellung einer Verpackung für Halbleiterchips - Google Patents

Verfahren zur Herstellung einer Verpackung für Halbleiterchips

Info

Publication number
DE10133361C2
DE10133361C2 DE10133361A DE10133361A DE10133361C2 DE 10133361 C2 DE10133361 C2 DE 10133361C2 DE 10133361 A DE10133361 A DE 10133361A DE 10133361 A DE10133361 A DE 10133361A DE 10133361 C2 DE10133361 C2 DE 10133361C2
Authority
DE
Germany
Prior art keywords
adhesive layer
temperature
heat treatment
carrier substrate
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10133361A
Other languages
English (en)
Other versions
DE10133361A1 (de
Inventor
Knut Kahlisch
Henning Mieth
Andreas Bischof
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10133361A priority Critical patent/DE10133361C2/de
Priority to TW091113504A priority patent/TW565898B/zh
Priority to US10/483,212 priority patent/US7326593B2/en
Priority to PCT/EP2002/007439 priority patent/WO2003007364A2/de
Priority to KR1020047000203A priority patent/KR100575354B1/ko
Publication of DE10133361A1 publication Critical patent/DE10133361A1/de
Application granted granted Critical
Publication of DE10133361C2 publication Critical patent/DE10133361C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Verpackung für Halbleiterchips. Die vorliegende Erfindung betrifft insbesondere ein Verfahren zur Herstellung von Miniaturverpackungen bzw. Miniaturgehäusen für Halbleiterchips.
Mit der zunehmenden Integration in der Informations- und Kommunikationstechnik werden die Anforderungen, die an die Aufbau- und Verbindungstechniken gestellt werden, immer größer. Insbesondere an die Verpackung der Halbleiterchips werden immer höhere Anforderungen gestellt. Die Verpackung ("package") ist das wesentliche Medium, um die integrierte Schaltung auf dem Halbleiterchip mit dem restlichen System zu verbinden. Einer weiteren Verkleinerung der Strukturgrößen auf dem Halbleiterchip wäre weitgehend sinnlos, wenn nicht eine entsprechende Entwicklung bei der Verpackung der Halbleiterchips erfolgen würde.
Um diese hohen Anforderung an die Verpackung der Halbleiterchips zu erfüllen, wurden in den letzten Jahren unter der Bezeichnung "Chip Size Packaging" (CSP) Häusungsverfahren für Halbleiterchips vorgeschlagen und entwickelt, bei denen der Platzbedarf des gehäusten Halbleiterchips nicht größer als etwa das 1, 2 fache des ungehäusten Halbleiterchips ist. Dementsprechend können die Integrationsdichte auf der Systemplatine erhöht und parasitäre Effekte der Verpackung vermindert werden, wodurch sich letztlich die Geschwindigkeit des Endprodukts deutlich erhöht.
Bei der Herstellung von Miniaturgehäusen für Halbleiterchips wird in der Regel ein speziell vorprozessiertes Trägersubstrat eingesetzt. Dieses Trägersubstrat kann dabei sowohl relativ flexibel als auch relativ starr ausgelegt sein. Zur Befestigung des Halbleiterchips auf dem Trägersubstrat dienen im allgemeinen ganzflächige Chipbondtapes bzw. Elastomerschichten, die neben der Fixierung des Halbleiterchips auch zur Minimierung von mechanischen Spannungen der gesamten Anordnung dienen. Insbesondere ist bei diesen Technologien der Halbleiterchip permanent mittels der beidseitig klebefähigen Chipbondtapes bzw. Elastomerschichten mit dem Trägersubstrat verbunden.
Dabei müssen derartige Verpackungen häufig extreme Anforderungen bezüglich Streßabsorption erfüllen.
Insbesondere müssen thermisch bedingte Spannungen, bedingt durch unterschiedliche Ausdehnungskoeffizienten (CTE) einzelner Komponenten der Verpackung, weitgehend ausgeglichen werden. Dabei wird in der Regel versucht, über die beidseitig klebefähigen Chipbondtapes bzw. Elastomerschichten, die in einem gewissen Umfang streßabsorbierende Eigenschaften aufweisen, die thermomechanischen Spannungen abzubauen. Leider ist bisher kein Verfahren bzw. Material bekannt, das diese Anforderung zufriedenstellend erfüllt. Daher sind immer wieder Delaminationen in der Verpackung oder Beschädigungen des Halbleiterchips zu beobachten.
Die Patentschrift US 5,504,374 beschreibt Verfahren zum Verpacken von Halbleiterchips. Dabei wird ein Halbleiterchip mit Hilfe eines Klebemittels auf einem Substrat befestigt. Das Klebemittel enthält cyanate ester, durch welchen das Klebemittel bei einer vergleichsweise niedrigen Temperatur von etwa 100° bis 150°C trocknet. Dadurch wird die mechanische Spannung auf das Halbleiterchip klein gehalten
Die Patentschrift US 5,972,735 beschreibt Verfahren zum Verpacken von Halbleiterchips. Dabei wird ein Halbleiterchip auf einem Substrat durch einen Kleber fixiert, wobei die Grünstärke des Klebers ausreicht, damit der Halbleiterchip bei einem Mikrodraht-Verdrahtungsvorgang auf dem Trägersubstrat ausreichend stabil fixiert ist. Danach wird eine aushärtbare Masse aufgebracht und eine Wärmebehandlung durchgeführt, um Kleber und aushärtbare Masse simultan auszuhärten ("co-cure").
Die Patentanmeldung JP 10-135249 AA beschreibt einen Halbleiterchip, der mit einem Klebematerial auf einem Substrat befestigt und mit einem Verkapselungsharz 7 gekapselt wird. Um beim Fahren von Temperaturzyklen eine Rißbildung der Verkapselung durch mechanische Spannungen zu verhindern, ist der Halbleiterchip im Außenbereich der zu klebenden Oberfläche mit einem duroplastischen Harz und im inneren Bereich der zu klebenden Oberfläche mit einem thermoplastischen Harz auf das Substrat geklebt.
Die Patentschrift US 4,906,314 beschreibt ein Verfahren, mit dem eine auf einer Trägerschicht aufgebrachte vorstrukturierte Schutzschicht auf einem Wafer paßgenau aufgebracht wird, um vorgegebene Gebiete auf den Wafer-Chips mechanisch und chemisch zu schützen. Dabei wird ein Heat- Release-Kleber verwendet, um die vorstrukturierte Schutzschicht von der Trägerschicht lösen zu können.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Verpackung für Halbleiterchips bereitzustellen, das die genannten Schwierigkeiten weitgehend vermeidet und das insbesondere, eine kostengünstige, nahezu stressfreie Chipkontaktierung für Miniaturgehäuse ermöglicht.
Diese Aufgabe wird von dem Verfahren zur Herstellung einer Verpackung für Halbleiterchips gemäß des unabhängigen Patentanspruchs 1 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen.
Erfindungsgemäß wird ein Verfahren zur Herstellung einer Verpackung für Halbleiterchips mit den folgenden Schritten bereitgestellt:
  • a) ein Trägersubstrat wird bereitgestellt,
  • b) auf das Trägersubstrat wird zumindest, eine Klebschicht aufgebracht, die ihre Klebeigenschaft in der Art eines heat-release Klebstoffes verliert, wenn sie über eine definierte Temperatur hinaus erhitzt wird,
  • c) ein Halbleiterchip wird auf das Trägersubstrat aufgebracht und durch die Klebschicht fixiert,
  • d) eine aushärtbare Masse wird aufgebracht und zumindest eine Wärmebehandlung wird durchgeführt, wobei die Temperatur der Wärmebehandlung zumindest zeitweise über der Temperatur liegt, bei der die Klebschicht ihre Klebeigenschaft verliert, so daß die Klebschicht ihre Klebeigenschaft verliert und die aushärtbare Masse aushärtet.
Das erfindungsgemäße Verfahren besitzt den Vorteil, daß beim Fertigstellen der Verpackung die mechanische Verbindung zwischen dem Halbleiterchip und dem Trägersubstrat wieder gelöst wird. Die zur Herstellung der elektrischen Kontakte zwischen dem Halbleiterchip und dem Trägersubstrat notwendige mechanische Verbindung erfolgt nur temporär. Dadurch wird in der Verpackung eine kritische Grenzfläche entfernt was eine deutliche Reduzierung der thermomechanischen Spannungen zur Folge hat. Dementsprechend weist die fertiggestellte Verpackung eine deutlich höhere Zuverlässigkeit auf, was sich wiederum in einer Reduzierung der Kosten widerspiegelt. Mit dem erfindungsgemäßen Verfahren lassen sich insbesondere Miniaturverpackungen bzw. Miniaturgehäusen für Halbleiterchips (CSP) herstellen.
Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird ein Trägersubstrat mit darauf angeordneten Abstandshaltern bereitgestellt und die Klebschicht auf die Abstandshalter aufgebracht. Durch die Verwendung von Abstandhaltern wird das spätere Aufbringen der aushärtbaren Masse erleichtert.
Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird in Schritt d) eine aushärtbare Masse aufgebracht und eine erste Wärmebehandlung durchgeführt, so daß die aushärtbare Masse erstarrt, wobei die Temperatur der ersten Wärmebehandlung unter der Temperatur liegt, bei der die Klebschicht ihre Klebeigenschaft verliert, und nachfolgend wird eine zweite Wärmebehandlung durchgeführt, wobei die Temperatur der zweiten Wärmebehandlung über der Temperatur liegt, bei der die Klebschicht ihre Klebeigenschaft verliert, so daß die Klebschicht ihre Klebeigenschaft verliert und die aushärtbare Masse aushärtet. Diese bevorzugte Ausführungsform des erfindungsgemäßen Verfahren besitzt den Vorteil, daß bei der zweiten Wärmebehandlung die Prozeßparameter genauso eingestellt werden können, wie sie für eine sichere und dauerhafte Lösung der Klebschicht benötigt werden. Gleichzeitig wirkt die zweite Wärmebehandlung wie ein Nachhärteprozeß für die aushärtbare Masse.
Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird vor Schritt d) der Halbleiterchip durch Draht- oder Filmträgerbonden (Leadbond, TAB) mit dem Trägersubstrat elektrisch verbunden, wobei die Bondtemperatur unter der Temperatur liegt, bei der die Klebschicht ihre Klebeigenschaft verliert.
Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird in Schritt b) die Klebschicht mit einem Stanzverfahren aufgracht. Weiterhin ist es bevorzugt, wenn in Schritt b) eine erste Klebschicht, eine Basisschicht und eine zweite Klebschicht aufgebracht wird, wobei zumindest die zweite Klebschicht ihre Klebeigenschaft verliert, wenn sie über eine definierte Temperatur hinaus erhitzt wird. Dabei ist es insbesondere bevorzugt, wenn die erste Klebschicht, die Basisschicht und die zweite Klebschicht in Form einer Folie gemeinsam aufgebracht werden.
Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird als Trägersubstrat ein Polyimid-, BT- oder FR4-Substrat verwendet. Weiterhin ist es bevorzugt, wenn das Trägersubstrat zumindest einen Bondkanal aufweist.
Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird als aushärtbare Masse eine Mischung aus Silikon und Epoxidharz verwendet. Die Verwendung einer Mischung aus Silikon und Epoxidharz hat gegenüber der Verwendung von reinem Epoxidharz den Vorteil, daß die Vergußmasse auch nach der Aushärtung eine deutlich höhere Flexibilität aufweist. Ist jedoch die Herstellung einer relativ starren Verpackung das Ziel, so ist es vorteilhaft reines Epoxidharz als aushärtbare Masse einzusetzen.
Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird in Schritt d) die erste Wärmebehandlung bei einer Temperatur zwischen 130° und 150°C und nachfolgend eine zweite Wärmebehandlung bei einer Temperatur zwischen 150° und 170°C durchgeführt.
Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden die Abstandshalter mit einem Druckverfahren und einer nachfolgenden Wärmebehandlung auf das Trägersubstrat aufgebracht. Weiterhin ist es bevorzugt, wenn die aushärtbare Masse mit einem Druckverfahren oder einem Umpressverfahren aufgebracht wird.
Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen:
Fig. 1-6 eine Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung einer Verpackung für Halbleiterchips, und
Fig. 7 eine Aufsicht auf eine so hergestellte Verpackung
Die Fig. 1-6 zeigen eine Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung einer Verpackung für Halbleiterchips. Dazu wird in einem ersten Schritt ein Trägersubstrat 1, beispielsweise ein Polyimidsubstrat, bereitgestellt, das zur späteren Aufnahme von Bonddrähten einen zentralen Kanal 5 (Slot) aufweist (Fig. 1). Weiterhin sind auf einer Seite des Trägersubstrats (Unterseite) Leitbahnen und Landing Pads (nicht gezeigt) für das später herzustellende Micro-Ball Grid Array vorgesehen, wodurch das Trägersubstrat 1 beispielsweise mit einer Systemplatine verbunden werden. Dabei stellt die in Fig. 1 gezeigte Struktur in der Regel nur einen Ausschnitt aus einem größeren Trägersubstrat 1 dar, das zur gleichzeitigen Befestigung mehrerer Halbleiterchips dient. Aus Gründen der Übersichtlichrkeit sind im Folgenden aber nur die Verhältnisse für jeweils einen Halbleiterchip gezeigt.
Auf dem Trägersubstrat 1 werden nachfolgend Abstandshalter 3 beispielsweise mittels eines Druckverfahrens aufgebracht und in einem Ofenprozess ausgehärtet. Als Material für die Abstandshalter 3 wird bevorzugt Silikon eingesetzt. Diese Abstandshalter 3 dienen auch zur Unterstützung für das spätere Drahtbonden. Somit ist ein Trägersubstrat 1 mit darauf angeordneten Abstandshaltern 3 bereitgestellt. Die sich daraus ergebende Situation ist in Fig. 2 dargestellt.
Auf den Abstandshaltern 3 wird anschließend eine sich unter definiertem Temperatureinfluss lösende Klebschicht 4 aufgebracht. Dabei wird bei dieser Ausführungsform des erfindungsgemäßen Verfahrens die Klebschicht 4 als Teil einer Folie durch ein Stanzverfahren auf die Abstandshaltern 3 aufgebracht. Eine derartige Folie umfaßt in der Regel neben der Klebschicht 4 eine Basisschicht (nicht gezeigt), beispielsweise Polyester, und eine weitere Klebschicht (nicht gezeigt), wobei die Basisschicht zwischen den beiden Klebschichten angeordnet ist. Derartige Folien sind beispielsweise unter der Bezeichnung "Revalpha" von der Firma Nitto Denko erhältlich. Die sich daraus ergebende Situation ist in Fig. 3 dargestellt.
Nachfolgend wird mittels der Klebschicht 4 ein Halbleiterhip 2 auf dem Trägersubstrat 1 befestigt (Fig. 4) und im Bondkanal 5 die elektrische Verbindung zwischen dem Halbleiterchip 2 und dem Trägersubstrat 1 über feine Verbindungsdrähte (nicht gezeigt), beispielsweise Golddrähte, realisiert. Die Bondtemperatur liegt dabei unter der sogenannte "heat-release" Temperatur, bei der die Klebschicht 4 ihre Klebeigenschaft verliert.
Der Gesamtaufbau wird nun mit einer an den thermischen Ausdehnungskoeffizienten des Halbleiterchips angepaßten aushärtbare Masse bzw. Vergußmasse 6 verkapselt. Dazu wird die Vergußmasse 6 mit einem Druckverfahren auf die Fig. 4 gezeigte Struktur aufgebracht. Als Vergußmasse 6 wird eine Mischung aus Silikon und Epoxidharz verwendet. Die Verwendung einer Mischung aus Silikon und Epoxidharz hat gegenüber der Verwendung von reinem Epoxidharz den Vorteil, daß die Vergußmasse 6 auch nach der Aushärtung eine deutlich höhere Flexibilität aufweist. Alternativ können anstatt einer Mischung aus Silikon und Epoxidharz auch andere Materialien, beispielsweise reines Epoxidharz als sogenannte Moldmasse, in einem sogenannten Umpressverfahren eingesetzt werden.
Zur Aushärtung der Vergußmasse 6 wird nachfolgend eine erste Wärmebehandlung durchgeführt, so daß die Vergußmasse 6 erstarrt, wobei die Temperatur der ersten Wärmebehandlung unter der Temperatur liegt, bei der die Klebschicht 4 ihre Klebeigenschaft verliert. Bevorzugt wird die erste Wärmebehandlung bei einer Temperatur zwischen 130° und 150°C für etwa ein bis zwei Stunden durchgeführt.
Nachfolgend wird eine zweite Wärmebehandlung durchgeführt, wobei die Temperatur der zweiten Wärmebehandlung über der Temperatur liegt, bei der die Klebschicht 4 ihre Klebeigenschaft verliert, so daß die Klebschicht 4 ihre Klebeigenschaft verliert und die Vergußmasse 6 vollständig aushärtet. Bevorzugt wird die zweite Wärmebehandlung bei einer Temperatur zwischen 150° und 170°C für etwa 10 bis 15 Minuten durchgeführt. Diese Vorgehensweise besitzt den Vorteil, daß bei der zweiten Wärmebehandlung die Prozeßparameter genauso eingestellt werden können, wie sie für eine sichere und dauerhafte Lösung der Klebschicht 4 benötigt werden. Gleichzeitig wirkt die zweite Wärmebehandlung wie ein Nachhärteprozeß für die Vergußmasse 6.
Nachfolgend wird an der dem Halbleiterchip 2 gegenüberliegende Seite des Trägersubstrats 1 ein Micro-Ball Grid Array 7 (oder ein anderes Verbindungsmittel) erzeugt, das zur elektrischen und mechanischen Kontaktierung der kompletten Anordnung auf einer nicht dargestellten Leiterplatte dient (Fig. 6). Fig. 7 zeigt eine Aufsicht auf eine so hergestellte Verpackung.
Das erfindungsgemäße Verfahren besitzt den Vorteil, daß beim Fertigstellen der Verpackung die machanische Verbindung zwischen dem Halbleiterchip und dem Trägersubstrat wieder gelöst wird. Die zur Herstellung der elektrischen Kontakte zwischen dem Halbleiterchip und dem Trägersubstrat notwendige mechanische Verbindung erfolgt nur temporär. Dadurch wird in der Verpackung eine kritische Grenzfläche entfernt was eine deutliche Reduzierung der thermomechanischen Spannungen zur Folge hat.

Claims (13)

1. Verfahren zur Herstellung einer Verpackung für Halbleiterchips mit den Schritten:
  • a) ein Trägersubstrat (1) wird bereitgestellt,
  • b) auf das Trägersubstrat (1) wird zumindest eine Klebschicht (4) aufgebracht, die ihre Klebeigenschaft in der Art eines heatrelease-Klebstoffes verliert, wenn sie über eine definierte Temperatur hinaus erhitzt wird,
  • c) ein Halbleiterchip (2) wird auf das Trägersubstrat (1) aufgebracht und durch die Klebschicht (4) fixiert,
  • d) eine aushärtbare Masse (6) wird aufgebracht und zumindest eine Wärmebehandlung wird durchgeführt, wobei die Temperatur der Wärmebehandlung zumindest zeitweise über der Temperatur liegt, bei der die Klebschicht (4) ihre Klebeigenschaft verliert, so daß die Klebschicht (4) ihre Klebeigenschaft verliert und die aushärtbare Masse (6) aushärtet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Trägersubstrat (1) mit darauf angeordneten Abstandshaltern (3) bereitgestellt wird und die Klebschicht auf die Abstandshalter (3) aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in Schritt d) eine aushärtbare Masse (6) aufgebracht und eine erste Wärmebehandlung durchgeführt wird, so daß die aushärtbare Masse (6) erstarrt, wobei die Temperatur der ersten Wärmebehandlung unter der Temperatur liegt, bei der die Klebschicht (4) ihre Klebeigenschaft verliert, und nachfolgend eine zweite Wärmebehandlung durchgeführt wird, wobei die Temperatur der zweiten Wärmebehandlung über der Temperatur liegt, bei der die Klebschicht (4) ihre Klebeigenschaft verliert, so daß die Klebschicht (4) ihre Klebeigenschaft verliert und die aushärtbare Masse (6) aushärtet.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß vor Schritt d) der Halbleiterchip (2) durch Draht- oder Filmträgerbonden mit dem Trägersubstrat (1) elektrisch verbunden wird, wobei die Bondtemperatur unter der Temperatur liegt, bei der die Klebschicht (4) ihre Klebeigenschaft verliert.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß in Schritt b) die Klebschicht (4) mit einem Stanzverfahren aufgracht wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß in Schritt b) eine erste Klebschicht, eine Basisschicht und eine zweite Klebschicht (4) aufgebracht wird, wobei zumindest die zweite Klebschicht (4) ihre Klebeigenschaft verliert, wenn sie über eine definierte Temperatur hinaus erhitzt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die erste Klebschicht, die Basisschicht und die zweite Klebschicht (4) in Form einer Folie gemeinsam aufgebracht werden.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß als Trägersubstrat (1) ein Polyimid-, BT- oder FR4- Substrat verwendet wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Trägersubstrat (1) zumindest einen Bondkanal (5) aufweist.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß als aushärtbare Masse (6) eine Mischung aus Silikon und Epoxidharz oder reines Epoxidharz verwendet wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in Schritt d) die erste Wärmebehandlung bei einer Temperatur zwischen 130° und 150°C durchgeführt wird und nachfolgend eine zweite Wärmebehandlung bei einer Temperatur zwischen 150° und 170°C durchgeführt wird.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die aushärtbare Masse (6) mit einem Druckverfahren oder einem Umpressverfahren aufgebracht wird.
13. Verfahren nach einem der Ansprüche 2 bis 12, dadurch gekennzeichnet, daß die Abstandshalter (3) mit einem Druckverfahren und einer nachfolgenden Wärmebehandlung auf das Trägersubstrat (1) aufgebracht werden.
DE10133361A 2001-07-10 2001-07-10 Verfahren zur Herstellung einer Verpackung für Halbleiterchips Expired - Fee Related DE10133361C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10133361A DE10133361C2 (de) 2001-07-10 2001-07-10 Verfahren zur Herstellung einer Verpackung für Halbleiterchips
TW091113504A TW565898B (en) 2001-07-10 2002-06-20 Method for producing a package for semiconductor chips
US10/483,212 US7326593B2 (en) 2001-07-10 2002-07-04 Method of producing a package for semiconductor chips
PCT/EP2002/007439 WO2003007364A2 (de) 2001-07-10 2002-07-04 Verfahren zur herstellung einer verpackung für halbleiterchips
KR1020047000203A KR100575354B1 (ko) 2001-07-10 2002-07-04 반도체 칩용 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10133361A DE10133361C2 (de) 2001-07-10 2001-07-10 Verfahren zur Herstellung einer Verpackung für Halbleiterchips

Publications (2)

Publication Number Publication Date
DE10133361A1 DE10133361A1 (de) 2003-01-30
DE10133361C2 true DE10133361C2 (de) 2003-05-28

Family

ID=7691194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10133361A Expired - Fee Related DE10133361C2 (de) 2001-07-10 2001-07-10 Verfahren zur Herstellung einer Verpackung für Halbleiterchips

Country Status (5)

Country Link
US (1) US7326593B2 (de)
KR (1) KR100575354B1 (de)
DE (1) DE10133361C2 (de)
TW (1) TW565898B (de)
WO (1) WO2003007364A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006023168A1 (de) * 2006-05-17 2007-11-22 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung und elektronische Schaltung in einer Package-in-Package-Ausführung
DE102005015036B4 (de) * 2004-07-19 2008-08-28 Qimonda Ag Verfahren zur Montage eines Chips auf einer Unterlage

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238581B4 (de) 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
CN100416811C (zh) * 2005-10-24 2008-09-03 南茂科技股份有限公司 光电芯片封装构造、制造方法及其芯片承载件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906314A (en) * 1988-12-30 1990-03-06 Micron Technology, Inc. Process for simultaneously applying precut swatches of precured polyimide film to each semiconductor die on a wafer
US5030308A (en) * 1986-07-14 1991-07-09 National Starch And Chemical Investment Holding Corporation Method of bonding a semiconductor chip to a substrate
US5504374A (en) * 1994-02-14 1996-04-02 Lsi Logic Corporation Microcircuit package assembly utilizing large size die and low temperature curing organic die attach material
JPH10135249A (ja) * 1996-10-31 1998-05-22 Nec Corp 樹脂封止型半導体装置
US5937279A (en) * 1997-04-22 1999-08-10 Kabushiki Kaisha Toshiba Semiconductor device, and manufacturing method of the same
US5972735A (en) * 1998-07-14 1999-10-26 National Starch And Chemical Investment Holding Corporation Method of preparing an electronic package by co-curing adhesive and encapsulant
EP0959498A1 (de) * 1996-10-08 1999-11-24 Hitachi Chemical Company, Ltd. Halbleiteranordnung, halbleiterchipträgersubstrat, herstellungsverfahren für anordnung und substrat, adhesive und mit adhesiven dopelseitig beschichteter film
JP2000299328A (ja) * 1999-04-13 2000-10-24 Hitachi Cable Ltd 液晶ポリマーテープの接着方法、およびリードフレームへの半導体チップの搭載方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169056A (en) * 1992-02-21 1992-12-08 Eastman Kodak Company Connecting of semiconductor chips to circuit substrates
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
EP0886313A4 (de) * 1996-12-04 2001-02-28 Shinko Electric Ind Co Harzversiegelte halbleitervorrichtung und herstellungsverfahren
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JP3293753B2 (ja) 1997-01-31 2002-06-17 日立化成工業株式会社 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ
KR100308884B1 (ko) * 1998-12-22 2001-11-22 박종섭 씨모스 이미지 센서를 위한 아날로그-디지털 변환 장치
DE19921113C2 (de) 1999-05-07 2001-11-22 Infineon Technologies Ag Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030308A (en) * 1986-07-14 1991-07-09 National Starch And Chemical Investment Holding Corporation Method of bonding a semiconductor chip to a substrate
US4906314A (en) * 1988-12-30 1990-03-06 Micron Technology, Inc. Process for simultaneously applying precut swatches of precured polyimide film to each semiconductor die on a wafer
US5504374A (en) * 1994-02-14 1996-04-02 Lsi Logic Corporation Microcircuit package assembly utilizing large size die and low temperature curing organic die attach material
EP0959498A1 (de) * 1996-10-08 1999-11-24 Hitachi Chemical Company, Ltd. Halbleiteranordnung, halbleiterchipträgersubstrat, herstellungsverfahren für anordnung und substrat, adhesive und mit adhesiven dopelseitig beschichteter film
JPH10135249A (ja) * 1996-10-31 1998-05-22 Nec Corp 樹脂封止型半導体装置
US5937279A (en) * 1997-04-22 1999-08-10 Kabushiki Kaisha Toshiba Semiconductor device, and manufacturing method of the same
US5972735A (en) * 1998-07-14 1999-10-26 National Starch And Chemical Investment Holding Corporation Method of preparing an electronic package by co-curing adhesive and encapsulant
JP2000299328A (ja) * 1999-04-13 2000-10-24 Hitachi Cable Ltd 液晶ポリマーテープの接着方法、およびリードフレームへの半導体チップの搭載方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005015036B4 (de) * 2004-07-19 2008-08-28 Qimonda Ag Verfahren zur Montage eines Chips auf einer Unterlage
DE102006023168A1 (de) * 2006-05-17 2007-11-22 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung und elektronische Schaltung in einer Package-in-Package-Ausführung
DE102006023168B4 (de) * 2006-05-17 2011-02-03 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung

Also Published As

Publication number Publication date
DE10133361A1 (de) 2003-01-30
KR20040013122A (ko) 2004-02-11
US7326593B2 (en) 2008-02-05
WO2003007364A3 (de) 2003-07-24
TW565898B (en) 2003-12-11
KR100575354B1 (ko) 2006-05-03
US20060211166A1 (en) 2006-09-21
WO2003007364A2 (de) 2003-01-23

Similar Documents

Publication Publication Date Title
DE10310617B4 (de) Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE69426347T2 (de) Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
AT503191B1 (de) Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102005019553B4 (de) Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE10164800A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10239866B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102007017641A1 (de) Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE102008008906A1 (de) Halbleiterpackage mit mehreren Dies und ein Verfahren zu dessen Herstellung
DE102010030960A1 (de) Verfahren zur Herstellung eines schwingungsgedämpften Bauteils
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE102010022204A1 (de) Elektrisches Bauelement mit flacher Bauform und Herstellungsverfahren
DE10245946C1 (de) Verfahren zur Herstellung eines Lichtquellenmoduls
DE69129906T2 (de) Kontaktstiftloser chip-träger mit kontaktfeldern
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE10133361C2 (de) Verfahren zur Herstellung einer Verpackung für Halbleiterchips
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
EP2572380A1 (de) Verfahren zur herstellung von chipstapeln sowie einen träger für die durchführung des verfahrens
DE102009042921A1 (de) Halbleiterbauelement
DE102004032605B4 (de) Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee