DE19921113C2 - Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine - Google Patents

Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine

Info

Publication number
DE19921113C2
DE19921113C2 DE19921113A DE19921113A DE19921113C2 DE 19921113 C2 DE19921113 C2 DE 19921113C2 DE 19921113 A DE19921113 A DE 19921113A DE 19921113 A DE19921113 A DE 19921113A DE 19921113 C2 DE19921113 C2 DE 19921113C2
Authority
DE
Germany
Prior art keywords
chip
circuit board
adhesive
partial bonding
connecting wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19921113A
Other languages
English (en)
Other versions
DE19921113A1 (de
Inventor
Thomas Muench
Jens Pohl
Oliver Wutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19921113A priority Critical patent/DE19921113C2/de
Priority to US09/566,936 priority patent/US6312962B1/en
Publication of DE19921113A1 publication Critical patent/DE19921113A1/de
Application granted granted Critical
Publication of DE19921113C2 publication Critical patent/DE19921113C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine durch Kon­ taktieren von Anschlußdrähten sowie im wesentlichen vollflä­ chiges Verkleben des Gehäuses, gemäß dem Oberbegriff des Anspruchs 1.
Bei einem Verfahren zur COB (Chip On Board) - Montage werden die elektronischen Chips direkt auf einer Schaltungsplatine (PCB - Printed Circuit Board) befestigt, anschließend durch Bonden kontaktiert und schließlich von einer Abdeckmasse um­ schlossen. Das COB-Verfahren findet u. a. bei der Montage von Speichermodulen (SIMM, DIMM usw.) Anwendung. Dabei werden im allgemeinen zwei oder mehr Einzelchips auf einer Schaltungs­ platine montiert.
Aus der Veröffentlichung von Lang, Osterwald, Reichl, "Er­ folgreiche Übergangslösung, Warum immer mehr Schaltungsent­ wickler auf Chip-on-Board setzen", F 106 (1998) 12, Carl Hanser Verlag, München, Seite 908-912, ist ein Verfahren zur COB-Montage von eletronischen Chips auf einer Schaltungspla­ tine bekannt. Bei diesem bekannten Verfahren ist der Halblei­ terchip im wesentlichen vollflächig mit der Schaltungsplatine verklebt. Der elektrische Kontakt zwischen dem Chip und der Schaltungsplatine wird hierbei über Bonddrähte vorgenommen.
Aus der Druckschrift DE 42 32 404 A1 ist ein Verfahren zum Testen eines Halbleiterbauelementes, das als PGA (Pin Grid Array) ausgeführt ist, bekannt. Dabei wird der Halbleiterchip zuerst auf ein Substrat aufgebracht und mit einer darauf be­ findlichen Leiterbahnstruktur elektrisch kontaktiert. Nach dem Testvorgang wird der Chip in einer Testvorrichtung in das gemäß dem PGA-Standard ausgebildete Gehäuse eingesetzt und elektrisch kontaktiert.
Aus der Druckschrift DE 43 38 248 A1 ist eine Vorrichtung zum Testen einer Lead-On-Chip-Verbindung bekannt. Ein Halbleiter­ bauelement, das nach dem Prinzip der LOC-Montage (Lead on Chip-Montage) aufgebaut ist, weist eine elektrische Kontak­ tierung direkt zwischen den Leads und den Kontaktflecken des Halbleiterchips auf. Diese Kontaktierung wird durch ein Ver­ löten hergestellt.
Das COB-Verfahren hat demgegenüber den Vorteil, daß die übli­ cherweise erforderlichen Schritte der Bestückung der Schal­ tungsplatine mit bereits gehäusten Chips und das Verlöten der Anschlüsse entfällt. Dies hat jedoch zur Folge, daß die Chips im Gegensatz zu den herkömmlichen Bestückungsverfahren erst in komplett montiertem Zustand getestet bzw. im Falle von Speichermodulen beschrieben werden können. Wenn ein solcher Chip fehlerhaft ist oder ausfällt, was häufig erst nach einem künstlichen Alterungsprozess (sogenannter Burn-in-Prozess) bemerkt wird, ist es im allgemeinen sehr schwierig und auf­ wendig, diesen wieder von der Platine zu entfernen und durch ein neues Exemplar zu ersetzen. Außerdem können dadurch die Schaltungsplatine und insbesondere die Leiterbahnen beschä­ digt werden.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfah­ ren zur COB-Montage der eingangs genannten Art zu schaffen, bei dem die Gefahr der Beschädigung der Schaltungsplatine bei einem Austausch von fehlerhaften Chips oder Modulen wesent­ lich geringer ist.
Gelöst wird diese Aufgabe mit dem Gegenstand des Anspruchs 1. Merkmale weiterer Ausführungsformen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Überraschenderweise hat sich gezeigt, daß es bei einer Teil­ verklebung des Gehäuses mit einer zum Kontaktieren ausrei­ chenden Festigkeit trotzdem in fast allen Fällen möglich ist, den Chip oder das Modul beschädigungsfrei von der Schaltungs­ platine wieder abzulösen.
Das Klebemittel wird insbesondere in Form von Klebemittelbah­ nen entlang derjenigen Ränder des Chips aufgebracht, an denen die Anschlußdrähte des Chips mit der Schaltungsplatine zu verbinden sind.
Ferner ist das Klebemittel für die Teilverklebung vorzugswei­ se ein thermoplastisches Klebeband oder ein UV-Klebeband, das idealerweise beidseitig klebt.
Vorteilhafterweise ist das Klebemittel für die Teilverklebung bzw. temporäre Verklebung nach einem Enzfernen des Chips wie­ derverwendbar.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung er­ geben sich aus der folgenden Beschreibung einer bevorzugten Ausführungsform anhand der Zeichnung. Es zeigt:
Fig. 1 einen Teil einer Schaltungsplatine während eines Verfahrens zur COB-Montage im Querschnitt;
Fig. 2 den Teil der Schaltungsplatine gemäß Fig. 1 in Draufsicht;
Fig. 3 einen Teil der Schaltungsplatine in fertiggestell­ tem Zustand und
Fig. 4 den Teil der Schaltungsplatine gemäß Fig. 3 in Draufsicht.
In den Figuren ist jeweils eine Schaltungsplatine 1 darge­ stellt, auf der ein Chip 2 montiert wird. Der Chip 2 ist hierbei noch "nackt", also gehäuselos und besteht zum Bei­ spiel lediglich aus einem Halbleiterplättchen, insbesondere einem Siliziumplättchen, welches aus einem Wafer herausge­ trennt worden ist. Der elektrische Kontakt der im Chip inte­ grierten Elektronik zur Schaltungsplatine 1 wird durch An­ schlussdrähte 3 hergestellt, welche an die Kontaktflächen 4 der Schaltungsplatine 1 und an Kontaktflächen 8 des Chips 2 angebondet werden. Zur Befestigung des Chips 2 dienen Klebe­ mittelbahnen 5a, 5b. Der Chip 2 wird zum Abschluß des Ver­ fahrens von einer Abdeckmasse 7 umschlossen. Falls diese zu zähflüssig ist, um den Hohlraum unter dem Chip 2 auszufüllen, wird vorher dieser Hohlraum mit einem dünnflüssigen "Under­ fill-Material" gefüllt.
Das Verfahren wird im einzelnen wie folgt durchgeführt: nach dem Vorbereiten der Schaltungsplatine 1 sowie der Chips 2 wird in einem ersten Montageschritt zunächst eine Teilverkle­ bung vorgenommen. Zu diesem Zweck werden beidseitig klebende Klebemittelbahnen 5a, 5b im Bereich der Seiten des Chips 2 auf die Chipunterseite aufgeklebt. Anschließend wird der Chip 2 auf die Schaltungsplatine 1 aufgesetzt. Durch die Anordnung der Klebemittelbahnen 5a, 5b im Bereich der Anschlußdrähte 3 wird eine ausreichende Mindestfestigkeit der Montage des Chips 2 auf der Platine 1 sichergestellt, um anschließend ein Kontaktieren (vorzugsweise Bonden) der Anschlußdrähte mit den Kontaktflächen 4 zum Beispiel durch Einkopplung von Ultra­ schall-Leistung zu ermöglichen.
Durch die Abstützung des Chips 2 im Bereich der Kontaktflä­ chen 8 wird ein zweckmäßiger Bondprozess erst ermöglicht und außerdem eine mechanische Beschädigung des Chips 2 durch eine eventuelle Biegebelastung des Chips 2 beim Drahtbonden ver­ mieden.
Je nach den speziellen Gegebenheiten wie zum Beispiel der Flexibilität der Schaltungsplatine und/oder der Größe des Chips kann die Verbindung zwischen Chipgehäuse 2a und Schal­ tungsplatine 1 natürlich auch groß- oder kleinflächiger (z. B. auch in Form einer Mehrzahl von Klebepunkten) ausgeführt wer­ den, wobei allerdings zu berücksichtigen ist, daß durch eine zu großflächige Verbindung das Entfernen des Chips schwieri­ ger werden kann.
Als Klebemittel kann zum Beispiel ein thermoplastisches Kle­ beband oder ein UV-Klebeband verwendet werden, bei dem die Klebefähigkeit durch Bestrahlung mit UV-Licht erzielt wird. Denkbar wäre natürlich auch ein Klebstoff, der durch äußere Einwirkung (Strahlung o. ä.) wieder gelöst werden kann, so daß der Chip ohne mechanische Kraftaufbringung demontierbar ist.
Im Falle von Speichermodulen ist bei der Wahl des Klebemit­ tels zu beachten, daß durch den Burn-In-Prozess relativ hohe Temperaturen auftreten können, durch die sich das Klebemittel nicht lösen darf.
Eine weitere, besonders vorteilhafte Möglichkeit besteht da­ rin, ein Klebemittel vorzusehen, das nach einem Ablösen des Chips für die Montage eines funktionsfähigen Austauschchips wiederverwendet werden kann. Hierfür muß das Material eine möglichst geringe plastische Verformung beim Befestigen des Chips aufweisen. Auch hierfür bietet sich zum Beispiel ein entsprechendes thermoplastisches Klebeband oder ein entspre­ chendes UV-Klebeband der oben genannten Art an. Falls das Klebemittel nicht wiederverwendbar ist, sollte es sich zumin­ dest leicht und rückstandsfrei von der Platine entfernen las­ sen.
Nachdem der Chip 2 gemäß den Fig. 1 und 2 auf der Schal­ tungsplatine 1 vorläufig befestigt (teilverklebt) und kontak­ tiert worden ist, kann der Chip 2 getestet bzw. programmiert oder getempert werden. Wenn der Chip 2 funktionsfähig ist, wird das Verfahren gemäß den Fig. 3 und 4 abgeschlossen. Sollte der Chip 2 fehlerbehaftet sein, wird dieser ebenso wie die Anschlussdrähte 3 entfernt und stattdessen ein neuer Chip 2 eingesetzt und kontaktiert.
Zur Herstellung der endgültigen Befestigung wird der unter dem Chip 2 befindliche Hohlraum mit einem Underfill-Material ausgefüllt, so daß eine im wesentlichen vollflächige Verkle­ bung des Gehäuses 2a auf der Schaltungsplatine 1 mit einer Klebstoffschicht 6 erzielt wird. Zu diesem Zweck sind soge­ nannte Underfill-Techniken bekannt. Der Klebstoff ist zum Beispiel ein Epoxykleber. Nach dem Aushärten wird schließlich die Abdeckmasse 7 aufgebracht, die den Chip 2 sowie die An­ schlußdrähte 3 vollständig umgibt.
Sofern die Abdeckmasse 7 ausreichend dünnflüssig ist und in den Hohlraum zwischen Platine 1 und Chip 2 eindringen kann, ist das oben erwähnte Underfill-Material entbehrlich.

Claims (6)

1. Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine durch Kontaktieren von Anschluß­ drähten sowie im wesentlichen vollflächiges Verkleben des Gehäuses, gekennzeichnet durch folgende Schritte:
  • - Teilverklebung des Chips (2) auf der Schaltungspla­ tine (1) in der Weise, daß der Chip (2) kontaktiert werden kann und ohne Beschädigung der Schaltungs­ platine wieder entfernbar ist, wobei die Teilver­ klebung zumindest in dem den Kontaktflächen des Chips gegenüberliegenden Bereich des Chips (2) er­ folgt,
  • - Durchführung elektronischer Tests oder Programmie­ rungen an dem Chip oder Modul (2), sowie
  • - Vollverklebung des Chips (2) bei gegebener Funkti­ onsfähigkeit in einer für die Anwendung der Schal­ tungsplatine erforderlichen Weise.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Klebemittel in Form von Klebemittelbahnen (5a, 5b) entlang der Ränder des Chips (2) aufgebracht wird, dass an Kontaktflächen (8) des Chips (2) Anschlußdrähte (3) mit ihren einen Enden angebracht werden, und dass die anderen Enden der Anschlussdrähte (3) mit Kontaktflächen (4) der Schaltungsplatine (1) verbunden werden.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Vollverklebung durch Unterfüllen mit einer Kleb­ stoffschicht (6) der die nicht mit der Schaltungsplatine (1) verklebten Teile des Chips (2) erfolgt.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Klebemittel für die Teilverklebung ein thermo­ plastisches Klebeband ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Klebemittel für die Teilverklebung ein UV-Klebeband ist.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Klebemittel für die Teilverklebung nach einem Enfer­ nen eines Chips (2) für eine nachfolgende Teilverklebung eines Austauschelementes wiederverwendbar ist.
DE19921113A 1999-05-07 1999-05-07 Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine Expired - Fee Related DE19921113C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19921113A DE19921113C2 (de) 1999-05-07 1999-05-07 Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine
US09/566,936 US6312962B1 (en) 1999-05-07 2000-05-08 Method for COB mounting of electronic chips on a circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19921113A DE19921113C2 (de) 1999-05-07 1999-05-07 Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine

Publications (2)

Publication Number Publication Date
DE19921113A1 DE19921113A1 (de) 2000-11-30
DE19921113C2 true DE19921113C2 (de) 2001-11-22

Family

ID=7907322

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19921113A Expired - Fee Related DE19921113C2 (de) 1999-05-07 1999-05-07 Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine

Country Status (2)

Country Link
US (1) US6312962B1 (de)
DE (1) DE19921113C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10133361C2 (de) 2001-07-10 2003-05-28 Infineon Technologies Ag Verfahren zur Herstellung einer Verpackung für Halbleiterchips
KR100771860B1 (ko) 2004-12-28 2007-11-01 삼성전자주식회사 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4232404A1 (de) * 1992-09-26 1994-03-31 Diehl Gmbh & Co Verfahren zum Testen eines integrierten Schaltungs-Chips
DE4338248A1 (de) * 1993-11-09 1995-05-11 Siemens Ag Vorrichtung zum Testen einer Lead-on-Chip-Verbindung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04171969A (ja) * 1990-11-06 1992-06-19 Fujitsu Ltd 実装ｉｃチップ樹脂封止構造及び樹脂封止方法
US5169056A (en) * 1992-02-21 1992-12-08 Eastman Kodak Company Connecting of semiconductor chips to circuit substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4232404A1 (de) * 1992-09-26 1994-03-31 Diehl Gmbh & Co Verfahren zum Testen eines integrierten Schaltungs-Chips
DE4338248A1 (de) * 1993-11-09 1995-05-11 Siemens Ag Vorrichtung zum Testen einer Lead-on-Chip-Verbindung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LANG, OSTERWALD, REICHL: Erfolgreiche Übergangslösung, Warum immer mehr Schaltungs- entwickler auf Chip-on-Board setzen, In: F&M 106 (1998), 12, Carl Hanser Verlag, München, S. 908-912 *

Also Published As

Publication number Publication date
DE19921113A1 (de) 2000-11-30
US6312962B1 (en) 2001-11-06

Similar Documents

Publication Publication Date Title
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE69636701T2 (de) Verfahren und Vorrichtung zur Prüfung von Halbleiterchips
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE4126757A1 (de) Vorrichtung und verfahren zum hierarchischen bandautomatisierten bonden
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE19651566A1 (de) Chip-Modul sowie Verfahren zu dessen Herstellung
DE4028556C1 (de)
DE112007003208T5 (de) Ein Halbleitergehäuse
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE102013103351B4 (de) Elektronikmodul
DE102005013325A1 (de) Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren
DE19716342C2 (de) Verfahren zur Herstellung einer Chipkarte
DE3784987T2 (de) Automatisches Verbindungssystem mit Bändern von externen Anschlüssen.
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE102013018518A1 (de) IC-Modul für unterschiedliche Verbindungstechniken
DE19921113C2 (de) Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine
EP1309998B1 (de) Verfahren zur elektrischen verbindung eines halbleiterbauelements mit einer elektrischen baugruppe
DE102013214730A1 (de) Elektronische Schaltung, Herstellungsverfahren dafür und elektronisches Bauelement
EP1065624A2 (de) Chipmodul zum Einbau in einen Chipkartenträger
DE19860716C1 (de) Verbindungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee